JPS624729B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、ストアードプログラム式の工程歩
進型シーケンスコントローラに関し、特に割込信
号入力端子の接続方法を変更するだけで、停電回
復後に元の工程へ復帰させること、あるいは緊急
時に割込プログラムを実行させることを選択設定
可能にしたシーケンスコントローラに関する。

周知の如く、この種コントローラは各種の制御
対象に適用されるから広範囲な要望に応じなけれ
ばならない。そのため、各工程間の移行に関する
命令語、すなわちどのような条件が成立したとき
に次工程へ移行するか、又その場合にどの工程へ
移行するかを定めた命令語がいかに豊富に用意さ
れているかが１つの大きなセールスポイントにな
る。

他方、この種のシーケンスコントローラにおけ
るハードウエア構造はできる限り簡単なことが好
ましい。この発明の基本的な目的はハードウエア
の簡単な変更で決められた命令語を使用してでき
る限り豊富な機能をシーケンサに発揮させること
にある。

すなわち、この発明の目的は割込入力端子を割
込信号源に接続するか、あるいは上記入力端子を
割込禁止状態にするかのいずれかにより、ユーザ
用メモリ内の特定記憶エリアを停電前の工程番号
への復帰命令「RET」書込用に、あるいは緊急
割込プログラムのジヤンプ命令「JMP」書込用に
選択使用可能ならしめることにある。

以下に、この発明の一実施例を添付図面に基づ
いて詳述する。

第１図は、この発明に係るシーケンスコントロ
ーラ（以下、シーケンサと言う。）の電気的構成
を説明するためのブロツク図、第２図、第３図は
割込入力端子の構造の一例を示す図、第４図はこ
の発明に係るシーケンサの動作を示すフローチヤ
ートである。

第１図に示す如く、シーケンサ１は制御対象の
動作状態等を示す信号が入力される入力端子を複
数有する入力インターフエイス回路２と、制御対
象への動作指令信号等が出力される出力端子を複
数有する出力インターフエイス回路３と、制御対
象をどのように制御するかを定めた制御プログラ
ムを記憶するユーザ用メモリ４と、このユーザ用
メモリ４に制御プログラムを書き込んだり、ある
いはシーケンサ１の運転、停止等の操作を行なう
ための操作器５と、プログラム書き込み時の制
御、シーケンサの運転、停止等の制御及びプログ
ラムの実行制御等を司るCPU６と、停電や割込
等の緊急事態が生じたとき実行中の工程番号を待
避させるための工程番号待避用メモリ７とから構
成されている。

ユーザ用メモリ４内には第１図に示す如く工程
番号に対応する連続番地の付された一連の記憶エ
リアが設けられ、各記憶エリアはそれぞれ
「OP」、「DATA−１」、「DATA−２」、「OUT」
と呼ばれる４つの欄に区画されている。そして、
「OP」欄には後述する命令コードが「DATA−
１」、「DATA−２」欄には「OP」欄に書き込ま
れた命令コードを修飾するためのデータが、また
「OUT」欄にはその工程の実行時に設定すべき各
出力端子の「ON」、「OFF」データが書き込まれ
る。また、ユーザ用メモリ４内の各欄に所望する
命令コード、修飾データ、出力端子のON、OFF
データを書き込むには、操作器５の電源スイツチ
５１、プログラムコンソールスイツチ５２をON
したのちキーボードスイツチ５ａを次のような手
順で操作することによつて行なわれる。

次に、このシーケンサ１に具備されている命令
コードとその命令コードの実行内容を簡単に説明
する。

(1) 「NOP」；ノンオペレーシヨン命令 何もせずに次の工程へ進ませるために用いる
もので、工程変更で不要になつた工程などに使
用すると便利である。

(2) 「END」；エンド命令 １サイクルの工程の処理が全て終了したこと
を表わす。

(3) 「JMP」；ジヤンプ命令 「DATA−１」欄に書き込まれた工程へジ
ヤンプし、そこから引続き実行する。

(4) 「AND」；アンド命令 「DATA−１」、「DATA−２」欄に書き込
まれた数値に対応する入力端子に信号がそろつ
て入力されたとき、次の工程に進む。

(5) 「OR」；オア命令 「DATA−１」、「DATA−２」欄に書き込
まれた数値に対応する入力端子の少なくともい
ずれか一方に信号が入力されたとき、次の工程
へ進む。

(6) 「CNT」；カウント命令 「DATA−１」欄に書き込まれた数値まで
「DATA−２」欄に書き込まれた数値に対応す
る入力端子に入力される信号をカウントし、カ
ウントアツプすると次の工程へ進む。

(7) 「CJP」；コンデシヨナル・ジヤンプ命令 条件ジヤンプともいい「DATA−２」欄に
書き込まれた数値に対応する入力端子に所定の
信号が入力された状態にあれば、「DATA−
１」欄に指定した数値に対応する工程へジヤン
プし、また前記「DATA−２」の入力端子に
信号が入力されていないときは次の工程へ進
む。

(8) 「RPT」；リピート命令 「DATA−１」欄に書き込まれた回数ま
で、「DATA−２」欄に書き込まれた工程から
現在の工程間を繰り返す。

(9) 「TIM」；タイマ命令 「DATA−１」欄に書き込まれた「分」、
「DATA−２」欄に書き込まれた「秒」だけ時
間が経過すると次の工程へ進む。

(10) 「2TM・AND」；タイマアンド命令 第１工程目に指定した時間のタイムアツプと
第２工程目に指定した入力がそろつたとき次の
工程に進む。

(11) 「2TM・OR」；タイマオア命令 第１工程目に指定した時間のタイムアツプ、
または第２工程目に指定した入力のいずれか先
にまた信号を受けて次の工程に進む。

(12) 「2LG・AND」；４入力アンド命令 第１、第２工程に指定した入力（４入力）が
そろつたとき、次の工程へ進む。

(13) 「2LG・OR」；４入力オア命令 第１、第２工程に指定した入力（４入力）の
うち、いずれか先にきた信号を受けて次の工程
に進む。

(14) 「RET」；工程復帰命令 工程番号待避用メモリ７に記憶されている工
程へジヤンプし、そこから引続き実行する。

以上の如く各命令コードに対応して所定の工程
歩進動作が実行されるのはCPU６の作用による
わけであるが、この作用は例えば具体的には次の
ように行なわれる。すなわち、CPU６内には実
行すべきプログラムに対応する工程番号を出力す
る工程カウンタ、各種レジスタ群、数値、論理演
算回路、上記各命令コードに対応する工程歩進動
作を上記レジスタ群、論理・数値演算回路等を用
いて実行させるためのプログラムをあらかじめ記
憶させたシステム用メモリが内蔵されている。そ
して、シーケンサ１を運転させるとシステム用メ
モリ内のプログラムに従つて工程カウンタから所
定の工程番号が出力され、その工程番号に対応す
るユーザ用メモリ４内の番地に格納された内容が
CPU６内の所定レジスタに取り込まれ、「OUT」
欄のON、OFFデータに従つて出力端子の信号状
態が設定される。次いで、「OP」欄、「DATA−
１」欄、「DATA−２」欄に書き込まれた各コー
ドに対応する演算実行プログラムがシステム用メ
モリから呼び出され、工程歩進条件の成立が繰り
返しチエツクされる。例えば、「AND」「01」
「02」であれば入力端子１，２に入力される信号
の論理積が「１」になるか否かが繰り返しチエツ
クされ、また「CNT」「06」「07」であれば入力
端子「７」に入力される信号をカウントし、それ
が６になつたか否かが繰り返しチエツクされる。
そして、「OP」欄にあるコードが演算成立を条件
として次の工程番号に対応するプログラムを実行
させる意味内容を有する「AND」、「OR」、
「CNT」、「TIM」等である場合、当該演算成立と
ともに工程カウンタの計数値は１つ歩進され、一
方「JMP」、「RPT」、「RET」等のように演算成
立を条件として指定された工程番号に対応するプ
ログラムを実行させる意味内容を有する場合、当
該演算成立とともに工程カウンタの内容は強制的
に指定された工程番号にプリセツトされる。以
後、工程カウンタから出力される新たな工程番号
で指定される番地の内容がユーザ用メモリ４から
所定レジスタに取り込まれ、前記と同様な操作が
行なわれる。

次に、この発明に関連して新たに付加されたハ
ードウエア構成及びシステムプログラムについて
説明する。

先ず、第１図に示す如く入力インターフエイス
回路２には割込信号を入力するための割込入力端
子INTが設けられる。第２図及び第３図はこの割
込入力端子INTの具体的な構造の一例を示すもの
で、図示例の端子INTはシーケンサ１本体の裏面
に圧着端子台８を固定するとともに、この圧着端
子台８を構成する各ビス止め端子の中で最端部に
位置する端子９を共通端子とし、これに隣接する
端子１０を割込端子としたものである。そして、
後述する如くこの割込入力端子を「割込禁止」仕
様とするには、第２図に示す如く端子９，１０間
をジヤンパ線１１で短絡すればよく、また「割込
可能」仕様とするには、第３図に示す如く端子
９，１０をそれぞれ割込信号源１２に接続し、端
子９，１０間に割込信号源１２を構成するα接点
が介設されるよう構成すればよい。

一方、CPU６内のシステム用メモリには第４
図のフローチヤートに示される如き内容を有する
システムプログラムが格納される。

以上の如く、割込入力端子INTの設置及びシス
テムプログラムの格納を行なつたのち、ユーザ用
メモリ４の０番地に「RET」、「JMP」のいずれ
かを書き込んでシーケンサ１を起動してやると、
第４図のフローチヤートに示す過程を経て、停電
処理あるいは割込処理が行なわれることになる。

すなわち、ユーザ用メモリ４の０番地の
「OP」欄に命令コード「RET」を書き込むとと
もに、第２図に示すように端子９，１０間をジヤ
ンパ線１１で短絡して「割込禁止」仕様としたの
ち、シーケンサ１を起動してやると、先ず割込入
力端子INTの入力状態を判定すべくルーチンR₁が
実行される。そして、この場合割込入力端子INT
の入力状態は「ON」、すなわち第２図に示す如く
端子９，１０間が短絡されているから、ルーチン
R₁の判定結果は「YES」となり、引続いてルー
チンR₂，R₃が実行され、ユーザ用メモリ４の０
番地の内容がCPU６へと読出されることにな
る。そして、０番地の「OUT」欄に「ON」、
「OFF」データが書き込まれている場合には、ル
ーチンR₄の実行とともにその「ON」、「OFF」デ
ータに基づいて出力端子の信号状態が設定され、
次いで「OP」欄の命令コードが「RET」である
ことを判定すべくルーチンR₅が実行され、更
に、ルーチンR₆が実行されて工程番号待避用メ
モリ７の記憶内容で、工程カウンタはプリセツト
される。つまり、ルーチンR₆の実行とともに工
程カウンタの内容は停電時に中断された工程番号
でプリセツトされる。そして、ルーチンR₃，R₄
が実行されて工程カウンタで指定される記憶エリ
アの内容がユーザ用メモリ４から読出されるとと
もに出力設定動作が実行され、続いて「OP」欄
に書き込まれた命令コードを判別すべくルーチン
R₅，R₇，R₈が実行され、該当する命令コードに
従つて所定の演算が実行されることになる。そし
て、各演算が実行終了する毎にルーチンR₉，R₁₀
が実行され、割込入力端子INTに割込信号が入力
されたか否か、すなわち端子９，１０間が
「OFF」から「ON」に転じたか否かを、及び電
源電圧が許容限以下に低下したか否か、すなわち
停電したか否かの判定が行なわれる。そして、
「停電」が発生したときにはルーチンR₁₀の判定結
果は「YES」となつてルーチンR₁₁が実行され、
そのとき実行中の工程番号は工程番号退避用メモ
リ７に退避保持されることになる。次いで、「停
電」が復旧すると前述の経過をへてルーチン
R₁，R₂，R₃，R₄，R₅，R₆が順に実行され、再び
停電時に中断された工程に戻つてプログラムの実
行がなされることになる。

一方、ユーザ用メモリ４の０番地の「OP」欄
に命令コード「JMP」を書き込むとともに、第３
図に示すように端子９，１０を割込信号源１２に
接続して「割込可能」仕様としたのち、シーケン
サ１を起動してやると、先ず割込入力端子INTの
入力状態を判定すべくルーチンR₁が実行され
る。そして、そのときの割込入力端子INTの入力
状態が「OFF」であれば、すなわち端子９，１
０間が非導通状態にあれば、ルーチンR₁の判定
結果は「NO」となり、引続いてルーチンR₁₂，
R₁₃，R₃が順に実行されて工程カウンタの内容は
通常プログラムの先頭工程番号「１」にプリセツ
トされ、以後ユーザ用メモリ４の一番地の内容が
CPU６へと読出されることになる。つまり、ユ
ーザ用メモリ４の０番地のプログラムは実行省略
されることになり、０番地の「OP」欄に
「JMP」が書き込まれていても、その実行はシー
ケンサ１のスタート時に限り省略されることにな
る。以後、命令コードに従つて該当する演算が実
行され、その終了毎にルーチンR₁₃が実行されて
工程カウンタは１つづつ歩進することになり、そ
の後新たな工程カウンタの内容によつて指定され
るプログラムが順次ユーザ用メモリ４から読み出
されて実行されることになる。そして、この間に
割込入力端子INTに割込信号が入力されると、す
なわち端子９，１０間が「OFF」から「ON」へ
と転ずると、ルーチンR₉の判定結果は「YES」
となつてルーチンR₁₁が実行され、そのとき実行
中の工程番号は工程番号退避用メモリ７へと退避
保持されるとともに、続いてルーチンR₂，R₃が
実行されユーザ用メモリ４内の０番地の内容が
CPU６へと読み出されることになる。そして、
この０番地の「OP」欄には「JMP」が書き込ま
れていることから、ルーチンR₇の判定結果は
「YES」となり、続いてルーチンR₁₄が実行され
て、工程カウンタは「JMP」命令で指定される工
程番号にプリセツトされることになる。従つて、
この「JMP」命令で指定されるユーザ用メモリ４
内の記憶エリアに、緊急時に実行させたいプログ
ラムを書き込むとともに、その最終工程に
「RET」命令を書き込んでおけば、割込信号が入
力されると同時に緊急プログラムを実行させ、そ
の終了とともに割込によつて中断された元の工程
への復帰が可能となるわけである。

このように、この実施例に示すシーケンサ１に
よれば、割込入力端子９，１０間をジヤンパ線１
１で短絡するか、あるいは上記端子９，１０間に
割込信号とともに閉じるα接点を接続するだけ
で、ユーザ用メモリ４内の「０」番地のプログラ
ムを常時実行させ、あるいは割込信号が入力され
たときに限り実行させるように選択設定すること
ができ、これを利用すれば上記「０」番地に
「RET」命令あるいは「JMP」命令を書き込むだ
けで、停電復旧時に元の工程への復帰を可能なら
しめ、あるいは緊急時に割込プログラムの実行を
可能ならしめることができるものである。

以上の説明で明らかなように、この発明は工程
カウンタで順次指定される工程エリアの記憶命令
を逐次実行するようにした工程歩進型シーケンス
コントローラにおいて、端子台上において共通端
子に隣接して設けられた割込入力端子と、割込入
力端子の信号状態を運転中にチエツクし、これが
OFFからONに変化した時点に応答して、工程カ
ウンタの内容を工程番号退避用メモリに退避さ
せ、その後工程カウンタに特定工程番号をプリセ
ツトする割込時制御手段と、電源の状態を運転中
にチエツクし、停電発生が検出された時点に応答
して、工程カウンタの内容を工程番号退避用メモ
リに退避させる停電発生時制御手段と、電源投入
に応答して割込入力端子の信号状態をチエツク
し、これがON状態の場合には、工程カウンクに
前記特定工程番号をプリセツトする一方、OFF
状態の場合には工程カウンタに通常プログラムの
先頭工程番号をプリセツトする電源投入時制御手
段と、を設けたものであるから、割込信号端子の
取扱仕様を変更するとともに、上記特定工程番号
に対応する記憶エリアに「RET」又は「JMP」
を書き込むだけで、停電処理又は割込処理を可能
ならしめることができる。

すなわち、本発明によれば、割込入力端子と共
通端子とを短絡し、かつ特定工程番号エリアに
「RET」を書込んだ場合には、電源投入とともに
停電発生前の工程への復帰が可能となり、他方両
者間を開放すれば、電源投入とともに常に通常プ
ログラムの先頭工程からの実行が可能となり、さ
らに共通端子と割込入力端子との間に割込信号源
たる外部のａ接点を接続し、かつ特定工程番号エ
リアに「JNP」を書込めば、本来の割込処理を行
なわせることができる。

【図面の簡単な説明】

第１図は、この発明に係るシーケンスコントロ
ーラ（以下、シーケンサと言う。）の電気的構成
を説明するためのブロツク図、第２図、第３図は
割込入力端子の構造の一例を示す図、第４図はこ
の発明に係るシーケンサの動作を示すフローチヤ
ートである。 １……工程歩進型シーケンスコントローラ、４
……ユーザ用メモリ、６……CPU、７……工程
番号退避用メモリ、INT，９，１０……割込入力
端子。

Claims (1)

1. 【特許請求の範囲】 １ 工程カウンタで順次指定される工程エリアの
   記憶命令を順次実行するようにした工程歩進型シ
   ーケンスコントローラにおいて、 端子台上において共通端子に隣接して配置され
   た割込入力端子と、 割込入力端子の信号状態を運転中にチエツク
   し、これがOFFからONに変化した時点に応答し
   て、工程カウンタの内容を工程番号退避用メモリ
   に退避させ、その後工程カウンタに特定工程番号
   をプリセツトする割込時制御手段と、 電源の状態を運転中にチエツクし、停電発生が
   検出された時点に応答して、工程カウンタの内容
   を工程番号退避用メモリに退避させる停電発生時
   制御手段と、 電源投入に応答して割込入力端子の信号状態を
   チエツクし、これがON状態の場合には、工程カ
   ウンタに前記特定工程番号をプリセツトする一
   方、OFF状態の場合には工程カウンタに通常プ
   ログラムの先頭工程番号をプリセツトする電源投
   入時制御手段と、 を設けたことを特徴とする工程歩進型シーケンス
   コントローラ。