JPS6243561B2 - - Google Patents
Info
- Publication number
- JPS6243561B2 JPS6243561B2 JP54134031A JP13403179A JPS6243561B2 JP S6243561 B2 JPS6243561 B2 JP S6243561B2 JP 54134031 A JP54134031 A JP 54134031A JP 13403179 A JP13403179 A JP 13403179A JP S6243561 B2 JPS6243561 B2 JP S6243561B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- balanced
- modulation circuit
- level
- balanced modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1408—Balanced arrangements with diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplitude Modulation (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
本発明は信号受信機のフロントエンド部のミキ
サー段に使用する平衡変調器に関するものであ
り、その目的とするところは信号受信機の広範囲
の入力信号レベルに応じて混変調ひずみ、相互変
調ひずみの発生が少なく、かつ、小さい入力信号
レベルに対して低ノイズ特性を有する二重平衡型
の平衡変調器を提供することにある。
サー段に使用する平衡変調器に関するものであ
り、その目的とするところは信号受信機の広範囲
の入力信号レベルに応じて混変調ひずみ、相互変
調ひずみの発生が少なく、かつ、小さい入力信号
レベルに対して低ノイズ特性を有する二重平衡型
の平衡変調器を提供することにある。
一般によく知られている二重平衡変調回路を第
1図に示す。第1図において、トランジスタ
Q1,Q2、トランジスタQ3,Q4、トランジスタ
Q5,Q6はエミツタ結合型の差動対トランジスタ
であり、二重平衡変調回路の基本部を構成する。
また、トランジスタQ7,Q8はトランジスタQ5,
Q6に対する定電流用トランジスタであり、その
電流値はカレントミラー用ダイオードD1の電流
値から定められる。抵抗R1,R2,R3は上記カレ
ントミラーの動作をより安定化するためのもので
ある。入力端子1,2は通常局部発振信号の差動
入力端子であり、3,4は受信信号の差動入力端
子、5は差動対トランジスタQ5,Q6のバイアス
電流を定めるための外部抵抗および電源の接続端
子、6はアース端子、7,8はこの平衡変調回路
の差動出力端子、そして、9,10はこの平衡変
調回路の周波数変換コンダクタンスを調整するた
めの外部抵抗接続端子である。第1図における平
衡変調回路の主要な特性は周波数変換コンダクタ
ンス、雑音指数、および最大許容信号入力である
が、これらのは、端子9,10に接続する外部抵
抗の抵抗値、差動対トランジスタQ5,Q6のバイ
アス電流値、および端子1,2に加えられる局部
発振信号のレベルにより決定される。すなわち、
周波数変換コンダクタンスgmは、端子9,10
間に接続する外部抵抗の抵抗値をREとすれば、
ほぼ次式で与えられる。
1図に示す。第1図において、トランジスタ
Q1,Q2、トランジスタQ3,Q4、トランジスタ
Q5,Q6はエミツタ結合型の差動対トランジスタ
であり、二重平衡変調回路の基本部を構成する。
また、トランジスタQ7,Q8はトランジスタQ5,
Q6に対する定電流用トランジスタであり、その
電流値はカレントミラー用ダイオードD1の電流
値から定められる。抵抗R1,R2,R3は上記カレ
ントミラーの動作をより安定化するためのもので
ある。入力端子1,2は通常局部発振信号の差動
入力端子であり、3,4は受信信号の差動入力端
子、5は差動対トランジスタQ5,Q6のバイアス
電流を定めるための外部抵抗および電源の接続端
子、6はアース端子、7,8はこの平衡変調回路
の差動出力端子、そして、9,10はこの平衡変
調回路の周波数変換コンダクタンスを調整するた
めの外部抵抗接続端子である。第1図における平
衡変調回路の主要な特性は周波数変換コンダクタ
ンス、雑音指数、および最大許容信号入力である
が、これらのは、端子9,10に接続する外部抵
抗の抵抗値、差動対トランジスタQ5,Q6のバイ
アス電流値、および端子1,2に加えられる局部
発振信号のレベルにより決定される。すなわち、
周波数変換コンダクタンスgmは、端子9,10
間に接続する外部抵抗の抵抗値をREとすれば、
ほぼ次式で与えられる。
gm=k1/RE ………(1)
ただし、kは、局部発振信号の差動入力端子
1,2に加えられる局部注入信号レベルに依存す
る定数であるが、この注入信号レベルが十分大き
な値であれば一定値に収れんし、4/πとなる。ま
た雑音指数は上記の局発注入信号レベル、端子
9,10間に接続する外部抵抗および端子3,4
に接続される受信信号の信号源インピーダンスな
どにも影響されるが、差動対トランジスタQ5,
Q6のバイアス電流に大きく影響され、通常、大
きなバイアス電流を採用すると雑音指数が劣化す
ることが知られている。さらに、この平衡変調回
路への最大許容信号入力のレベルは差動対トラン
ジスタQ5,Q6のバイアス電流および端子9,1
0間に接続される外部抵抗により定められ、差動
対トランジスタQ5,Q6が飽和またはカツトオフ
という非線形領域に入らない状態で動作しうる場
合の差動端子3,4に加えうる信号入力レベル、
すなわち最大許容信号入力レベルの振幅値Vsnax
は次式で与えられる。
1,2に加えられる局部注入信号レベルに依存す
る定数であるが、この注入信号レベルが十分大き
な値であれば一定値に収れんし、4/πとなる。ま
た雑音指数は上記の局発注入信号レベル、端子
9,10間に接続する外部抵抗および端子3,4
に接続される受信信号の信号源インピーダンスな
どにも影響されるが、差動対トランジスタQ5,
Q6のバイアス電流に大きく影響され、通常、大
きなバイアス電流を採用すると雑音指数が劣化す
ることが知られている。さらに、この平衡変調回
路への最大許容信号入力のレベルは差動対トラン
ジスタQ5,Q6のバイアス電流および端子9,1
0間に接続される外部抵抗により定められ、差動
対トランジスタQ5,Q6が飽和またはカツトオフ
という非線形領域に入らない状態で動作しうる場
合の差動端子3,4に加えうる信号入力レベル、
すなわち最大許容信号入力レベルの振幅値Vsnax
は次式で与えられる。
Vsnax=RE・IB ………(2)
ただし、REは(1)式と同じもの
IBは差動対トランジスタQ5、およびQ6のバイ
アス電流値であり、ここではトランジスタQ5,
Q6に等しいバイアス電流IBが流れているものと
する。
アス電流値であり、ここではトランジスタQ5,
Q6に等しいバイアス電流IBが流れているものと
する。
以上で二重平衡変調回路を信号受信機のフロン
トエンド部ミキサーとして利用した場合の主要な
特性について説明した。
トエンド部ミキサーとして利用した場合の主要な
特性について説明した。
ところで、信号受信機フロントエンド部のミキ
サーとして要望される性能は受信機の感度をよく
するために周波数変数コンダクタンスが大きく雑
音指数が低いこと、および混変調ひずみ、相互変
調ひずみを小さくするためにできるだけ最大許容
信号入力が大きいことであるが、上述の平衡変調
回路の諸特性から判断すれば上述の要望される性
能をすべて満足させることは困難であることがわ
かる。すなわち、周波数変換コンダクタンスを大
きくしようとすれば(1)式より明らかなようにRE
を小さくすることが必要となるが、この時、(2)式
で明らかなように最大許容信号入力レベルが劣化
する。したがつて、周波数変換コンダクタンスを
小さくしないで、最大許容信号入力レベルを増加
させるためには、(2)式で示すバイアス電流を増加
させることが望ましいが、この場合、雑音指数を
一般には劣化させてしまうという問題があつた。
サーとして要望される性能は受信機の感度をよく
するために周波数変数コンダクタンスが大きく雑
音指数が低いこと、および混変調ひずみ、相互変
調ひずみを小さくするためにできるだけ最大許容
信号入力が大きいことであるが、上述の平衡変調
回路の諸特性から判断すれば上述の要望される性
能をすべて満足させることは困難であることがわ
かる。すなわち、周波数変換コンダクタンスを大
きくしようとすれば(1)式より明らかなようにRE
を小さくすることが必要となるが、この時、(2)式
で明らかなように最大許容信号入力レベルが劣化
する。したがつて、周波数変換コンダクタンスを
小さくしないで、最大許容信号入力レベルを増加
させるためには、(2)式で示すバイアス電流を増加
させることが望ましいが、この場合、雑音指数を
一般には劣化させてしまうという問題があつた。
本発明は受信機フロントエンド部のミキサーと
して二重平衡変調回路を用いた場合の上述の欠点
を除去することをねらいとするものであり、受信
機への信号入力レベルが小さなときは上述の周波
数変換コンダクタンス、雑音指数を重視してこれ
らの特性が良好な状態を維持するように(1)、(2)式
で示す諸パラメータを設定し、受信機への信号入
力レベルが大きなときは(2)式で示す最大許容信号
入力レベルを大きくするように諸パラメータを設
定し、同時に、大信号入力時に平衡変調回路の出
力端で周波数変換された中間周波信号の電圧振幅
の増大により生ずる混変調ひずみ、相互変調ひず
みを極力抑えるため局発注入レベルを小さくして
周波数変換コンダクタンスを減少させることを提
案するものである。
して二重平衡変調回路を用いた場合の上述の欠点
を除去することをねらいとするものであり、受信
機への信号入力レベルが小さなときは上述の周波
数変換コンダクタンス、雑音指数を重視してこれ
らの特性が良好な状態を維持するように(1)、(2)式
で示す諸パラメータを設定し、受信機への信号入
力レベルが大きなときは(2)式で示す最大許容信号
入力レベルを大きくするように諸パラメータを設
定し、同時に、大信号入力時に平衡変調回路の出
力端で周波数変換された中間周波信号の電圧振幅
の増大により生ずる混変調ひずみ、相互変調ひず
みを極力抑えるため局発注入レベルを小さくして
周波数変換コンダクタンスを減少させることを提
案するものである。
以下本発明について実施例の図面と共に説明す
る。
る。
第2図は本発明の平衡変調器を含めて受信機を
構成した場合の一実施例を示すブロツク図、そし
て第3図は本発明の諸機能を具備する二重平衡変
調回路を中心として構成した平衡変調器の一実施
例を示す回路図である。第2図において、受信信
号はアンテナ11を介して平衡変調器12の信号
入力端子に与えられる。(説明を簡単にするため
高周波増幅回路部、周波数選択回路部などは省略
している。)この平衡変調器12にはさらに局部
発振回路13からの発振信号が局発注入端子を通
して加えられている。また、この平衡変調器12
にはさらに中間周波レベル検出器16から得られ
る出力信号も加えられており、受信信号のレベル
が大きいときに中間周波レベル検出器16から得
られる出力信号が増大することを利用し、受信信
号レベルが大きいときに前述したように平衡変調
器12に含まれる二重平衡変調回路のバイアス電
流を増大させると共に二重平衡変調回路への局発
注入レベルを低下させている。上記平衡変調器1
2の出力は中間周波フイルタ14を通して中間周
波増幅器15に加えられ、中間周波増幅器15の
出力は上述の中間周波レベル検出器16および復
調器17に加えられる。復調器17の出力は端子
18を通して図示しないが後段の音声増幅部に加
えられ、最終的にはスピーカなどを用いて音声出
力が得られるようになされている。
構成した場合の一実施例を示すブロツク図、そし
て第3図は本発明の諸機能を具備する二重平衡変
調回路を中心として構成した平衡変調器の一実施
例を示す回路図である。第2図において、受信信
号はアンテナ11を介して平衡変調器12の信号
入力端子に与えられる。(説明を簡単にするため
高周波増幅回路部、周波数選択回路部などは省略
している。)この平衡変調器12にはさらに局部
発振回路13からの発振信号が局発注入端子を通
して加えられている。また、この平衡変調器12
にはさらに中間周波レベル検出器16から得られ
る出力信号も加えられており、受信信号のレベル
が大きいときに中間周波レベル検出器16から得
られる出力信号が増大することを利用し、受信信
号レベルが大きいときに前述したように平衡変調
器12に含まれる二重平衡変調回路のバイアス電
流を増大させると共に二重平衡変調回路への局発
注入レベルを低下させている。上記平衡変調器1
2の出力は中間周波フイルタ14を通して中間周
波増幅器15に加えられ、中間周波増幅器15の
出力は上述の中間周波レベル検出器16および復
調器17に加えられる。復調器17の出力は端子
18を通して図示しないが後段の音声増幅部に加
えられ、最終的にはスピーカなどを用いて音声出
力が得られるようになされている。
第2図に示す各ブロツクの中で平衡変調器12
については、その一実施例を第3図を用いて詳述
する。また、局部発振回路13、中間周波増幅回
路15、エンベロープ検波回路などで構成できる
中間周波レベル検出器16、およびAMまたは
FMなどの信号復調器17はそれぞれ周知の回路
技術で実現できるため、これ以上の詳述は省略す
る。
については、その一実施例を第3図を用いて詳述
する。また、局部発振回路13、中間周波増幅回
路15、エンベロープ検波回路などで構成できる
中間周波レベル検出器16、およびAMまたは
FMなどの信号復調器17はそれぞれ周知の回路
技術で実現できるため、これ以上の詳述は省略す
る。
次に、第2図と対応させて第3図に示す平衡変
調器12の各端子と第2図の各ブロツクとの接続
の関係を説明すると、第2図においてアンテナに
接続されている信号入力端子は第3図に示す端子
20に対応し、局部発振信号の注入される端子は
第3図の端子19に対応し、中間周波フイルタ1
4への周波数変換された信号出力端子は第3図に
示す端子21に対応する。そして、第3図に示す
端子23は第2図に示す中間周波レベル検出器1
6の出力端と接続される端子である。また、第3
図に示す端子22,24はそれぞれ直流電源接続
用端子、アース端子である。
調器12の各端子と第2図の各ブロツクとの接続
の関係を説明すると、第2図においてアンテナに
接続されている信号入力端子は第3図に示す端子
20に対応し、局部発振信号の注入される端子は
第3図の端子19に対応し、中間周波フイルタ1
4への周波数変換された信号出力端子は第3図に
示す端子21に対応する。そして、第3図に示す
端子23は第2図に示す中間周波レベル検出器1
6の出力端と接続される端子である。また、第3
図に示す端子22,24はそれぞれ直流電源接続
用端子、アース端子である。
次に第3図に示す平衡変調器12の動作につい
て説明する。まず、トランジスタQ17,Q18,
Q19,Q20,Q15,Q16および抵抗R14は第1図に示
す二重平衡変調回路と対応して同様の動作をする
二重平衡変調回路を構成する。トランジスタ
Q13,Q14はトランジスタQ15,Q16に対する定電
流源であり、カレントミラーの原理によりトラン
ジスタQ21、抵抗R15,R16および端子23に加え
られる中間周波レベル検出器16から得られる出
力信号により定められ、制御される。したがつ
て、(2)式から明らかなようにこの二重平衡変調回
路の最大許容信号入力レベルは中間周波レベルす
なわち入力信号レベルにより制御される。なお、
抵抗R14はいうまでもなく、この二重平衡変調回
路の周波数変換コンダクタンスを決定するための
ものである。次に、端子19に加えられた局部発
振信号は、まず、抵抗R4,R5、および電界効果
型トランジスタ(以下FETという)Q9で構成さ
れる逆L型減衰器を介してトランジスタQ10,
Q11、抵抗R6,R7,R8,R9,R10で構成される差
動増幅器に加えられる。上記FETQ9はそのゲー
ト、ソース間電圧によりドレイン・ソース間の交
流インピーダンスが制御される可変インピーダン
ス素子として導入されたものであり、端子23に
加えられる中間周波レベル検出器16から得られ
る出力信号したがつて入力信号レベルにより、そ
のインピーダンスが制御され、端子23に加えら
れる直流的な変化を示す電圧が正方向に増大すれ
ば、そのインピーダンスが低下されるようになさ
れている。上述のトランジスタQ10,Q11を中心
として構成される差動増幅器は上述の二重平衡変
調回路に局発信号を伝送するためのものであり、
合わせて直流バイアス電流も同時に供給してい
る。また、トランジスタQ12、抵抗R11,R12,R13
で構成されるエミツタフオロワ回路は上述のトラ
ンジスタQ10,Q11を中心として構成される差動
増幅器にベースバイアス電圧を供給するためのも
のである。また、第3図に示すコンデンサC1は
局発信号の結合用である。
て説明する。まず、トランジスタQ17,Q18,
Q19,Q20,Q15,Q16および抵抗R14は第1図に示
す二重平衡変調回路と対応して同様の動作をする
二重平衡変調回路を構成する。トランジスタ
Q13,Q14はトランジスタQ15,Q16に対する定電
流源であり、カレントミラーの原理によりトラン
ジスタQ21、抵抗R15,R16および端子23に加え
られる中間周波レベル検出器16から得られる出
力信号により定められ、制御される。したがつ
て、(2)式から明らかなようにこの二重平衡変調回
路の最大許容信号入力レベルは中間周波レベルす
なわち入力信号レベルにより制御される。なお、
抵抗R14はいうまでもなく、この二重平衡変調回
路の周波数変換コンダクタンスを決定するための
ものである。次に、端子19に加えられた局部発
振信号は、まず、抵抗R4,R5、および電界効果
型トランジスタ(以下FETという)Q9で構成さ
れる逆L型減衰器を介してトランジスタQ10,
Q11、抵抗R6,R7,R8,R9,R10で構成される差
動増幅器に加えられる。上記FETQ9はそのゲー
ト、ソース間電圧によりドレイン・ソース間の交
流インピーダンスが制御される可変インピーダン
ス素子として導入されたものであり、端子23に
加えられる中間周波レベル検出器16から得られ
る出力信号したがつて入力信号レベルにより、そ
のインピーダンスが制御され、端子23に加えら
れる直流的な変化を示す電圧が正方向に増大すれ
ば、そのインピーダンスが低下されるようになさ
れている。上述のトランジスタQ10,Q11を中心
として構成される差動増幅器は上述の二重平衡変
調回路に局発信号を伝送するためのものであり、
合わせて直流バイアス電流も同時に供給してい
る。また、トランジスタQ12、抵抗R11,R12,R13
で構成されるエミツタフオロワ回路は上述のトラ
ンジスタQ10,Q11を中心として構成される差動
増幅器にベースバイアス電圧を供給するためのも
のである。また、第3図に示すコンデンサC1は
局発信号の結合用である。
ここで、第2図に示す中間周波レベル検出器1
6の出力電圧はその入力電圧の増加に従つて正方
向に増大する特性を付与しておくものとすれば、
第3図に示す入力端子23に加えられる直流的に
変化する電圧はアンテナ11よりの信号入力電圧
の増大につれて正方向に増大する。したがつて、
この場合、アンテナ11よりの信号入力電圧の増
大につれてトランジスタQ15,Q16のバイアス電
流が増大することにより第(2)式に示すように最大
許容信号入力レベルが増加し、また、FETQ9の
交流インピーダンスが低下することにより二重平
衡変調回路への局発注入レベルが低下し、周波数
変換コンダクタンスを低下させて出力端子21で
の周波数変換された中間周波信号レベルの増大に
よる混変調ひずみ、相互変調ひずみを低下させ
る。
6の出力電圧はその入力電圧の増加に従つて正方
向に増大する特性を付与しておくものとすれば、
第3図に示す入力端子23に加えられる直流的に
変化する電圧はアンテナ11よりの信号入力電圧
の増大につれて正方向に増大する。したがつて、
この場合、アンテナ11よりの信号入力電圧の増
大につれてトランジスタQ15,Q16のバイアス電
流が増大することにより第(2)式に示すように最大
許容信号入力レベルが増加し、また、FETQ9の
交流インピーダンスが低下することにより二重平
衡変調回路への局発注入レベルが低下し、周波数
変換コンダクタンスを低下させて出力端子21で
の周波数変換された中間周波信号レベルの増大に
よる混変調ひずみ、相互変調ひずみを低下させ
る。
本発明ではFETQ9のかわりにバイポーラのト
ランジスタを導入したり、あるいはもつと複雑な
マルチプライヤーなどを利用した信号の可変減衰
回路を導入したりしてもよいことはいうまでもな
い。
ランジスタを導入したり、あるいはもつと複雑な
マルチプライヤーなどを利用した信号の可変減衰
回路を導入したりしてもよいことはいうまでもな
い。
また、アンテナ11よりの受信信号レベルが十
分小さい場合には、第3図に示す二重平衡変調回
路のトランジスタQ15,Q16のバイアス電流、お
よび二重平衡変調回路に加えられる局発信号の注
入レベルは雑音指数を考慮し、最適なレベルに設
定しておくことが望ましいのは云うまでもない。
分小さい場合には、第3図に示す二重平衡変調回
路のトランジスタQ15,Q16のバイアス電流、お
よび二重平衡変調回路に加えられる局発信号の注
入レベルは雑音指数を考慮し、最適なレベルに設
定しておくことが望ましいのは云うまでもない。
以上に詳述したように本発明によれば、受信信
号レベルの広い範囲にわたつて混変調ひずみ、相
互変調ひずみの発生も少なく、かつ、小さな受信
信号レベルに対して低ノイズ特性を有する平衡変
調回路を得ることができるものである。
号レベルの広い範囲にわたつて混変調ひずみ、相
互変調ひずみの発生も少なく、かつ、小さな受信
信号レベルに対して低ノイズ特性を有する平衡変
調回路を得ることができるものである。
第1図は従来例の二重平衡変調回路を示す回路
図、第2図は本発明の平衡変調回路を用いて信号
受信機を構成した場合のブロツク図、第3図は本
発明平衡変調回路の一実施例を示す回路図であ
る。 12……平衡変調器、13……局部発振回路、
15……中間周波増幅回路、16……中間周波レ
ベル検出器、17……復調器、Q10〜Q21……ト
ランジスタ、R4〜R16……抵抗。
図、第2図は本発明の平衡変調回路を用いて信号
受信機を構成した場合のブロツク図、第3図は本
発明平衡変調回路の一実施例を示す回路図であ
る。 12……平衡変調器、13……局部発振回路、
15……中間周波増幅回路、16……中間周波レ
ベル検出器、17……復調器、Q10〜Q21……ト
ランジスタ、R4〜R16……抵抗。
Claims (1)
- 1 エミツタ結合型差動対トランジスタを複数組
用いた二重平衡型のトランジスタ平衡変調回路
と、信号の入力レベルの増加に応じて上記平衡変
調回路のバイアス電流を増加させる手段と、信号
の入力レベルの増加に応じて上記平衡変調回路に
加える局部発振信号のレベルを減少させる手段を
具備し、信号の入力レベルの広い範囲にわたつて
上記平衡変調回路のひずみを低減するようにした
ことを特徴とする平衡変調器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13403179A JPS5657313A (en) | 1979-10-16 | 1979-10-16 | Balanced modulator |
DE19803038995 DE3038995A1 (de) | 1979-10-16 | 1980-10-15 | Symmetrische mischschaltung |
CA000362445A CA1155927A (en) | 1979-10-16 | 1980-10-15 | Balanced modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13403179A JPS5657313A (en) | 1979-10-16 | 1979-10-16 | Balanced modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5657313A JPS5657313A (en) | 1981-05-19 |
JPS6243561B2 true JPS6243561B2 (ja) | 1987-09-16 |
Family
ID=15118750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13403179A Granted JPS5657313A (en) | 1979-10-16 | 1979-10-16 | Balanced modulator |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS5657313A (ja) |
CA (1) | CA1155927A (ja) |
DE (1) | DE3038995A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63294822A (ja) * | 1987-05-27 | 1988-12-01 | 求 政治 | 自動食器洗い機 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1211106B (it) * | 1981-09-16 | 1989-09-29 | Ates Componenti Elettron | Stadio d'ingresso amplificatore e miscelatore a transistori per un radioricevitore. |
JPS58171105A (ja) * | 1982-03-31 | 1983-10-07 | Toshiba Corp | 振幅変調器 |
JPS61105912A (ja) * | 1984-10-30 | 1986-05-24 | Mitsubishi Electric Corp | ミキサ回路 |
NL8503435A (nl) * | 1985-12-13 | 1987-07-01 | Philips Nv | Uhf-versterkermengschakeling. |
DE10239856A1 (de) * | 2002-08-29 | 2004-03-11 | Infineon Technologies Ag | Schaltungsanordnung mit Frequenzumsetzer |
US7865157B2 (en) | 2003-11-03 | 2011-01-04 | Thomson Licensing | Controllable mixer |
DE10351115A1 (de) * | 2003-11-03 | 2005-05-25 | Deutsche Thomson-Brandt Gmbh | Steuerbarer Mischer |
-
1979
- 1979-10-16 JP JP13403179A patent/JPS5657313A/ja active Granted
-
1980
- 1980-10-15 DE DE19803038995 patent/DE3038995A1/de not_active Withdrawn
- 1980-10-15 CA CA000362445A patent/CA1155927A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63294822A (ja) * | 1987-05-27 | 1988-12-01 | 求 政治 | 自動食器洗い機 |
Also Published As
Publication number | Publication date |
---|---|
CA1155927A (en) | 1983-10-25 |
DE3038995A1 (de) | 1981-05-14 |
JPS5657313A (en) | 1981-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4344188A (en) | Balanced modulator | |
US6018270A (en) | Low voltage RF amplifier and mixed with single bias block and method | |
US4937516A (en) | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter | |
US5329189A (en) | Mixer circuit | |
US6404263B1 (en) | Mixer having compensation for harmonics of local oscillator signal | |
JPH0718180Y2 (ja) | 無線周波受信機用トランジスタ化増幅兼混合入力段 | |
JPH0143486B2 (ja) | ||
JPH0414525B2 (ja) | ||
US4308471A (en) | Product circuit | |
SU1103812A3 (ru) | Усилитель с регулируемым коэффициентом усилени | |
JPS6243561B2 (ja) | ||
JPS5918761Y2 (ja) | Fm受信機のミュ−ティング回路 | |
US4432097A (en) | Tone control circuit | |
US4101842A (en) | Differential amplifier | |
US4048577A (en) | Resistor-controlled circuit for improving bandwidth of current gain cells | |
JP4215304B2 (ja) | ミキサー回路 | |
JPS645370Y2 (ja) | ||
JPH04233813A (ja) | 広帯域増幅器 | |
KR101111646B1 (ko) | 트랜스컨덕턴스 회로, 트랜시버에서 구현되는 칩, 및트랜시버 | |
JPH02113710A (ja) | ミキサ回路 | |
JP2684837B2 (ja) | 差動増幅回路 | |
JPH0145768B2 (ja) | ||
JPS6251812A (ja) | 広帯域負帰還増幅回路 | |
JPS6347085Y2 (ja) | ||
JPS6214763Y2 (ja) |