KR101111646B1 - 트랜스컨덕턴스 회로, 트랜시버에서 구현되는 칩, 및트랜시버 - Google Patents

트랜스컨덕턴스 회로, 트랜시버에서 구현되는 칩, 및트랜시버 Download PDF

Info

Publication number
KR101111646B1
KR101111646B1 KR1020067007019A KR20067007019A KR101111646B1 KR 101111646 B1 KR101111646 B1 KR 101111646B1 KR 1020067007019 A KR1020067007019 A KR 1020067007019A KR 20067007019 A KR20067007019 A KR 20067007019A KR 101111646 B1 KR101111646 B1 KR 101111646B1
Authority
KR
South Korea
Prior art keywords
transistor
input
current
transconductance
electrode connected
Prior art date
Application number
KR1020067007019A
Other languages
English (en)
Other versions
KR20060126955A (ko
Inventor
세바스티앙 프뢰우테
헤르베 마리
Original Assignee
에스티 에릭슨 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티 에릭슨 에스에이 filed Critical 에스티 에릭슨 에스에이
Publication of KR20060126955A publication Critical patent/KR20060126955A/ko
Application granted granted Critical
Publication of KR101111646B1 publication Critical patent/KR101111646B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45174—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 2개의 입력 IN+ 및 IN-에 2개의 신호로서 각각 공급된 차동 입력 전압을 차동 출력 전류로 변환하기 위한 트랜스컨덕턴스 회로에 관한 것이다. 본 발명에 따르면, 상기 차동 입력 전압의 2개의 신호 각각은 에미터에 의해 상기 입력 IN+ 및 IN-에 각각 접속되어 제어 전극상에서 상기 신호를 수신하는 팔로워 트랜지스터 TF+ 및 TF- 각각을 통해 각 입력 IN+ 및 IN-에 공급된다. 더욱이, 트랜스컨덕턴스의 2개의 입력 IN+ 및 IN- 각각은 트랜스컨덕턴스의 다른 입력 IN- 및 IN+에 의해 동적으로 제어되는 개별적인 전류 소스 CS- 및 CS+에 접속되며, 상기 전류 소스 CS- 및 CS+는 각각, 상기 각각의 전류 소스 CS- 및 CS+ 에 의해 각각의 입력 IN+ 및 IN-에 전류가 공급되어, 입력 전압 신호의 전압 변화에 의해 초래된 전류 변화를 제거하도록 한다.

Description

트랜스컨덕턴스 회로, 트랜시버에서 구현되는 칩, 및 트랜시버{TRANSCONDUCTANCE CIRCUIT}
본 발명은 2개의 입력에 공급된 차동 입력 전압을 차동 출력 전류로 변환하기 위한 트랜스컨덕턴스 회로(transconductance circuit)에 관한 것이다. 특히, 본 발명은 상향 변환기 회로에서 구현되어 높은 선형성 및 낮은 잡음을 제공하는 트랜스컨덕턴스에 관한 것이다.
그러한 높은 선형성의 차동 트랜스컨덕턴스는 미국 특허 제 5,497,123 호에 개시되어 있다. 이러한 차동 트랜스컨덕턴스는 각각 단일의 입력 트랜스컨덕턴스를 포함하는 2개의 측면을 결합한다. 그러한 트랜스컨덕턴스는 클래스 AB 트랜스컨덕턴스이다. 이러한 클래스는 소비가 처리 신호에 독립적인 클래스 A와 신호가 처리되는 경우에만 소비가 발생하는 클래스 B 사이의 중간이기 때문에 바람직하다. 또한, 클래스 AB 트랜스컨덕턴스의 이점은, 그것이 약한 DC를 제공하고, 큰 범위에 대해 선형적이라는 것이다. 그러한 트랜스컨덕턴스는 수신 체인에서의 구현을 위해 제공된다. 그러한 트랜스컨덕턴스는 이미지 거절 필터 출력 임피던스와 매칭되 도록 낮은 입력 임피던스를 나타낸다. 따라서, 제공된 트랜스컨덕턴스는, 획득된 이득이 입력 임피던스에 반비례하기 때문에, 수신 체인에 대해 잘 적응된다. 낮은 입력 임피던스는 트랜스컨덕턴스의 입력이 오프칩(off-chip) 입력인 개별적인 응용에 적응된다.
통합된 응용을 위해, 입력 임피던스는 소비를 감소시키도록 높을 필요가 있다. 더욱이, 그러한 트랜스컨덕턴스는 상향 변환 회로에 대해 크고 선형적인 임피던스가 일반적으로 요청되는 송신 체인에서 이용하도록 적응되지 않는다.
본 발명은 높은 입력 임피던스를 제공하는 저잡음 고선형 클래스 AB 트랜스컨덕턴스에 대한 설계를 위한 것이다.
이러한 목적 및 다른 목적은 도입 단락에서 제공된 바와 같은 트랜스컨덕턴스 회로에 의해 달성되며, 상기 차동 입력 전압의 2개의 신호 각각은 에미터에 의해 상기 입력에 접속되어 제어 전극상에서 상기 신호를 수신하는 팔로워 트랜지스터를 통해 각 입력에 공급되고, 트랜스컨덕턴스의 2개의 입력 각각은 트랜스컨덕턴스의 다른 입력에 의해 동적으로 제어되는 개별적인 전류 소스에 접속되며, 상기 전류 소스는 각 입력에 공급된 전류가 입력 전압 신호의 전압 변화에 의해 초래된 전류 변화를 제거하도록 하는 것을 특징으로 한다.
본 발명은 입력에 접속된 에미터를 갖는 팔로워 트랜지스터를 통해 실현된 공통 콜렉터 단의 이용과 하나의 입력으로부터 다른 것으로의 양의 피드백의 이용을 결합하여, 팔로워 트랜지스터에 흐르는 전류 변화를 제거한다. 사실상, 단순한 팔로워 트랜지스터는 큰 입력 전압으로 낮은 입력 임피던스를 구동할 수 없다. 양의 피드백을 제공하는 전류 소스와의 결합은 팔로워 트랜지스터의 콜렉터 전류에서 발생된 큰 변화를 제거할 수 있다. 사실상, 이들 전류 변화는 상기 팔로워 트랜지스터의 베이스-에미터 전압을 변조하고, 따라서, 그것이 매우 큰 전류로 구동되지 않는 한, 왜곡을 도입하게 된다. 따라서, 선형의 저잡음 고임피던스 클래스 AB 트랜스컨덕턴스 회로가 획득된다.
본 발명은, 트랜스컨덕턴스 회로가 2개의 측면을 포함하되, 각 측면은 입력과, 출력과, 바이어스 전압을 수신하기 위해 연결된 제어 전극, 상기 출력에 접속된 제 1 전극 및 상기 입력에 접속된 제 2 전극을 갖는 적어도 제 1 트랜지스터와, 제 1 전극, 상기 입력에 공통 연결된 제어 전극 및 전력 공급 단자에 접속된 제 2 전극을 갖는 제 2 트랜지스터를 포함하도록 구현된다.
바람직하게, 상기 제 1 및 제 2 트랜지스터는 동일한 크기를 갖는다.
본 발명의 구현에 있어서, 각 측면은 상기 제 2 트랜지스터와 동일 크기의 제 3 트랜지스터를 더 포함하고, 상기 제 3 트랜지스터는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 제어 전극에 연결된 제어 전극과, 다른 측면의 출력에 접속된 제 1 전극과, 상기 전력 공급 단자에 접속된 제 2 전극을 갖는다.
그러한 구현은 큰 입력 전압에 대해 트랜스컨덕턴스의 전송 기능의 높은 선형성을 제공하는 것으로 알려져 있다. 상기 제 3 트랜지스터는 상기 제 2 트랜지스터와 동일한 크기를 가지므로, 전송 기능은 음의 입력 전압 및 양의 입력 전압 둘다와 대칭적이다.
제 1 트랜지스터는 입력 전압의 음의 편위(excursion) 동안 매우 많은 양의 전류를 처리한다. 반대로, 제 2 및 제 3 트랜지스터는 입력 전압의 양의 편위 동안 매우 많은 양의 전류를 처리한다. 함께 작용함으로써, 이들 트랜지스터는 상기 제 1 및 제 2 트랜지스터의 상대적인 크기가 무엇이든 간에 양 및 음의 입력 전압 둘다에 대해 선형적인 전송 기능을 제공한다. 단순한 구현에서, 제 1 및 제 2 트랜지스터는 동일한 크기를 갖는다.
따라서, 전류 소스는, 상기 전류 소스가 2배의 이득을 갖는 상기 제 2 트랜지스터를 통과하는 전류를 미러링(mirroring)하는 전류 미러를 포함하도록 구현된다. 예컨대, 상기 전류 미러는 상기 제 2 트랜지스터 크기의 2배인 미러 트랜지스터를 포함하고, 상기 미러 트랜지스터는 제 1 트랜지스터 및 상기 제 2 트랜지스터의 제어 전극에 접속된 제어 전극과, 다른 측면의 입력에 접속된 제 1 전극과, 상기 전력 공급 단자에 접속된 제 2 전극을 갖는다.
또한, 본 발명은 송신 체인에서 구현하기 위한 칩 및 그러한 칩을 포함하는 송신 장치에 관한 것이다.
본 발명의 이들 및 다른 목적은 이하에 기술된 실시예로부터 명백해질 것이며, 그러한 실시예를 참조하여 설명될 것이다.
이제, 첨부 도면을 참조하면서, 예를 통해 본 발명을 보다 상세히 기술할 것 이다.
도 1은 종래 기술에 기술된 바와 같은 트랜스컨덕턴스의 개략 블록도이다.
도 2는 본 발명에 따른 트랜스컨덕턴스의 이용에 관한 개략 블록도이다.
도 3(a)는 종래 기술 및 본 발명에 따른 트랜스컨덕턴스의 전송 기능을 도시한다.
도 3(b)는 본 발명의 트랜스컨덕턴스에 대한 출력 전류를 도시한다.
도 4는 본 발명에 따른 트랜스컨덕턴스의 성능을 도시하는 그래프이다.
도 5는 본 발명에 따른 칩을 개략적으로 도시한다.
도 6은 본 발명에 따른 무선 주파수 신호의 트랜시버의 블록도를 도시한다.
도 1은 종래 기술의 트랜스컨덕턴스 회로를 도시한다. 이러한 트랜스컨덕턴스 회로는 차동 입력 신호를 수신하기 위한 2개의 입력 IN+ 및 IN-와, 차동 출력 신호를 제공하기 위한 출력 OUT+ 및 OUT-를 갖는다. 트랜스컨덕턴스 회로는 2개의 대칭적인 측면을 포함하며, 각각의 측면은 제 1 측면을 위한 3개의 트랜지스터 T1+, T2+, T3+ 및 제 2 측면을 위한 T1-, T2-, T3-를 포함한다. 상기 트랜지스터는 제 1 전극, 제어 전극 및 제 2 전극에 각각 대응하는 콜렉터, 베이스 및 에미터를 갖는 MOS 또는 바이폴라 트랜지스터이다.
트랜지스터 T1+ 및 T1-는 바이어스 전압을 수신하기 위해 연결된 제어 전극과, 상기 출력 OUT+ 및 OUT-에 각각 접속된 제 1 전극과, 일정한 전류 Ibias에 의 해 바이어싱되는 상기 입력 IN+ 및 IN-에 각각 접속된 제 2 전극을 갖는다.
트랜지스터 T2+ 및 T2-는 공통 연결된 콜렉터 및 베이스와, 전력 공급 단자 PST로부터 전력 공급 전압(예를 들면, 접지)를 수신하기 위해 연결된 에미터를 갖는 다이오드 구성으로 되어 있다.
트랜지스터 T3+ 및 T3-는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 T2+ 및 T2- 각각의 제어 전극에 연결된 제어 전극과, 다른 측면의 출력 OUT- 및 OUT+ 에 접속된 제 1 전극과, 상기 전력 공급 단자 PST에 접속된 제 2 전극을 갖는다.
이들 트랜지스터의 전력 공급 단자에 대한, 그리고 회로의 입력 또는 출력에 대한 접속은 저항기를 통해서 실현될 수 있다. 예를 들어, 도 1에서, 상기 제 1 트랜지스터 T1+ 및 T1-의 제 2 전극의 입력에 대한 접속은 저항기 R1+ 및 R1-를 통해서 실현된다. 전력 공급 단자 PST에 대한 상기 제 2 및 제 3 트랜지스터의 접속은 저항기 R2+, R2- 및 R3+, R3-를 통해 실현된다. 상기 저항기는 쌍들에 있어서 동일한 값을 가지며, 그들 모두가 동일한 값을 갖는 것이 바람직하다. 그러한 설명은 도 2에 도시된 본 발명의 트랜스컨덕턴스 회로에도 적용될 수 있다.
예를 들면, 입력 IN+에 인가된 바이어스 포인트 Vbias에 비하여 전압에 있어서 양의 유입(incursion)을 갖는 입력 신호는 트랜지스터 T1+의 베이스-에미터 접합 양단의 전압을 감소시킨다. 반대로, 트랜지스터 T2+의 베이스-에미터 접합 양단의 전압은 증가된다. 트랜지스터 T3+는 트랜지스터 T2+ 및 T3+에 의해 형성된 전류 미러 회로의 미러 트랜지스터이다. 트랜지스터 T2+의 베이스-에미터 전압에 있어서의 증가는, 출력 OUT-에서 제공된 전류를 증가시키는 트랜지스터 T3+에 미러링된다.
한편, 다른 측면에서, 바이어스 포인트 Vbias에 비해 전압에 있어서 음의 유입을 갖는 입력 신호가 입력 IN-에 제공된다. 그것은 반대의 효과를 갖는다. 트랜지스터 T1-의 베이스-에미터 전압 양단의 전압은 음의 전압에 의해 증가된다. 반대로, 트랜지스터 T2-의 베이스-에미터 접합 양단의 전압은 감소된다. 음의 전압을 갖는 입력 신호는 출력 OUT-에서 전류의 증가를 초래하며, 출력 OUT+에서 전류의 감소를 초래한다. 트랜스컨덕턴스의 2개의 측면의 효과는 동일한 방식으로 진행된다.
이러한 트랜스컨덕턴스는 신호 전류가 바이어스 전류와 동일하거나 또는 더 크지만, 회로를 바이어싱하는 전류 소스에 의해 제한되지 않는 극단적인 조건하에서 선형적으로 계속해서 동작한다. 각 측면에서, 트랜지스터 T1 또는 트랜지스터 T2는 큰 입력 전압으로 인해 턴 오프된다. 예를 들어, 입력 IN+에 인가된 큰 양의 전압을 갖는 입력 신호는 트랜지스터 T1+를 턴 오프시키지만, 출력 OUT-에 미러링되는 트랜지스터 T2+를 통한 전류를 증가시킨다. 또한, 이러한 출력 OUT-는 T2-가 턴 오프인 동안 T1-로부터 전류를 수신한다. 사실상, 입력 IN-에 인가된 큰 음의 전압은 트랜지스터 T2- 및 T3-를 턴 오프시키지만, 출력 OUT-에 제공되는 트랜지스터 T1-를 통한 전류를 선형적으로 증가시킨다. 따라서, 트랜스컨덕턴스는 큰 음의 또는 양의 입력 전압 스윙하에서 조차도 선형적으로 유지된다.
그럼에도 불구하고, 전술한 바와 같이, 이러한 트랜스컨덕턴스는 낮은 입력 임피던스를 갖는다. 임피던스의 적응은 상기 트랜스컨덕턴스의 각 입력 IN+ 및 IN-에서 수행될 수 있다. 그러한 임피던스 적응의 요소는, 활성화되는 경우, 입력 신호에 왜곡을 부가하는 단점을 제공한다. 실제로, 활성화시에 흐르는 전류 변화, 및 그에 따라 비선형적인 적응적 회로는 왜곡을 발생시킨다.
입력 전압의 신호 δv의 효과가 도 1에 도시된다. IN+로서 제공된 그러한 전압 변화 +δv는 2개의 트랜지스터 T1+ 및 T1- 각각에 있어서 전류 변화 δi를 초래한다. 그 후, 이러한 전류 변화는 미러링되며, 2δi의 증폭된 변화가 출력 OUT+에서 얻어진다. 전류 Io+2δi 또는 Io-2δi는, 입력이 일정한 전류 Ibias에 의해 바이어싱되므로, 임피던스 적응 요소에 의해 제공되거나 흡수될 필요가 있다. 그 결과로서, 임피던스 적응 요소는 이러한 변화를 증가시키고, 왜곡을 부가하게 된다. 예를 들어, 에미터-팔로워 트랜지스터를 통해 적응이 실현되는 경우, 상기 팔로워 트랜지스터의 베이스-에미터 전압은 그에 따라 변화되어야 하며, 왜곡을 초래하게 된다. 더욱이, 그것은 이러한 회로가 낮은 전류에서 순간적으로 바이어싱될 때, 적응적 회로로부터의 잡음 기여도가 높아지도록 한다.
도 2는 위에서 제공된 단점들을 겪지 않는 본 발명의 트랜스컨덕턴스의 예시적인 이용을 도시한다.
본 발명에 따르면, 상기 차동 입력 전압의 2개의 신호 각각은 에미터에 의해 상기 입력 IN+ 및 IN-에 각각 접속되며 제어 전극상에서 상기 신호를 수신하는 팔로워 트랜지스터 TF+ 및 TF-를 통해 각각의 입력 IN+ 및 IN-에 공급된다. 더욱이, 트랜스컨덕턴스의 2개의 입력 IN+ 및 IN- 각각은, 트랜스컨덕턴스의 다른 입력 IN- 및 IN+에 의해 각각 동적으로 제어되는 전류 소스 CS- 및 CS+에 접속된다. 상기 전류 소스 CS- 및 CS+ 각각은, 상기 전류 소스 CS- 및 CS+ 에 의해 각각의 반대 입력 IN+ 및 IN-에 공급된 전류가, 입력 전압 신호의 전압 변화 +δv 및 -δv에 의해 초래된 전류 변화 2δi를 제거하도록 한다.
따라서, 양의 피드백이 구현되어, 흡수된 것과 크기가 동일한 전류를 갖는 입력을 제공한다. 그 다음, 결과적인 입력 임피던스 Zin은 매우 높다. 사실상, 신호 δv는 약한 전류 신호 δI=2δi-2δi를 생성하고, 팔로워 트랜지스터에 의해 관측된 입력 임피던스 Zin=δv/δI는 매우 높다. 팔로워 트랜지스터 TF는 트랜스컨덕턴스의 입력에 공급될 전류 변화를 더 이상 갖지 않으며, 높은 입력 전압에서 조차 어떠한 왜곡도 발생시키지 않는다.
이하, 도 2의 좌측면의 기능이 개시될 것이다. 우측면의 기능에 대한 설명은 유사하다. 도 2에서, 저항기 R1+, R2+가 동일한 값을 갖고, 트랜지스터 T1+, T2+가 동일한 크기를 갖는 경우가 도시된다. 이전에 살펴 본 바와 같이, 전압 변화 +δv는 T1+를 포함하는 브랜치 및 T2+를 포함하는 브랜치에서 2개로 분할되는 전류를 생성한다. 따라서, 2개의 전류 변화 δi가 각 브랜치에서 생성된다. T2+에서 생성된 전류 변화 δi는 T3+에 의해 출력 OUT-로 미러링된다. 출력 OUT-에 대한 이러한 전류 변화 δi의 영향은 T1-를 포함하는 브랜치에서 생성된 전류 변화의 영향에 부가된다. T2-를 통해 생성된 전류 변화 δi는 T3-에 의해 출력 OUT+ 쪽으로 미러링되므로, 동일한 현상이 OUT+에 대해 관측된다.
도 2는 전류 소스 CS+ 및 CS-의 예시적인 구현을 각각 제안한다. 상기 전류 소스 CS+ 및 CS- 각각은 상기 제 2 트랜지스터 T2+ 및 T2- 각각의 제 1 및 제어 전극에 접속된 제어 전극과, 다른 측면의 입력 IN- 및 IN+에 접속된 제 1 전극과, 상기 전력 공급 단자 PST에 접속된 제 2 전극을 갖는 미러 트랜지스터 TM+ 및 TM- 각각을 포함하는 전류 미러를 포함한다.
반대의 입력에서 유입되는 전류 변화를 제거하기 위해, 2배의 이득으로 전류가 미러링된다. 따라서, T2의 크기의 2배인 크기를 갖는 트랜지스터 TM+ 및 TM-가 이용될 수 있다. 실제로, 트랜지스터가 이상적인 동작을 제공하지 않는 경우, 상기 미러 트랜지스터 TM의 크기는 출력 전류의 요구되는 범위에 따라 적응된다. 상기 전력 공급 단자에 대한 상기 미러 트랜지스터 TM+ 및 TM-의 접속은 저항기 RM+ 및 RM-를 통해 실현될 수 있다. 바람직하게, 그러한 저항기는 상기 제 2 및 제 3 트랜지스터와 함께 이용된 것과 동일한 값의 저항기이다. 그러한 용도에 따른 트랜스컨덕턴스는 양 및 음의 커다란 전압 스윙 둘다에 대해 대칭적인 높은 입력 임피던스 및 5㎃의 바이어스 전류에 대해 도 3(a)에 도시된 바와 같은 양호한 선형성을 제공한다. 곡선 PAC에 의해 도시된 종래 기술의 전송 기능은, 곡선 IC에 의해 도시된 본 발명의 전송 기능보다 덜 선형적인 것으로 관측된다. 본 발명의 트랜스컨덕턴스는 높은 출력 전류에 대해서 조차도 선형적인 것으로 도시된다. 도 3(b)는 본 발명의 트랜스컨덕턴스에 대한 2개의 출력 전류 I(OUT+) 및 I(OUT-)를 도시한다. 각각의 출력 전류는 비선형적이지만, 차동 출력 전류 I(OUT+)-I(OUT-)=Idiff는 완전하게 선형적이다.
실제로, 트랜스컨덕턴스의 각 입력 IN+ 및 IN-는, 일정한 전류 소스에 의해 바이어싱되는 대신에, 반대의 전류 소스 CS- 및 CS+ 각각을 통해 실현된 피드백에 의해 직접 바이어싱된다.
도 4에는 본 발명의 성능이 도시된다. 도 4는 도 1에 도시된 종래 기술의 구현시에 및 도 2에 도시된 본 발명의 구현시에 수행된 두 가지의 톤의(two-tone) 분석 결과를 도시한다. 제 1 톤은 크기 V 및 주파수 F1=375㎒를 갖는 차동 전압이고, 제 2 톤은 동일한 크기 V 및 주파수 F2=385㎒의 차동 전압이다. 이들 2개의 톤은 트랜스컨덕턴스의 입력에서 주입된다. 트랜스컨덕턴스의 출력에서, 전류에서의 2개의 주된 톤 IM1F1 및 IM1F2가, 각각의 주파수 F1 및 F2로 얻어진다. 또한, 전류에서의 2개의 2차 톤 IM3F1 및 IM3F2가 주파수 F1'=365㎒ 및 F2'=395㎒로 얻어진다. 이들 2차 톤은 트랜스컨덕턴스의 비선형성으로부터 초래된다. 도 4에서, 주파수 F1에 대한 톤 IM1F1 및 주파수 F1에 대한 톤 IM1F1과 IM3F1 사이의 차이가 도시된다. 이러한 차이가 더욱 클수록, 트랜스컨덕턴스는 더욱 선형적으로 된다. F2에 대한 곡선들은 유사할 것이다. 따라서, 동일한 바이어스 전류에서, 큰 입력 및 출력 신호에 대해, 본 발명의 트랜스컨덕턴스는 종래 기술의 경우보다 더욱 선형적임이 관측된다. 이것은 차이 IM1F1-IM3F1이 더 크고, 트랜스컨덕턴스의 이득을 나타내는 IM1F1의 경사가 높은 입력 전압에 대해 떨어지지 않는다는 사실에 의해 나타내진다. 더욱이, 본 발명의 트랜스컨덕턴스는 종래 기술의 트랜스컨덕턴스보다 높은 것으로 관측된다. 이것은 IM1F1 곡선에 의해 표현된 이득에 의해 나타내진다. 예를 들어, 본 발명의 트랜스컨덕턴스는 15㎃의 크기, 40dB의 차이 IM1F1-IM3F1 및 단지 10㎃의 글로벌 바이어스 전류를 갖는 2개의 상이한 톤을 생성할 수 있는 것으로 관측된다. 2개의 상이한 톤은 1dB 이하의 이득 변화로 얻어진다. 차이 IM1F1-IM3F1은 낮은 신호 레벨에서 종래 기술로 얻어진 것보다 12dB 높으며, 큰 입력 전압에서도 (26dB까지) 더 크다.
도 5는 본 발명에 따른 트랜시버에서 구현하기 위한 칩 FTCT를 도시한다. 상기 칩은 적어도 전술한 바와 같은 트랜스컨덕턴스 TRCD와, 상기 트랜스컨덕턴스 TRCD로부터 출력된 전류로부터 주파수 시프트된 신호를 제공하도록 전용된 혼합기 회로 MIX를 포함한다.
도 6은 본 발명에 따른 무선 주파수 신호의 트랜시버 FCS의 블록도를 도시한다. 일반적으로, 그러한 트랜시버 FCS는 안테나 ANT를 통해 신호를 수신 및 송신하기 위한 것이다. 전환 장치(commutation device) COM은 안테나 ANT에 대한 액세스를 제어한다. 상기 전환 장치 COM은 적어도 수신 체인 RX 및 송신 체인 TX에 접속된다. 상기 수신 체인 RX는 적어도 신호 처리 회로 SPC, 및 일반적으로 혼합기 회로에 의해 구성되는 주파수 변환 유닛 FTCR을 포함한다. 처리 유닛 MC는 이들 회로를 따른다. 또한, 이러한 처리 유닛 MC는 송신될 신호를 처리하며, 따라서 적어도 도 5에서 전술된 바와 같은 칩에 구현된 주파수 변환 유닛 FTCT 및 증폭 유닛 AMPT를 포함하는 송신 체인 TX에 접속된다. 바람직하게, 그러한 트랜시버는 원격통신 장치, 즉 이동 전화 등이다. 본 발명의 이러한 예시적인 응용에서, 본 발명은, 본 발명의 특성이 특히 잘 적응되는 상향 변환기 회로에서 발생된다.
본 발명은 전술한 실시예에 한정되지 않으며, 첨부된 특허 청구 범위에 정의 된 본 발명의 사상 및 영역을 벗어나지 않고서도 변형 및 수정이 행재질 수 있음을 이해할 것이다. 이러한 측면에서, 다음과 같은 설명으로 마무리한다.
또한, 트랜스컨덕턴스의 선형성은 트랜스컨덕턴스의 저항기의 값을 통해 통상적으로 변조될 수 있음을 이해할 것이다. 현저하게, Ro의 값의 변형은 그러한 개선이 가능하게 한다.
본 발명의 회로에 분리 수단이 또한 부가될 수 있음을 이해할 것이다. 예를 들어, 트랜지스터는 상기 제 3 트랜지스터의 콜렉터와 반대의 출력 사이에서, 상기 제 3 트랜지스터와 캐스코드(cascode)로 구현될 수 있다. 이것은 상기 트랜스컨덕턴스, 예를 들면, 혼합기 회로의 전하(charge)에 의해 초래된 교란을 회피할 수 있도록 한다.
본 발명은 전술한 원격통신 응용에 한정되지 않음을 이해할 것이다. 본 발명은 또다른 처리 이전에 주파수 변환을 필요로 하는 수신 체인을 이용하는 임의의 응용에서 이용될 수 있다. 따라서, 무선 주파수 응용이 본 발명에 포함된다.
본 발명의 전술한 이동 전화 응용에 한정되지 않음을 이해할 것이다. 본 발명은, 예를 들면, 자동차 응용에서, 드리프트 주파수가 발생되는 시스템을 이용하는 임의의 응용에서 이용될 수 있다.
본 발명에 따른 방법은 전술한 구현에 한정되지 않음을 이해할 것이다.
이하의 특허 청구 범위에 있어서의 임의의 참조 번호는 특허 청구 범위를 제한하는 것으로서 해석되어서는 않된다. "포함한다" 라는 동사 및 그것의 활용을 이용하는 것은, 특허 청구 범위에 정의된 것들 이외의 임의의 다른 단계 또는 요소가 존재하는 것을 배제하지 않는다. 요소 또는 단계 앞의 "하나의" 라는 관사는 그러한 요소 또는 단계가 여러 개 존재하는 것을 배제하지 않는다.

Claims (8)

  1. 2개의 입력부에 2개의 신호로서 공급된 차동 입력 전압을 차동 출력 전류로 변환하는 트랜스컨덕턴스 회로(transconductance circuit)에 있어서,
    상기 차동 입력 전압의 2개의 신호 각각은, 에미터가 상기 입력부에 접속되고 제어 전극에서 상기 신호를 수신하는 팔로워 트랜지스터(follower transistor)를 통해, 각각의 입력부에 공급되고,
    상기 트랜스컨덕턴스 회로의 2개의 입력부 각각은 상기 트랜스컨덕턴스 회로의 다른 입력부에 의해 동적으로 제어되는 제각기의 전류 소스(respective current sources)에 접속되며, 상기 전류 소스는 상기 전류 소스에 의해 각 입력부에 공급된 전류가 입력 전압 신호의 전압 변화에 의해 초래된 전류 변화를 제거하도록 구성되며,
    상기 트랜스컨덕턴스 회로는 2개의 측면을 포함하되,
    각 측면은 입력부와, 출력부와, 바이어스 전압을 수신하도록 연결된 제어 전극과 상기 출력부에 접속된 제 1 전극과 상기 입력부에 접속된 제 2 전극을 갖는 제 1 트랜지스터와, 상기 입력부에 공통으로 연결된 제 1 전극 및 제어 전극과 전력 공급 단자에 접속된 제 2 전극을 갖는 제 2 트랜지스터를 포함하는
    트랜스컨덕턴스 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 동일한 크기인 트랜스컨덕턴스 회로.
  4. 제 3 항에 있어서,
    상기 각 측면은 상기 제 2 트랜지스터와 동일 크기의 제 3 트랜지스터를 더 포함하고,
    상기 제 3 트랜지스터는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 제어 전극에 연결된 제어 전극과, 다른 측면의 출력부에 접속된 제 1 전극과, 상기 전력 공급 단자에 접속된 제 2 전극을 갖는 트랜스컨덕턴스 회로.
  5. 제 3 항에 있어서,
    상기 전류 소스는 2배의 이득을 갖는 상기 제 2 트랜지스터를 통과하는 전류를 미러링(mirroring)하는 전류 미러를 포함하는 트랜스컨덕턴스 회로.
  6. 제 5 항에 있어서,
    상기 전류 미러는 상기 제 2 트랜지스터 크기의 2배인 미러 트랜지스터를 포함하고,
    상기 미러 트랜지스터는 상기 제 2 트랜지스터의 상기 제 1 전극 및 상기 제어 전극에 접속된 제어 전극과, 다른 측면의 입력부에 접속된 제 1 전극과, 상기 전력 공급 단자에 접속된 제 2 전극을 갖는 트랜스컨덕턴스 회로.
  7. 제 1 항 또는 제 3 항에 따른 트랜스컨덕턴스 회로를 적어도 하나 포함하는 트랜시버에서 구현되는 칩.
  8. 제 7 항에 따른 적어도 하나의 칩을 포함하는 무선 주파수 신호의 트랜시버.
KR1020067007019A 2003-10-13 2004-10-06 트랜스컨덕턴스 회로, 트랜시버에서 구현되는 칩, 및트랜시버 KR101111646B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03292541 2003-10-13
EP03292541.4 2003-10-13
PCT/IB2004/003291 WO2005036736A1 (en) 2003-10-13 2004-10-06 Transconductance circuit

Publications (2)

Publication Number Publication Date
KR20060126955A KR20060126955A (ko) 2006-12-11
KR101111646B1 true KR101111646B1 (ko) 2012-02-21

Family

ID=34429544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067007019A KR101111646B1 (ko) 2003-10-13 2004-10-06 트랜스컨덕턴스 회로, 트랜시버에서 구현되는 칩, 및트랜시버

Country Status (9)

Country Link
US (1) US7652509B2 (ko)
EP (1) EP1676363B1 (ko)
JP (1) JP4571145B2 (ko)
KR (1) KR101111646B1 (ko)
CN (1) CN1868117B (ko)
AT (1) ATE441244T1 (ko)
DE (1) DE602004022843D1 (ko)
TW (1) TWI343177B (ko)
WO (1) WO2005036736A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564299B2 (en) * 2005-08-22 2009-07-21 Intel Corporation Voltage regulator
US8086207B2 (en) * 2007-03-19 2011-12-27 Qualcomm Incorporated Linear transconductor for RF communications
CN101047383B (zh) * 2007-03-20 2011-05-04 湖南大学 电流控制全平衡差分式电流传输器
TWI365601B (en) * 2007-09-27 2012-06-01 Mstar Semiconductor Inc High linearity mixer with programmable gain and associated transconductor
WO2013093616A2 (en) * 2011-12-21 2013-06-27 Marvell World Trade Ltd. Output stage for wireless transmitter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339044A (en) 1992-02-19 1994-08-16 U.S. Philips Corporation High linearity differential circuit
US5497123A (en) 1994-12-23 1996-03-05 Motorola, Inc. Amplifier circuit having high linearity for cancelling third order harmonic distortion

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535516A (en) 1978-09-04 1980-03-12 Toshiba Corp Signal conversion circuit
JPS5620315A (en) 1979-07-27 1981-02-25 Nippon Gakki Seizo Kk Low-frequency amplifying circuit
JPS5746161A (en) * 1980-09-03 1982-03-16 Mitsubishi Electric Corp Conversion circuit for voltage/current
NL8501882A (nl) * 1985-07-01 1987-02-02 Philips Nv Signaalspanning-stroom omzetter.
US4692712A (en) 1986-10-14 1987-09-08 Tektronix, Inc. Differential impedance neutralization circuit
GB2217937A (en) * 1988-04-29 1989-11-01 Philips Electronic Associated Current divider circuit
US5151625A (en) * 1990-11-08 1992-09-29 The Ohio State University High frequency BiMOS linear V-I converter, voltage multiplier, mixer
FR2684252A1 (fr) 1991-11-22 1993-05-28 Thomson Composants Militaires Amplificateur differentiel ultra-rapide.
BE1007434A3 (nl) * 1993-07-30 1995-06-13 Philips Electronics Nv Spanning-stroomomzetter.
US5578943A (en) * 1995-01-05 1996-11-26 Bell-Northern Research Ltd. Signal transmitter and apparatus incorporating same
JP3534375B2 (ja) * 1997-01-17 2004-06-07 株式会社ルネサステクノロジ 差動回路を含む電子回路
WO1999022445A1 (en) * 1997-10-23 1999-05-06 Telefonaktiebolaget Lm Ericsson Differential voltage-to-current converter
US6188280B1 (en) * 1998-08-27 2001-02-13 Maxim Integrated Products Differential amplifier with gain linearization through transconductance compensation
EP1296446A1 (fr) * 2001-09-25 2003-03-26 Koninklijke Philips Electronics N.V. Circuit de conversion linéaire de puissance
FR2834087A1 (fr) * 2001-12-20 2003-06-27 Koninkl Philips Electronics Nv Circuit a transconductance sensiblement constante

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339044A (en) 1992-02-19 1994-08-16 U.S. Philips Corporation High linearity differential circuit
US5497123A (en) 1994-12-23 1996-03-05 Motorola, Inc. Amplifier circuit having high linearity for cancelling third order harmonic distortion

Also Published As

Publication number Publication date
TW200520374A (en) 2005-06-16
TWI343177B (en) 2011-06-01
CN1868117B (zh) 2010-05-05
CN1868117A (zh) 2006-11-22
KR20060126955A (ko) 2006-12-11
JP2007508768A (ja) 2007-04-05
EP1676363A1 (en) 2006-07-05
ATE441244T1 (de) 2009-09-15
US7652509B2 (en) 2010-01-26
DE602004022843D1 (de) 2009-10-08
JP4571145B2 (ja) 2010-10-27
WO2005036736A1 (en) 2005-04-21
US20070139110A1 (en) 2007-06-21
EP1676363B1 (en) 2009-08-26

Similar Documents

Publication Publication Date Title
US20050282510A1 (en) Linear mixer with current amplifier
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
KR100487813B1 (ko) 상보 소자를 이용한 싱글엔드형 차동 회로
US6667657B2 (en) RF variable gain amplifying device
US6496067B1 (en) Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers
JPH1188064A (ja) 広帯域増幅器
KR20070106009A (ko) 저잡음 혼합기 회로, 잡음 감소 회로, 수신기 회로,고주파수 수신기 및 잡음 감소 방법
TWI439044B (zh) 一種用於消除二階互調失真之混頻器及其相關轉導電路
KR101111646B1 (ko) 트랜스컨덕턴스 회로, 트랜시버에서 구현되는 칩, 및트랜시버
US6972624B1 (en) Low-voltage high dynamic range variable-gain amplifier
KR100295678B1 (ko) 선형 이득제어 증폭기
KR20060121886A (ko) 신호 처리 회로, 칩 및 수신기
JP3584220B2 (ja) 半導体増幅回路
US6100763A (en) Circuit for RF buffer and method of operation
US6489847B1 (en) Low distoration driving amplifier for integrated filters
JPS6243561B2 (ko)
US7253689B2 (en) Low distortion amplifier
KR101055850B1 (ko) 잡음과 왜곡 특성을 개선시키는 상보적 회로
TWI768424B (zh) 可變增益放大器及無線通信機器
JP3983511B2 (ja) 利得可変増幅回路およびそれを用いた受信機ならびに送信機
JP3833089B2 (ja) 可変利得増幅器
Torfs et al. A novel large input range source-follower based filter architecture
JP3125716B2 (ja) 光受信器
JP2022077290A (ja) 振幅変調回路および半導体集積回路
US20040160264A1 (en) Mixer circuit having improved linearity and noise figure

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee