JPS6242069A

JPS6242069A - マトリクス基板の短絡欠陥検査方法およびそれに使用する短絡位置検出装置

Info

Publication number: JPS6242069A
Application number: JP60182297A
Authority: JP
Inventors: Satoru Kawai; 悟川井; Yasuhiro Nasu; 安宏那須; Tomotaka Matsumoto; 友孝松本; Kenichi Oki; 沖　賢一
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-08-20
Filing date: 1985-08-20
Publication date: 1987-02-24
Anticipated expiration: 2009-10-12
Also published as: JPH0680433B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の概要〕本発明は、マトリクス基板を構成するデータ線とスキャ
ン線との各交点における短絡欠陥を検査するものであっ
て２各データ線と各スキャン線の一方から順次印加され
た電圧パルスは上記の各交点を介して他方に微分波形の
電圧パルス列として現れることを利用し、この電圧パル
ス列を観測することにより、短絡箇所を簡便かつ迅速に
発見できるようにしたものである。

〔産業上の利用分野〕

本発明は、ＥＬ、ＥＣＤあるいはＬＣＤ等の駆動に用い
るマトリクス基板の短絡欠陥検査方法。

およびそれに使用する短絡位置検出装置に関する。

〔従来技術〕

一般に、上記マトリクス基板では、各データ線と各スキ
ャン線とめ交点に容量性素子を備えているが、製造時等
にこの交点においてデータ線とスキャン線とが短絡して
しまう場合がある。その短絡欠陥の検査として、従来で
は、データ線あるいはスキャン線の任意の一本を選択し
、その一本を基準線として他方の線群を順次テスタある
いはプローバ等で全数チェックし、このチェックが済ん
だら上記基準線を次に移動させて上記と同様に全数チェ
ックするという繰り返しの操作により、短絡箇所の検出
を行っていた。

〔発明が解決しようとする問題点〕

上記従来の検査では、データ線およびスキャン線の総数
だけテスクあるいはプローバ等を移動させなければなら
ず、マトリクス基板全体を検査するには非常に多くの手
間と時間を要した。更に。

マトリクス基板の集積容量の増加に伴い、この検査に要
する時間が増加するという問題もあった。

本発明は上記従来の問題点に鑑み、短絡箇所の検出をよ
り簡便に行うことができ、かつ検出時間の短縮化を図っ
たマトリクス基板の短絡欠陥検査方法およびそれに使用
する短絡位置検出装置を堤供することを目的とする。

〔問題を解決するための手段〕

本発明に係るマｌ−ＩＪクス基板の短絡欠陥検出方法は
、各データ線および各スキャン線の一端にそれぞれ高抵
抗を接続し、この高抵抗を介して各データ線および各ス
キャン線のそれぞれに電圧パルスを一個づつ順次印加し
、この電圧パルスによって各データ線または各スキャン
線にこれらの交点を介して順次発生する電圧パルス列を
観測し、この電圧パルス列のうち異常な電圧パルスの位
置を知ることにより、短絡欠陥箇所を検出することを特
徴とする。

また９本発明に係る短絡位置検出装置は、上記電圧パル
ス列の各電圧値と所定の基準値とを比較し、その電圧値
がその基準値よりも大きな場合に信号を出力する比較手
段と、上記各高抵抗を介して印加される上記電圧パルス
数のカウントを、上記電圧パルス中の所定呑口の電圧パ
ルスによって開始し、上記比較手段からの信号の出力に
よって停止するカウント手段と、このカウント手段によ
るカウント数を表示する表示手段とを具備し、この表示
数により短絡欠陥の位置を知るようにしたことを特徴と
する。

〔作　　用〕

高抵抗の接続されたデータ線またはスキャン線のそれぞ
れに、この高抵抗を介して電圧パルスを順次印加すると
、データ線とスキャン線との交点に存在する容量性素子
を介して、その容量により他方のスキャン線またはデー
タ線のそれぞれに微分波形を持った時系列の電圧パルス
列が現れる。

この電圧パルス列の中の各電圧パルスは、上記高抵抗を
介して電圧パルスの印加された各データ線または各スキ
ャン線と一対一に対応している。もし、これらの各デー
タ線または各スキャン線と。

これらと交わるスキャン線またはデータ線との間に短絡
箇所が存在すると、その部分には上記の容量の代わりに
短絡抵抗が生じ、上記の高抵抗およびこの短絡抵抗で分
割された電圧が現れる。従って、短絡箇所が存在する場
合は、上記の時系列の一連の電圧パルス列の中に微分波
形とは異なる波形が現れることになり、この波形が電圧
パルス列のどの位置にあるかを観測することにより、短
絡箇所を検出できる。

本発明に係る短絡位置検出装置では、上記の電圧パルス
列の中に異常波形が現れるまでの電圧、ｅルスの数をカ
ウント手段でカウントし、このカウント数を表示手段で
表示することにより、上記の異常波形がスキャン線とデ
ータ線とのどの交点に対応するかを知ることができる。

すなわち、その対応する交点が、検出すべき短絡位置で
ある。

〔発明の実施例〕

以下１本発明の実施例について２図面を参照しながら説
明する。

第１図〜第５図は１本発明に係る短絡欠陥検査方法の一
実施例を説明するための図である。ここでは、第１図に
示すように１ｍ本のスキャン線り、　（Ｌｘ　１．　Ｌ
ｓ　２．　　・・＋、　Ｌｓ、、ｌ）と。本のデータ線
り、（ＬＤｌ、Ｌ、２．　　・・・。

Ｌｏｎ）とから構成されるマトリクス基板１に本実施例
を通用する。

まず、スキャン線Ｌｓおよびデータ線Ｌ０のそれぞれの
一端に、ＩＭΩ程度の高抵抗Ｒ６（Ｒ，＋、Ｒ，２，・
・＋、Ｒ，ｓ、）、Ｒ。

（Ｒ０＋、Ｒｏ　２．　　・・・、ＲＩ）ｎ）を接続す
る。

なお、これらの高抵抗Ｒｓ、Ｒ０は１例えばひとつのプ
リント基板（不図示）上の所定位置に実装されており、
ゴム導電体（インターコネクタ）等を用いることによっ
て、マトリクス基板１中のスキャン線Ｌ８およびデータ
線Ｌ０に簡単に接続されることができる。

次に、高抵抗Ｒｓを介してスキャン線Ｌ　ＨＩ＋Ｌ＄２
．　　・・・、Ｌｓ、、に、第２図に示すような電圧パ
ルスＰＳ　（ＰＳ　＋、ＰＡ　２．　　・・・。

Ｐｓ、＠）を１個ずつそれぞれ印加する。これらの電圧
パルスＰｓ　　（Ｐ１＋、Ｐｓｚ、　　・・・。

ｐ、、、）は、電圧値■５を持ち１周期Ｔで繰り返し印
加されている。一方、高抵抗Ｒ８を介してデータ線り。

ｌ　＋　　Ｌ　ｏ　２　＋　　・・・Ｌ　ｏ　ｎにも同
様に。

電圧値Ｖ。の電圧パルスＰ０　（Ｐｏ＋、Ｐ０２゜・・
・Ｐｏｎ）を、電圧パルスＰｓと同期させながら１周期
Ｔで繰り返し印加する。

データ線Ｌ０とスキャン線Ｌｓとの各交点には容量性素
子が存在するので、上記の電圧パルスＰｓ、Ｐｏが順次
印加されると、上記各交点を介して、データ線側の端子
Ａ　（ＡＩ、Ａ２．　　・・・。

Ａｎ）およびスキャン線側の端子Ｂ　（Ｂｌ、Ｂ２゜・
・・、Ｂ、）のそれぞれに、微分波形を持った時系列の
電圧パルス列が現れる。例えば、端子Ｂ１に現れる電圧
パルス列を第３図に示す。同図に示された。個の電圧パ
ルスは、それぞれデータ線り。＋　＋　　Ｌ　Ｄ　２１
　　・・・ｒ　　Ｌ　Ｄ　ｎに印加された電圧パルスＰ
。１ｌＰＯ２１・・・Ｐｏｎによって生じたものであり
、これらと一対一に対応している。なお、同図の中で第
１番目の電圧パルスだけは、高抵抗Ｒ１＋を介して印加
された電圧パルスＰ１＋と重畳している。

第３図に示した電圧パルス列は、スキャン線ＬＳＩと各
データ線Ｌ□　ｌ＋　　Ｌｏ　２＋　　”　・＋Ｌ０１
．との間に短絡箇所が存在しない場合であるが２次に短
絡箇所が存在する場合について説明する。第４図に２例
えばデータ線ＬｏＫ（１≦に≦ｎ）とスキャン線ＬｉＪ（１≦！≦ｍ）との
間に短絡箇所が存在する場合の等価回路を示す。この場
合、高抵抗Ｒｓｌ、ＲｏＫ間には、容量の代わりに短絡
抵抗ｒ　（＜　Ｒｓβ、ＲｏＫ）が接続されたことにな
る。ここで、（１）電圧パルスＰｓｌと電圧パルスＰｏ
Ｋとが同タイミングで印加された場合と、（ｉｉ）異な
るタイミングで印加された場合とで、端子Ｂβに現れる
電圧Ｖについて説明する。

上記（ｉ）の場合の電圧■は、第４図から以下の式％式
％の電圧が現れる。なお、Ｖ、＝ＶｏとするとＶ＝Ｖ、と
なってしまい、短絡が無い場合と区別がつかないので、
■ｓ〜Ｖｏとする必要がある。

上記（ｉｉ）の場合の電圧Ｖは、Ｒ，ｆ＝Ｒ０に（）ｒ
）のとき、上記式■においてＶｓ＝Ｏとすればよ（。

Ｖ＝−Ｖｏ／２　　　　　　　　　　・・・・・■とな
る。

ここで９例えばスキャン線Ｌ１＋とデータ線り、ａとが
短絡している場合の端子Ｂ）における観測波形を第５図
に示す。同図において、第５番目の電圧パルスまでは第
３図と同様に小さな微分波形が現れるが、第６番目の電
圧パルスは上記式■に従いＶ＝−Ｖ、／２の方形波とな
る。同図のような電圧パルス列を例えばオシロスコープ
等に表示すれば、スキャン線Ｌ１＋において、第６番目
のデータ線Ｌ（、ａとの間に短絡箇所が存在することが
一目瞭然となる。同様にして、端子Ｂ２〜Ｂ、に現れる
電圧パルス列の波形を順次観測し。

上述したような異常波形を発見することにより。

マトリクス基板１の全体にわたって短絡箇所の検査を行
うことができる。なお、端子Ｂｌ、Ｂ２゜・・・Ｂ１の
代わりに端子ＡＩ、Ａ？、　　・・・・八〇に現れる電
圧パルス列の波形を観測しても。

同様のことが言える。

次に、上述したように人の目で電圧パルス列を観測する
代わりに、これを回路的に処理できるようにした９本発
明に係る短絡位置検出装置のブロック図を第６図に示す
。

同図において、比較回路２の一方の入力端子（＋）には
、所定の基準電圧として例えば電圧■８が入力し、他方
の入力端子（−）には第１図に示した端子Ｂｌ、Ｂ２．
　　・・・ＢＩｍのいずれかからの電圧パルス列がイン
ピーダンス変換回路３を介して入力している。インピー
ダンス変換回路３は２例えば第５図に示した短絡による
電圧値（−Ｖ。／２）を基準の電圧■８よりも大きな値
となるように、入力電圧を変換して出力するものである
。比較回路２は、基準の電圧Ｖｓとインピーダンス変換
回路３の出力値とを比較し、この出力値が電圧■５より
も大きくなった場合に信号を出力する。すなわち、第５
図に示したような短絡による異常な電圧パルスが発生し
たときのみ、比較回路２が信号を出力する。

カウンタ４には、第１番目のデータ線り。１に印加され
る電圧パルスＰＯ＋と、比較回路２からの出力信号と、
データ線Ｌ　□　ｌ　＋　　Ｌ　０２　、　　・・・。

Ｌ　Ｑ　ｎに印加された電圧パルスＰ。Ｉ＋　　Ｐ　０
２１・・・　ｐ　ｏｎとが入力している。カウンタ４は
。

この電圧パルスＰＤｌｒ　　Ｐ０２＋　　”　・＋　　
ｐＤｎのカウントを、電圧パルスＰ。Ｉの入力で開始し
。

比較回路２の出力信号の入力で停止する。すなわち、カ
ウンタ４でカウントされる数は、短＆＠箇所までのデー
タ線Ｌ０の数であり、第５図の場合はカウント数は“６
″となる。表示装置５は、このカウンタ４のカウント数
を表示する。この表示を見ることにより、短絡位置が一
目瞭然となる。更にここでは、このカウント数に基づき
、短絡箇所修正装置６が短絡の修正を行うようになされ
ている。

なお９本装置においては、インピーダンス変換回路３に
端子ＡＩ、Ａ２．　　・・・、Ａｎからの電圧パルス列
を入力させ、かつカウンタ４でスキャン線Ｌｌ　ｌ＋　
　Ｌ＋ｓ　２＋　　”　’＋　　Ｌｓ　ｒ＊に印加され
た電圧パルスＰｓ１．Ｐａ２．　　・・・Ｐｇ、、の数
をカウントするようにしても、同様に短絡位置を検出す
ることができる。

〔発明の効果〕

以上説明したように本発明によれば、スキャン線とデー
タ線のいずれか一方の側の端子に現れる電圧パルス列を
観測するだけでよいので、短絡箇所の検出をより簡便に
行うことができ、かつ検出に要する時間の短縮化をも図
ることができる。

【図面の簡単な説明】

第１図は本発明に係る短絡欠陥検査方法の一実施例を通
用するためのｍｘｎマトリクス基板にそれぞれ高抵抗を
接続した状態を示す図。第２図は上記高抵抗を介して印加する電圧パルスの波形
図。第３図は短絡箇所が存在しない場合に第１図に示された
スキャン線の一端子で観測される電圧パルス列の波形図
。第４図は任意のデータ線とスキャン線との間に短絡箇所
が存在する場合の等価回路を示す回路図。第５図は短絡箇所が存在する場合に第１図に示されたス
キャン線の一端子で観測される電圧パルス列の波形図９第６図は本発明に係る短絡位置検出装置の一実施例を示
すブロック図である。１・・・マトリクス基板。２・・・比較回路。３・・・インピーダンス変換回路。４・・・カウンタ。５・・・表示装置。Ｌ、ｓ　　（Ｌｓ　１．　　・・＋、　　Ｌｓ　−）・
・・スキャン線８Ｌ（、（Ｌｏｔ、　　・・・、ＬＩ）ｎ）・・・データ
線。Ｒ，（Ｒｓ　１．　・　・　・、　Ｒ８、）。Ｒｏ　（Ｒｏ　Ｊ、　・　・　・、　ＲＩ）ｎ）・・・
高抵抗。Ａ（Ａ＋、　　・・・、Ａｎ）。Ｂ（Ｂ＋、　　・・・、Ｂ１）・・・端子。Ｐｓ　（Ｐｓｌ、・・・Ｂ６．）。Ｐｏ　（Ｐｏｌ、・・・Ｐｏｎ）・・・電圧パルス。第１図魯Ｉ第２図第３図第４図第５図

Claims

【特許請求の範囲】

（１）各データ線と各スキャン線との交点に容量性素子
を備えたマトリクス基板の前記交点における短絡欠陥を
検査する短絡欠陥検査方法において、前記各データ線お
よび前記各スキャン線の一端にそれぞれ高抵抗を接続し
、該高抵抗を介して前記各データ線及び前記各スキャン線
に電圧パルスを１個づつ順次印加し、該電圧パルスによ
って前記交点を介して前記各データ線または前記各スキ
ャン線に順次発生する電圧パルス列を観測し、該電圧パルス列のうち異常な電圧パルスの位置を知るこ
とにより、前記短絡欠陥を検出することを特徴とするマ
トリクス基板の短絡欠陥検査方法。
（２）各データ線と各スキャン線との交点に容量性素子
を備えたマトリクス基板において、前記各データ線また
は前記各スキャン線に接続された各高抵抗を介して電圧
パルスを１個づつ順次印加し、該電圧パルスによって前
記交点を介して前記各スキャン線または前記各データ線
に順次発生する電圧パルス列を観測することにより、前
記各交点の中で短絡した箇所の位置を検出する短絡位置
検出装置であって、前記電圧パルス列の各電圧値と所定の基準値とを比較し
、該電圧値が該基準値よりも大きな場合に信号を出力す
る比較手段と、前記各高抵抗を介して印加される前記電圧パルス数のカ
ウントを、前記電圧パルス中の所定番目の電圧パルスに
よって開始し、前記比較手段からの前記信号の出力によ
って停止するカウント手段と、該カウント手段によるカウント数を表示する表示手段と
を具備したことを特徴とする短絡位置検出装置。