JPS6242069A - マトリクス基板の短絡欠陥検査方法およびそれに使用する短絡位置検出装置 - Google Patents
マトリクス基板の短絡欠陥検査方法およびそれに使用する短絡位置検出装置Info
- Publication number
- JPS6242069A JPS6242069A JP60182297A JP18229785A JPS6242069A JP S6242069 A JPS6242069 A JP S6242069A JP 60182297 A JP60182297 A JP 60182297A JP 18229785 A JP18229785 A JP 18229785A JP S6242069 A JPS6242069 A JP S6242069A
- Authority
- JP
- Japan
- Prior art keywords
- short
- voltage pulse
- voltage
- circuit
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
本発明は、マトリクス基板を構成するデータ線とスキャ
ン線との各交点における短絡欠陥を検査するものであっ
て2各データ線と各スキャン線の一方から順次印加され
た電圧パルスは上記の各交点を介して他方に微分波形の
電圧パルス列として現れることを利用し、この電圧パル
ス列を観測することにより、短絡箇所を簡便かつ迅速に
発見できるようにしたものである。
ン線との各交点における短絡欠陥を検査するものであっ
て2各データ線と各スキャン線の一方から順次印加され
た電圧パルスは上記の各交点を介して他方に微分波形の
電圧パルス列として現れることを利用し、この電圧パル
ス列を観測することにより、短絡箇所を簡便かつ迅速に
発見できるようにしたものである。
本発明は、EL、ECDあるいはLCD等の駆動に用い
るマトリクス基板の短絡欠陥検査方法。
るマトリクス基板の短絡欠陥検査方法。
およびそれに使用する短絡位置検出装置に関する。
一般に、上記マトリクス基板では、各データ線と各スキ
ャン線とめ交点に容量性素子を備えているが、製造時等
にこの交点においてデータ線とスキャン線とが短絡して
しまう場合がある。その短絡欠陥の検査として、従来で
は、データ線あるいはスキャン線の任意の一本を選択し
、その一本を基準線として他方の線群を順次テスタある
いはプローバ等で全数チェックし、このチェックが済ん
だら上記基準線を次に移動させて上記と同様に全数チェ
ックするという繰り返しの操作により、短絡箇所の検出
を行っていた。
ャン線とめ交点に容量性素子を備えているが、製造時等
にこの交点においてデータ線とスキャン線とが短絡して
しまう場合がある。その短絡欠陥の検査として、従来で
は、データ線あるいはスキャン線の任意の一本を選択し
、その一本を基準線として他方の線群を順次テスタある
いはプローバ等で全数チェックし、このチェックが済ん
だら上記基準線を次に移動させて上記と同様に全数チェ
ックするという繰り返しの操作により、短絡箇所の検出
を行っていた。
上記従来の検査では、データ線およびスキャン線の総数
だけテスクあるいはプローバ等を移動させなければなら
ず、マトリクス基板全体を検査するには非常に多くの手
間と時間を要した。更に。
だけテスクあるいはプローバ等を移動させなければなら
ず、マトリクス基板全体を検査するには非常に多くの手
間と時間を要した。更に。
マトリクス基板の集積容量の増加に伴い、この検査に要
する時間が増加するという問題もあった。
する時間が増加するという問題もあった。
本発明は上記従来の問題点に鑑み、短絡箇所の検出をよ
り簡便に行うことができ、かつ検出時間の短縮化を図っ
たマトリクス基板の短絡欠陥検査方法およびそれに使用
する短絡位置検出装置を堤供することを目的とする。
り簡便に行うことができ、かつ検出時間の短縮化を図っ
たマトリクス基板の短絡欠陥検査方法およびそれに使用
する短絡位置検出装置を堤供することを目的とする。
本発明に係るマl−IJクス基板の短絡欠陥検出方法は
、各データ線および各スキャン線の一端にそれぞれ高抵
抗を接続し、この高抵抗を介して各データ線および各ス
キャン線のそれぞれに電圧パルスを一個づつ順次印加し
、この電圧パルスによって各データ線または各スキャン
線にこれらの交点を介して順次発生する電圧パルス列を
観測し、この電圧パルス列のうち異常な電圧パルスの位
置を知ることにより、短絡欠陥箇所を検出することを特
徴とする。
、各データ線および各スキャン線の一端にそれぞれ高抵
抗を接続し、この高抵抗を介して各データ線および各ス
キャン線のそれぞれに電圧パルスを一個づつ順次印加し
、この電圧パルスによって各データ線または各スキャン
線にこれらの交点を介して順次発生する電圧パルス列を
観測し、この電圧パルス列のうち異常な電圧パルスの位
置を知ることにより、短絡欠陥箇所を検出することを特
徴とする。
また9本発明に係る短絡位置検出装置は、上記電圧パル
ス列の各電圧値と所定の基準値とを比較し、その電圧値
がその基準値よりも大きな場合に信号を出力する比較手
段と、上記各高抵抗を介して印加される上記電圧パルス
数のカウントを、上記電圧パルス中の所定呑口の電圧パ
ルスによって開始し、上記比較手段からの信号の出力に
よって停止するカウント手段と、このカウント手段によ
るカウント数を表示する表示手段とを具備し、この表示
数により短絡欠陥の位置を知るようにしたことを特徴と
する。
ス列の各電圧値と所定の基準値とを比較し、その電圧値
がその基準値よりも大きな場合に信号を出力する比較手
段と、上記各高抵抗を介して印加される上記電圧パルス
数のカウントを、上記電圧パルス中の所定呑口の電圧パ
ルスによって開始し、上記比較手段からの信号の出力に
よって停止するカウント手段と、このカウント手段によ
るカウント数を表示する表示手段とを具備し、この表示
数により短絡欠陥の位置を知るようにしたことを特徴と
する。
高抵抗の接続されたデータ線またはスキャン線のそれぞ
れに、この高抵抗を介して電圧パルスを順次印加すると
、データ線とスキャン線との交点に存在する容量性素子
を介して、その容量により他方のスキャン線またはデー
タ線のそれぞれに微分波形を持った時系列の電圧パルス
列が現れる。
れに、この高抵抗を介して電圧パルスを順次印加すると
、データ線とスキャン線との交点に存在する容量性素子
を介して、その容量により他方のスキャン線またはデー
タ線のそれぞれに微分波形を持った時系列の電圧パルス
列が現れる。
この電圧パルス列の中の各電圧パルスは、上記高抵抗を
介して電圧パルスの印加された各データ線または各スキ
ャン線と一対一に対応している。もし、これらの各デー
タ線または各スキャン線と。
介して電圧パルスの印加された各データ線または各スキ
ャン線と一対一に対応している。もし、これらの各デー
タ線または各スキャン線と。
これらと交わるスキャン線またはデータ線との間に短絡
箇所が存在すると、その部分には上記の容量の代わりに
短絡抵抗が生じ、上記の高抵抗およびこの短絡抵抗で分
割された電圧が現れる。従って、短絡箇所が存在する場
合は、上記の時系列の一連の電圧パルス列の中に微分波
形とは異なる波形が現れることになり、この波形が電圧
パルス列のどの位置にあるかを観測することにより、短
絡箇所を検出できる。
箇所が存在すると、その部分には上記の容量の代わりに
短絡抵抗が生じ、上記の高抵抗およびこの短絡抵抗で分
割された電圧が現れる。従って、短絡箇所が存在する場
合は、上記の時系列の一連の電圧パルス列の中に微分波
形とは異なる波形が現れることになり、この波形が電圧
パルス列のどの位置にあるかを観測することにより、短
絡箇所を検出できる。
本発明に係る短絡位置検出装置では、上記の電圧パルス
列の中に異常波形が現れるまでの電圧、eルスの数をカ
ウント手段でカウントし、このカウント数を表示手段で
表示することにより、上記の異常波形がスキャン線とデ
ータ線とのどの交点に対応するかを知ることができる。
列の中に異常波形が現れるまでの電圧、eルスの数をカ
ウント手段でカウントし、このカウント数を表示手段で
表示することにより、上記の異常波形がスキャン線とデ
ータ線とのどの交点に対応するかを知ることができる。
すなわち、その対応する交点が、検出すべき短絡位置で
ある。
ある。
以下1本発明の実施例について2図面を参照しながら説
明する。
明する。
第1図〜第5図は1本発明に係る短絡欠陥検査方法の一
実施例を説明するための図である。ここでは、第1図に
示すように1m本のスキャン線り、 (Lx 1. L
s 2. ・・+、 Ls、、l)と。本のデータ線
り、(LDl、L、2. ・・・。
実施例を説明するための図である。ここでは、第1図に
示すように1m本のスキャン線り、 (Lx 1. L
s 2. ・・+、 Ls、、l)と。本のデータ線
り、(LDl、L、2. ・・・。
Lon)とから構成されるマトリクス基板1に本実施例
を通用する。
を通用する。
まず、スキャン線Lsおよびデータ線L0のそれぞれの
一端に、IMΩ程度の高抵抗R6(R,+、R,2,・
・+、R,s、)、R。
一端に、IMΩ程度の高抵抗R6(R,+、R,2,・
・+、R,s、)、R。
(R0+、Ro 2. ・・・、RI)n)を接続す
る。
る。
なお、これらの高抵抗Rs、R0は1例えばひとつのプ
リント基板(不図示)上の所定位置に実装されており、
ゴム導電体(インターコネクタ)等を用いることによっ
て、マトリクス基板1中のスキャン線L8およびデータ
線L0に簡単に接続されることができる。
リント基板(不図示)上の所定位置に実装されており、
ゴム導電体(インターコネクタ)等を用いることによっ
て、マトリクス基板1中のスキャン線L8およびデータ
線L0に簡単に接続されることができる。
次に、高抵抗Rsを介してスキャン線L HI+L$2
. ・・・、Ls、、に、第2図に示すような電圧パ
ルスPS (PS +、PA 2. ・・・。
. ・・・、Ls、、に、第2図に示すような電圧パ
ルスPS (PS +、PA 2. ・・・。
Ps、@)を1個ずつそれぞれ印加する。これらの電圧
パルスPs (P1+、Psz、 ・・・。
パルスPs (P1+、Psz、 ・・・。
p、、、)は、電圧値■5を持ち1周期Tで繰り返し印
加されている。一方、高抵抗R8を介してデータ線り。
加されている。一方、高抵抗R8を介してデータ線り。
l + L o 2 + ・・・L o nにも同
様に。
様に。
電圧値V。の電圧パルスP0 (Po+、P02゜・・
・Pon)を、電圧パルスPsと同期させながら1周期
Tで繰り返し印加する。
・Pon)を、電圧パルスPsと同期させながら1周期
Tで繰り返し印加する。
データ線L0とスキャン線Lsとの各交点には容量性素
子が存在するので、上記の電圧パルスPs、Poが順次
印加されると、上記各交点を介して、データ線側の端子
A (AI、A2. ・・・。
子が存在するので、上記の電圧パルスPs、Poが順次
印加されると、上記各交点を介して、データ線側の端子
A (AI、A2. ・・・。
An)およびスキャン線側の端子B (Bl、B2゜・
・・、B、)のそれぞれに、微分波形を持った時系列の
電圧パルス列が現れる。例えば、端子B1に現れる電圧
パルス列を第3図に示す。同図に示された。個の電圧パ
ルスは、それぞれデータ線り。+ + L D 21
・・・r L D nに印加された電圧パルスP
。1lPO21・・・Ponによって生じたものであり
、これらと一対一に対応している。なお、同図の中で第
1番目の電圧パルスだけは、高抵抗R1+を介して印加
された電圧パルスP1+と重畳している。
・・、B、)のそれぞれに、微分波形を持った時系列の
電圧パルス列が現れる。例えば、端子B1に現れる電圧
パルス列を第3図に示す。同図に示された。個の電圧パ
ルスは、それぞれデータ線り。+ + L D 21
・・・r L D nに印加された電圧パルスP
。1lPO21・・・Ponによって生じたものであり
、これらと一対一に対応している。なお、同図の中で第
1番目の電圧パルスだけは、高抵抗R1+を介して印加
された電圧パルスP1+と重畳している。
第3図に示した電圧パルス列は、スキャン線LSIと各
データ線L□ l+ Lo 2+ ” ・+L01
.との間に短絡箇所が存在しない場合であるが2次に短
絡箇所が存在する場合について説明する。第4図に2例
えばデータ線LoK (1≦に≦n)とスキャン線LiJ(1≦!≦m)との
間に短絡箇所が存在する場合の等価回路を示す。この場
合、高抵抗Rsl、RoK間には、容量の代わりに短絡
抵抗r (< Rsβ、RoK)が接続されたことにな
る。ここで、(1)電圧パルスPslと電圧パルスPo
Kとが同タイミングで印加された場合と、(ii)異な
るタイミングで印加された場合とで、端子Bβに現れる
電圧Vについて説明する。
データ線L□ l+ Lo 2+ ” ・+L01
.との間に短絡箇所が存在しない場合であるが2次に短
絡箇所が存在する場合について説明する。第4図に2例
えばデータ線LoK (1≦に≦n)とスキャン線LiJ(1≦!≦m)との
間に短絡箇所が存在する場合の等価回路を示す。この場
合、高抵抗Rsl、RoK間には、容量の代わりに短絡
抵抗r (< Rsβ、RoK)が接続されたことにな
る。ここで、(1)電圧パルスPslと電圧パルスPo
Kとが同タイミングで印加された場合と、(ii)異な
るタイミングで印加された場合とで、端子Bβに現れる
電圧Vについて説明する。
上記(i)の場合の電圧■は、第4図から以下の式%式
% の電圧が現れる。なお、V、=VoとするとV=V、と
なってしまい、短絡が無い場合と区別がつかないので、
■s〜Voとする必要がある。
% の電圧が現れる。なお、V、=VoとするとV=V、と
なってしまい、短絡が無い場合と区別がつかないので、
■s〜Voとする必要がある。
上記(ii)の場合の電圧Vは、R,f=R0に()r
)のとき、上記式■においてVs=Oとすればよ(。
)のとき、上記式■においてVs=Oとすればよ(。
V=−Vo/2 ・・・・・■とな
る。
る。
ここで9例えばスキャン線L1+とデータ線り、aとが
短絡している場合の端子B)における観測波形を第5図
に示す。同図において、第5番目の電圧パルスまでは第
3図と同様に小さな微分波形が現れるが、第6番目の電
圧パルスは上記式■に従いV=−V、/2の方形波とな
る。同図のような電圧パルス列を例えばオシロスコープ
等に表示すれば、スキャン線L1+において、第6番目
のデータ線L(、aとの間に短絡箇所が存在することが
一目瞭然となる。同様にして、端子B2〜B、に現れる
電圧パルス列の波形を順次観測し。
短絡している場合の端子B)における観測波形を第5図
に示す。同図において、第5番目の電圧パルスまでは第
3図と同様に小さな微分波形が現れるが、第6番目の電
圧パルスは上記式■に従いV=−V、/2の方形波とな
る。同図のような電圧パルス列を例えばオシロスコープ
等に表示すれば、スキャン線L1+において、第6番目
のデータ線L(、aとの間に短絡箇所が存在することが
一目瞭然となる。同様にして、端子B2〜B、に現れる
電圧パルス列の波形を順次観測し。
上述したような異常波形を発見することにより。
マトリクス基板1の全体にわたって短絡箇所の検査を行
うことができる。なお、端子Bl、B2゜・・・B1の
代わりに端子AI、A?、 ・・・・八〇に現れる電
圧パルス列の波形を観測しても。
うことができる。なお、端子Bl、B2゜・・・B1の
代わりに端子AI、A?、 ・・・・八〇に現れる電
圧パルス列の波形を観測しても。
同様のことが言える。
次に、上述したように人の目で電圧パルス列を観測する
代わりに、これを回路的に処理できるようにした9本発
明に係る短絡位置検出装置のブロック図を第6図に示す
。
代わりに、これを回路的に処理できるようにした9本発
明に係る短絡位置検出装置のブロック図を第6図に示す
。
同図において、比較回路2の一方の入力端子(+)には
、所定の基準電圧として例えば電圧■8が入力し、他方
の入力端子(−)には第1図に示した端子Bl、B2.
・・・BImのいずれかからの電圧パルス列がイン
ピーダンス変換回路3を介して入力している。インピー
ダンス変換回路3は2例えば第5図に示した短絡による
電圧値(−V。/2)を基準の電圧■8よりも大きな値
となるように、入力電圧を変換して出力するものである
。比較回路2は、基準の電圧Vsとインピーダンス変換
回路3の出力値とを比較し、この出力値が電圧■5より
も大きくなった場合に信号を出力する。すなわち、第5
図に示したような短絡による異常な電圧パルスが発生し
たときのみ、比較回路2が信号を出力する。
、所定の基準電圧として例えば電圧■8が入力し、他方
の入力端子(−)には第1図に示した端子Bl、B2.
・・・BImのいずれかからの電圧パルス列がイン
ピーダンス変換回路3を介して入力している。インピー
ダンス変換回路3は2例えば第5図に示した短絡による
電圧値(−V。/2)を基準の電圧■8よりも大きな値
となるように、入力電圧を変換して出力するものである
。比較回路2は、基準の電圧Vsとインピーダンス変換
回路3の出力値とを比較し、この出力値が電圧■5より
も大きくなった場合に信号を出力する。すなわち、第5
図に示したような短絡による異常な電圧パルスが発生し
たときのみ、比較回路2が信号を出力する。
カウンタ4には、第1番目のデータ線り。1に印加され
る電圧パルスPO+と、比較回路2からの出力信号と、
データ線L □ l + L 02 、 ・・・。
る電圧パルスPO+と、比較回路2からの出力信号と、
データ線L □ l + L 02 、 ・・・。
L Q nに印加された電圧パルスP。I+ P 0
21・・・ p onとが入力している。カウンタ4は
。
21・・・ p onとが入力している。カウンタ4は
。
この電圧パルスPDlr P02+ ” ・+
pDnのカウントを、電圧パルスP。Iの入力で開始し
。
pDnのカウントを、電圧パルスP。Iの入力で開始し
。
比較回路2の出力信号の入力で停止する。すなわち、カ
ウンタ4でカウントされる数は、短&@箇所までのデー
タ線L0の数であり、第5図の場合はカウント数は“6
″となる。表示装置5は、このカウンタ4のカウント数
を表示する。この表示を見ることにより、短絡位置が一
目瞭然となる。更にここでは、このカウント数に基づき
、短絡箇所修正装置6が短絡の修正を行うようになされ
ている。
ウンタ4でカウントされる数は、短&@箇所までのデー
タ線L0の数であり、第5図の場合はカウント数は“6
″となる。表示装置5は、このカウンタ4のカウント数
を表示する。この表示を見ることにより、短絡位置が一
目瞭然となる。更にここでは、このカウント数に基づき
、短絡箇所修正装置6が短絡の修正を行うようになされ
ている。
なお9本装置においては、インピーダンス変換回路3に
端子AI、A2. ・・・、Anからの電圧パルス列
を入力させ、かつカウンタ4でスキャン線Ll l+
L+s 2+ ” ’+ Ls r*に印加され
た電圧パルスPs1.Pa2. ・・・Pg、、の数
をカウントするようにしても、同様に短絡位置を検出す
ることができる。
端子AI、A2. ・・・、Anからの電圧パルス列
を入力させ、かつカウンタ4でスキャン線Ll l+
L+s 2+ ” ’+ Ls r*に印加され
た電圧パルスPs1.Pa2. ・・・Pg、、の数
をカウントするようにしても、同様に短絡位置を検出す
ることができる。
以上説明したように本発明によれば、スキャン線とデー
タ線のいずれか一方の側の端子に現れる電圧パルス列を
観測するだけでよいので、短絡箇所の検出をより簡便に
行うことができ、かつ検出に要する時間の短縮化をも図
ることができる。
タ線のいずれか一方の側の端子に現れる電圧パルス列を
観測するだけでよいので、短絡箇所の検出をより簡便に
行うことができ、かつ検出に要する時間の短縮化をも図
ることができる。
第1図は本発明に係る短絡欠陥検査方法の一実施例を通
用するためのmxnマトリクス基板にそれぞれ高抵抗を
接続した状態を示す図。 第2図は上記高抵抗を介して印加する電圧パルスの波形
図。 第3図は短絡箇所が存在しない場合に第1図に示された
スキャン線の一端子で観測される電圧パルス列の波形図
。 第4図は任意のデータ線とスキャン線との間に短絡箇所
が存在する場合の等価回路を示す回路図。 第5図は短絡箇所が存在する場合に第1図に示されたス
キャン線の一端子で観測される電圧パルス列の波形図9 第6図は本発明に係る短絡位置検出装置の一実施例を示
すブロック図である。 1・・・マトリクス基板。 2・・・比較回路。 3・・・インピーダンス変換回路。 4・・・カウンタ。 5・・・表示装置。 L、s (Ls 1. ・・+、 Ls −)・
・・スキャン線8 L(、(Lot、 ・・・、LI)n)・・・データ
線。 R,(Rs 1. ・ ・ ・、 R8、)。 Ro (Ro J、 ・ ・ ・、 RI)n)・・・
高抵抗。 A(A+、 ・・・、An)。 B(B+、 ・・・、B1) ・・・端子。 Ps (Psl、・・・B6.)。 Po (Pol、・・・Pon) ・・・電圧パルス。 第1図 魯 I 第2図 第3図 第4図 第5図
用するためのmxnマトリクス基板にそれぞれ高抵抗を
接続した状態を示す図。 第2図は上記高抵抗を介して印加する電圧パルスの波形
図。 第3図は短絡箇所が存在しない場合に第1図に示された
スキャン線の一端子で観測される電圧パルス列の波形図
。 第4図は任意のデータ線とスキャン線との間に短絡箇所
が存在する場合の等価回路を示す回路図。 第5図は短絡箇所が存在する場合に第1図に示されたス
キャン線の一端子で観測される電圧パルス列の波形図9 第6図は本発明に係る短絡位置検出装置の一実施例を示
すブロック図である。 1・・・マトリクス基板。 2・・・比較回路。 3・・・インピーダンス変換回路。 4・・・カウンタ。 5・・・表示装置。 L、s (Ls 1. ・・+、 Ls −)・
・・スキャン線8 L(、(Lot、 ・・・、LI)n)・・・データ
線。 R,(Rs 1. ・ ・ ・、 R8、)。 Ro (Ro J、 ・ ・ ・、 RI)n)・・・
高抵抗。 A(A+、 ・・・、An)。 B(B+、 ・・・、B1) ・・・端子。 Ps (Psl、・・・B6.)。 Po (Pol、・・・Pon) ・・・電圧パルス。 第1図 魯 I 第2図 第3図 第4図 第5図
Claims (2)
- (1)各データ線と各スキャン線との交点に容量性素子
を備えたマトリクス基板の前記交点における短絡欠陥を
検査する短絡欠陥検査方法において、前記各データ線お
よび前記各スキャン線の一端にそれぞれ高抵抗を接続し
、 該高抵抗を介して前記各データ線及び前記各スキャン線
に電圧パルスを1個づつ順次印加し、該電圧パルスによ
って前記交点を介して前記各データ線または前記各スキ
ャン線に順次発生する電圧パルス列を観測し、 該電圧パルス列のうち異常な電圧パルスの位置を知るこ
とにより、前記短絡欠陥を検出することを特徴とするマ
トリクス基板の短絡欠陥検査方法。 - (2)各データ線と各スキャン線との交点に容量性素子
を備えたマトリクス基板において、前記各データ線また
は前記各スキャン線に接続された各高抵抗を介して電圧
パルスを1個づつ順次印加し、該電圧パルスによって前
記交点を介して前記各スキャン線または前記各データ線
に順次発生する電圧パルス列を観測することにより、前
記各交点の中で短絡した箇所の位置を検出する短絡位置
検出装置であって、 前記電圧パルス列の各電圧値と所定の基準値とを比較し
、該電圧値が該基準値よりも大きな場合に信号を出力す
る比較手段と、 前記各高抵抗を介して印加される前記電圧パルス数のカ
ウントを、前記電圧パルス中の所定番目の電圧パルスに
よって開始し、前記比較手段からの前記信号の出力によ
って停止するカウント手段と、 該カウント手段によるカウント数を表示する表示手段と
を具備したことを特徴とする短絡位置検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60182297A JPH0680433B2 (ja) | 1985-08-20 | 1985-08-20 | マトリクス基板の短絡欠陥検査方法およびそれに使用する短絡位置検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60182297A JPH0680433B2 (ja) | 1985-08-20 | 1985-08-20 | マトリクス基板の短絡欠陥検査方法およびそれに使用する短絡位置検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6242069A true JPS6242069A (ja) | 1987-02-24 |
JPH0680433B2 JPH0680433B2 (ja) | 1994-10-12 |
Family
ID=16115819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60182297A Expired - Lifetime JPH0680433B2 (ja) | 1985-08-20 | 1985-08-20 | マトリクス基板の短絡欠陥検査方法およびそれに使用する短絡位置検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0680433B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011121862A1 (ja) * | 2010-03-29 | 2011-10-06 | 株式会社アイテス | 静電容量式タッチパネルの検査装置、及び検査方法 |
-
1985
- 1985-08-20 JP JP60182297A patent/JPH0680433B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011121862A1 (ja) * | 2010-03-29 | 2011-10-06 | 株式会社アイテス | 静電容量式タッチパネルの検査装置、及び検査方法 |
JP4889833B2 (ja) * | 2010-03-29 | 2012-03-07 | 株式会社アイテス | 静電容量式タッチパネルの検査装置、及び検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0680433B2 (ja) | 1994-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262589B1 (en) | TFT array inspection method and device | |
TW482924B (en) | A semiconductor test circuit and a method of testing a semiconductor circuit | |
EP3265754B1 (de) | Messbrückenanordnung mit verbesserter fehlererkennung | |
KR101587291B1 (ko) | 액정 스크린에서 이미지 결함을 검출하는 집적 방법 | |
IE914092A1 (en) | Method and apparatus for testing lcd panel array | |
CN103513477A (zh) | 液晶显示器及其检测方法 | |
DE10100569A1 (de) | Treiberschaltung für Anzeigevorrichtung | |
KR20060044426A (ko) | Tft 어레이 시험 방법 | |
CN106200181A (zh) | 一种液晶显示面板测试线路及液晶显示面板 | |
JP3724692B2 (ja) | 液晶表示装置及びその検査方法 | |
JPS6242069A (ja) | マトリクス基板の短絡欠陥検査方法およびそれに使用する短絡位置検出装置 | |
CN109493776A (zh) | 一种显示面板测试治具及其测试方法 | |
JP3131585B2 (ja) | 半導体検査回路および半導体回路の検査方法 | |
JP3268102B2 (ja) | アレイ基板 | |
KR0166624B1 (ko) | 플리커성분 측정장치 | |
JPH0659283A (ja) | Tft−lcdの検査方法及びその装置 | |
KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
US10698531B2 (en) | Inspection device and inspection method | |
CN216671168U (zh) | 显示面板及其检测装置 | |
JP3309083B2 (ja) | 画素容量検査装置 | |
JP3266502B2 (ja) | 液晶表示装置の検査方法 | |
JP3272331B2 (ja) | リーク補正機能を有する画素容量検査装置 | |
JPH086047A (ja) | アクティブマトリクス基板の検査方法 | |
JPH04288588A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3121038B2 (ja) | Lcd基板上のtft画素の検査方法及び検査装置 |