JPS6242069A - Method for detecting short-circuit defect on matrix substrate and short-position detector applied to said method - Google Patents

Method for detecting short-circuit defect on matrix substrate and short-position detector applied to said method

Info

Publication number
JPS6242069A
JPS6242069A JP60182297A JP18229785A JPS6242069A JP S6242069 A JPS6242069 A JP S6242069A JP 60182297 A JP60182297 A JP 60182297A JP 18229785 A JP18229785 A JP 18229785A JP S6242069 A JPS6242069 A JP S6242069A
Authority
JP
Japan
Prior art keywords
short
voltage pulse
voltage
circuit
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60182297A
Other languages
Japanese (ja)
Other versions
JPH0680433B2 (en
Inventor
Satoru Kawai
悟 川井
Yasuhiro Nasu
安宏 那須
Tomotaka Matsumoto
友孝 松本
Kenichi Oki
沖 賢一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60182297A priority Critical patent/JPH0680433B2/en
Publication of JPS6242069A publication Critical patent/JPS6242069A/en
Publication of JPH0680433B2 publication Critical patent/JPH0680433B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

PURPOSE:To simplify the detection of a short-circuit place and to shorten the detecting time by observing a voltage pulse string appearing on either the terminal of a scan line or that of a data line. CONSTITUTION:The voltage pulse string from either one of the terminals B1-Bm at the scan line side and a voltage VS are inputted to a comparator circuit 2 through an impedance converting circuit 3. If the string is larger than the voltage VS, a signal showing the occurrence of an abnormal pulse due to short- circuit is transmitted. A counter 4 starts its counting of a voltage pulse PDi at the data line side by the input of the pulse PD1, and stops the counting by the input of a comparison output signal. Accordingly the number of data lines up to the short-circuit place is displayed, and a display device 5 displays the count number. As a result, the short-circuit place can be immediately recognized and a corrector corrects the short-circuit based on the count number.

Description

【発明の詳細な説明】 〔発明の概要〕 本発明は、マトリクス基板を構成するデータ線とスキャ
ン線との各交点における短絡欠陥を検査するものであっ
て2各データ線と各スキャン線の一方から順次印加され
た電圧パルスは上記の各交点を介して他方に微分波形の
電圧パルス列として現れることを利用し、この電圧パル
ス列を観測することにより、短絡箇所を簡便かつ迅速に
発見できるようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION [Summary of the Invention] The present invention is for inspecting short-circuit defects at each intersection of a data line and a scan line constituting a matrix substrate. By utilizing the fact that the voltage pulses sequentially applied from the 1st to 1st appear on the other side as a voltage pulse train with a differential waveform through each of the above intersections, by observing this voltage pulse train, short circuits can be easily and quickly discovered. It is something.

〔産業上の利用分野〕[Industrial application field]

本発明は、EL、ECDあるいはLCD等の駆動に用い
るマトリクス基板の短絡欠陥検査方法。
The present invention is a method for inspecting short circuit defects in matrix substrates used for driving EL, ECD, LCD, etc.

およびそれに使用する短絡位置検出装置に関する。and a short circuit position detection device used therein.

〔従来技術〕[Prior art]

一般に、上記マトリクス基板では、各データ線と各スキ
ャン線とめ交点に容量性素子を備えているが、製造時等
にこの交点においてデータ線とスキャン線とが短絡して
しまう場合がある。その短絡欠陥の検査として、従来で
は、データ線あるいはスキャン線の任意の一本を選択し
、その一本を基準線として他方の線群を順次テスタある
いはプローバ等で全数チェックし、このチェックが済ん
だら上記基準線を次に移動させて上記と同様に全数チェ
ックするという繰り返しの操作により、短絡箇所の検出
を行っていた。
Generally, the above-mentioned matrix substrate is provided with a capacitive element at the intersecting point of each data line and each scan line, but the data line and the scan line may be short-circuited at this intersecting point during manufacturing or the like. Conventionally, to inspect for short-circuit defects, any one of the data lines or scan lines is selected, and the other line group is sequentially checked using a tester or prober, using that one as a reference line, and this check is completed. Short-circuit locations were detected by repeatedly moving the reference line to the next location and checking all the samples in the same way as above.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来の検査では、データ線およびスキャン線の総数
だけテスクあるいはプローバ等を移動させなければなら
ず、マトリクス基板全体を検査するには非常に多くの手
間と時間を要した。更に。
In the above-mentioned conventional inspection, it was necessary to move the test or the prober by the total number of data lines and scan lines, and it took a great deal of effort and time to inspect the entire matrix board. Furthermore.

マトリクス基板の集積容量の増加に伴い、この検査に要
する時間が増加するという問題もあった。
There is also a problem in that the time required for this inspection increases as the integrated capacity of the matrix substrate increases.

本発明は上記従来の問題点に鑑み、短絡箇所の検出をよ
り簡便に行うことができ、かつ検出時間の短縮化を図っ
たマトリクス基板の短絡欠陥検査方法およびそれに使用
する短絡位置検出装置を堤供することを目的とする。
In view of the above-mentioned conventional problems, the present invention provides a short-circuit defect inspection method for a matrix substrate, which enables short-circuit locations to be detected more easily and shortens the detection time, and a short-circuit position detection device used therein. The purpose is to provide

〔問題を解決するための手段〕[Means to solve the problem]

本発明に係るマl−IJクス基板の短絡欠陥検出方法は
、各データ線および各スキャン線の一端にそれぞれ高抵
抗を接続し、この高抵抗を介して各データ線および各ス
キャン線のそれぞれに電圧パルスを一個づつ順次印加し
、この電圧パルスによって各データ線または各スキャン
線にこれらの交点を介して順次発生する電圧パルス列を
観測し、この電圧パルス列のうち異常な電圧パルスの位
置を知ることにより、短絡欠陥箇所を検出することを特
徴とする。
In the method for detecting short circuit defects in a multiplex IJ board according to the present invention, a high resistance is connected to one end of each data line and each scan line, and each data line and each scan line are connected to each other through the high resistance. Sequentially apply voltage pulses one by one, observe the voltage pulse train that is generated sequentially to each data line or each scan line via these intersection points, and find the position of an abnormal voltage pulse in this voltage pulse train. It is characterized by detecting short-circuit defect points.

また9本発明に係る短絡位置検出装置は、上記電圧パル
ス列の各電圧値と所定の基準値とを比較し、その電圧値
がその基準値よりも大きな場合に信号を出力する比較手
段と、上記各高抵抗を介して印加される上記電圧パルス
数のカウントを、上記電圧パルス中の所定呑口の電圧パ
ルスによって開始し、上記比較手段からの信号の出力に
よって停止するカウント手段と、このカウント手段によ
るカウント数を表示する表示手段とを具備し、この表示
数により短絡欠陥の位置を知るようにしたことを特徴と
する。
Further, the short circuit position detection device according to the present invention includes a comparison means for comparing each voltage value of the voltage pulse train with a predetermined reference value and outputting a signal when the voltage value is larger than the reference value; a counting means that starts counting the number of voltage pulses applied through each high resistance by a voltage pulse of a predetermined spout among the voltage pulses and stops counting by the output of a signal from the comparison means; The present invention is characterized in that it comprises a display means for displaying a count number, and the position of the short-circuit defect can be known from the displayed number.

〔作  用〕[For production]

高抵抗の接続されたデータ線またはスキャン線のそれぞ
れに、この高抵抗を介して電圧パルスを順次印加すると
、データ線とスキャン線との交点に存在する容量性素子
を介して、その容量により他方のスキャン線またはデー
タ線のそれぞれに微分波形を持った時系列の電圧パルス
列が現れる。
When a voltage pulse is sequentially applied to each connected data line or scan line of high resistance through this high resistance, the capacitive element present at the intersection of the data line and the scan line A time-series voltage pulse train with a differential waveform appears on each of the scan lines or data lines.

この電圧パルス列の中の各電圧パルスは、上記高抵抗を
介して電圧パルスの印加された各データ線または各スキ
ャン線と一対一に対応している。もし、これらの各デー
タ線または各スキャン線と。
Each voltage pulse in this voltage pulse train has a one-to-one correspondence with each data line or each scan line to which a voltage pulse is applied via the high resistance. If each of these data lines or each scan line.

これらと交わるスキャン線またはデータ線との間に短絡
箇所が存在すると、その部分には上記の容量の代わりに
短絡抵抗が生じ、上記の高抵抗およびこの短絡抵抗で分
割された電圧が現れる。従って、短絡箇所が存在する場
合は、上記の時系列の一連の電圧パルス列の中に微分波
形とは異なる波形が現れることになり、この波形が電圧
パルス列のどの位置にあるかを観測することにより、短
絡箇所を検出できる。
If a short circuit exists between the scan line or the data line that intersects with these, a short circuit resistance is generated in place of the above-mentioned capacitance at that part, and the above-mentioned high resistance and a voltage divided by this short-circuit resistance appear. Therefore, if a short circuit exists, a waveform different from the differential waveform will appear in the above time-series voltage pulse train, and by observing the position of this waveform in the voltage pulse train, , short circuits can be detected.

本発明に係る短絡位置検出装置では、上記の電圧パルス
列の中に異常波形が現れるまでの電圧、eルスの数をカ
ウント手段でカウントし、このカウント数を表示手段で
表示することにより、上記の異常波形がスキャン線とデ
ータ線とのどの交点に対応するかを知ることができる。
In the short-circuit position detection device according to the present invention, the counting means counts the number of voltages and e pulses until an abnormal waveform appears in the voltage pulse train, and the display means displays this count. It is possible to know which intersection of the scan line and the data line the abnormal waveform corresponds to.

すなわち、その対応する交点が、検出すべき短絡位置で
ある。
That is, the corresponding intersection is the short circuit position to be detected.

〔発明の実施例〕[Embodiments of the invention]

以下1本発明の実施例について2図面を参照しながら説
明する。
An embodiment of the present invention will be described below with reference to two drawings.

第1図〜第5図は1本発明に係る短絡欠陥検査方法の一
実施例を説明するための図である。ここでは、第1図に
示すように1m本のスキャン線り、 (Lx 1. L
s 2.  ・・+、 Ls、、l)と。本のデータ線
り、(LDl、L、2.  ・・・。
1 to 5 are diagrams for explaining an embodiment of the short circuit defect inspection method according to the present invention. Here, as shown in Figure 1, 1m scanning lines, (Lx 1.L
s2. ...+, Ls,,l). Book data line (LDl, L, 2....

Lon)とから構成されるマトリクス基板1に本実施例
を通用する。
This embodiment can be applied to the matrix substrate 1 made up of (Lon).

まず、スキャン線Lsおよびデータ線L0のそれぞれの
一端に、IMΩ程度の高抵抗R6(R,+、R,2,・
・+、R,s、)、R。
First, a high resistance R6 (R, +, R,2, ·
・+, R, s, ), R.

(R0+、Ro 2.  ・・・、RI)n)を接続す
る。
(R0+, Ro 2. . . . , RI) n).

なお、これらの高抵抗Rs、R0は1例えばひとつのプ
リント基板(不図示)上の所定位置に実装されており、
ゴム導電体(インターコネクタ)等を用いることによっ
て、マトリクス基板1中のスキャン線L8およびデータ
線L0に簡単に接続されることができる。
Note that these high resistances Rs and R0 are mounted at predetermined positions on one printed circuit board (not shown), for example.
By using a rubber conductor (interconnector) or the like, it can be easily connected to the scan line L8 and data line L0 in the matrix substrate 1.

次に、高抵抗Rsを介してスキャン線L HI+L$2
.  ・・・、Ls、、に、第2図に示すような電圧パ
ルスPS (PS +、PA 2.  ・・・。
Next, the scan line L HI + L$2 is connected via the high resistance Rs.
.. . . , Ls, . . . , a voltage pulse PS (PS +, PA 2. . . . as shown in FIG. 2) is applied.

Ps、@)を1個ずつそれぞれ印加する。これらの電圧
パルスPs  (P1+、Psz、  ・・・。
Ps, @) are applied one by one. These voltage pulses Ps (P1+, Psz, . . .

p、、、)は、電圧値■5を持ち1周期Tで繰り返し印
加されている。一方、高抵抗R8を介してデータ線り。
p, , , ) has a voltage value of 5 and is repeatedly applied in one period T. On the other hand, the data line is connected via high resistance R8.

l +  L o 2 +  ・・・L o nにも同
様に。
l + L o 2 + ... Similarly for L o n.

電圧値V。の電圧パルスP0 (Po+、P02゜・・
・Pon)を、電圧パルスPsと同期させながら1周期
Tで繰り返し印加する。
Voltage value V. Voltage pulse P0 (Po+, P02゜...
・Pon) is repeatedly applied in one cycle T while synchronizing with the voltage pulse Ps.

データ線L0とスキャン線Lsとの各交点には容量性素
子が存在するので、上記の電圧パルスPs、Poが順次
印加されると、上記各交点を介して、データ線側の端子
A (AI、A2.  ・・・。
Since a capacitive element exists at each intersection between the data line L0 and the scan line Ls, when the voltage pulses Ps and Po mentioned above are sequentially applied, the data line side terminal A (AI ,A2....

An)およびスキャン線側の端子B (Bl、B2゜・
・・、B、)のそれぞれに、微分波形を持った時系列の
電圧パルス列が現れる。例えば、端子B1に現れる電圧
パルス列を第3図に示す。同図に示された。個の電圧パ
ルスは、それぞれデータ線り。+ +  L D 21
  ・・・r  L D nに印加された電圧パルスP
。1lPO21・・・Ponによって生じたものであり
、これらと一対一に対応している。なお、同図の中で第
1番目の電圧パルスだけは、高抵抗R1+を介して印加
された電圧パルスP1+と重畳している。
An) and scan line side terminal B (Bl, B2°・
..., B, ), a time-series voltage pulse train with a differential waveform appears. For example, a voltage pulse train appearing at terminal B1 is shown in FIG. Shown in the same figure. Each voltage pulse is a data line. + +LD 21
...r Voltage pulse P applied to L D n
. 1lPO21... is generated by Pon, and has a one-to-one correspondence with these. Note that in the figure, only the first voltage pulse is superimposed on the voltage pulse P1+ applied via the high resistance R1+.

第3図に示した電圧パルス列は、スキャン線LSIと各
データ線L□ l+  Lo 2+  ” ・+L01
.との間に短絡箇所が存在しない場合であるが2次に短
絡箇所が存在する場合について説明する。第4図に2例
えばデータ線LoK (1≦に≦n)とスキャン線LiJ(1≦!≦m)との
間に短絡箇所が存在する場合の等価回路を示す。この場
合、高抵抗Rsl、RoK間には、容量の代わりに短絡
抵抗r (< Rsβ、RoK)が接続されたことにな
る。ここで、(1)電圧パルスPslと電圧パルスPo
Kとが同タイミングで印加された場合と、(ii)異な
るタイミングで印加された場合とで、端子Bβに現れる
電圧Vについて説明する。
The voltage pulse train shown in FIG.
.. A case will be described in which there is no short-circuit point between the two but there is a secondary short-circuit point. FIG. 4 shows an equivalent circuit in the case where a short circuit exists between, for example, the data line LoK (1≦≦n) and the scan line LiJ (1≦!≦m). In this case, a short-circuit resistance r (<Rsβ, RoK) is connected between the high resistance Rsl and RoK instead of a capacitor. Here, (1) voltage pulse Psl and voltage pulse Po
The voltage V appearing at the terminal Bβ will be described in the case where (ii) K is applied at the same timing and (ii) the case where it is applied at different timing.

上記(i)の場合の電圧■は、第4図から以下の式%式
% の電圧が現れる。なお、V、=VoとするとV=V、と
なってしまい、短絡が無い場合と区別がつかないので、
■s〜Voとする必要がある。
As for the voltage (■) in the case (i) above, a voltage expressed by the following formula % appears from FIG. Note that if V, = Vo, then V = V, and it is indistinguishable from the case where there is no short circuit.
■It is necessary to set it to s~Vo.

上記(ii)の場合の電圧Vは、R,f=R0に()r
)のとき、上記式■においてVs=Oとすればよ(。
The voltage V in case (ii) above is ()r
), set Vs=O in the above equation (2).

V=−Vo/2          ・・・・・■とな
る。
V=-Vo/2...■.

ここで9例えばスキャン線L1+とデータ線り、aとが
短絡している場合の端子B)における観測波形を第5図
に示す。同図において、第5番目の電圧パルスまでは第
3図と同様に小さな微分波形が現れるが、第6番目の電
圧パルスは上記式■に従いV=−V、/2の方形波とな
る。同図のような電圧パルス列を例えばオシロスコープ
等に表示すれば、スキャン線L1+において、第6番目
のデータ線L(、aとの間に短絡箇所が存在することが
一目瞭然となる。同様にして、端子B2〜B、に現れる
電圧パルス列の波形を順次観測し。
FIG. 5 shows the observed waveform at terminal B) when, for example, the scan line L1+ and the data line a are short-circuited. In the figure, a small differential waveform appears up to the fifth voltage pulse as in FIG. 3, but the sixth voltage pulse becomes a square wave of V=-V, /2 according to the above equation (2). If a voltage pulse train like the one shown in the figure is displayed on, for example, an oscilloscope, it becomes obvious that a short circuit exists between the scan line L1+ and the sixth data line L(, a.Similarly, Sequentially observe the waveform of the voltage pulse train appearing at terminals B2 to B.

上述したような異常波形を発見することにより。By discovering abnormal waveforms as described above.

マトリクス基板1の全体にわたって短絡箇所の検査を行
うことができる。なお、端子Bl、B2゜・・・B1の
代わりに端子AI、A?、  ・・・・八〇に現れる電
圧パルス列の波形を観測しても。
Short-circuit locations can be inspected over the entire matrix substrate 1. In addition, terminals AI, A? instead of terminals Bl, B2゜...B1. , ... Even if you observe the waveform of the voltage pulse train that appears at 80.

同様のことが言える。The same thing can be said.

次に、上述したように人の目で電圧パルス列を観測する
代わりに、これを回路的に処理できるようにした9本発
明に係る短絡位置検出装置のブロック図を第6図に示す
Next, FIG. 6 shows a block diagram of a short-circuit position detecting device according to the present invention, which can process the voltage pulse train using a circuit instead of observing the voltage pulse train with the human eye as described above.

同図において、比較回路2の一方の入力端子(+)には
、所定の基準電圧として例えば電圧■8が入力し、他方
の入力端子(−)には第1図に示した端子Bl、B2.
  ・・・BImのいずれかからの電圧パルス列がイン
ピーダンス変換回路3を介して入力している。インピー
ダンス変換回路3は2例えば第5図に示した短絡による
電圧値(−V。/2)を基準の電圧■8よりも大きな値
となるように、入力電圧を変換して出力するものである
。比較回路2は、基準の電圧Vsとインピーダンス変換
回路3の出力値とを比較し、この出力値が電圧■5より
も大きくなった場合に信号を出力する。すなわち、第5
図に示したような短絡による異常な電圧パルスが発生し
たときのみ、比較回路2が信号を出力する。
In the figure, one input terminal (+) of the comparator circuit 2 is inputted with a voltage ■8 as a predetermined reference voltage, and the other input terminal (-) is connected to the terminals Bl and B2 shown in FIG. ..
... A voltage pulse train from either BIm is input via the impedance conversion circuit 3. The impedance conversion circuit 3 converts the input voltage and outputs it so that the voltage value (-V./2) due to a short circuit shown in FIG. 5 becomes a value larger than the reference voltage ■8. . The comparison circuit 2 compares the reference voltage Vs with the output value of the impedance conversion circuit 3, and outputs a signal when this output value becomes larger than the voltage 5. That is, the fifth
Comparator circuit 2 outputs a signal only when an abnormal voltage pulse occurs due to a short circuit as shown in the figure.

カウンタ4には、第1番目のデータ線り。1に印加され
る電圧パルスPO+と、比較回路2からの出力信号と、
データ線L □ l +  L 02 、  ・・・。
The counter 4 receives the first data line. 1, the output signal from the comparator circuit 2,
Data line L□l+L02,...

L Q nに印加された電圧パルスP。I+  P 0
21・・・ p onとが入力している。カウンタ4は
Voltage pulse P applied to L Q n. I+P0
21... p on is input. Counter 4 is.

この電圧パルスPDlr  P02+  ” ・+  
pDnのカウントを、電圧パルスP。Iの入力で開始し
This voltage pulse PDlr P02+ ” ・+
The voltage pulse P counts pDn. Start by inputting I.

比較回路2の出力信号の入力で停止する。すなわち、カ
ウンタ4でカウントされる数は、短&@箇所までのデー
タ線L0の数であり、第5図の場合はカウント数は“6
″となる。表示装置5は、このカウンタ4のカウント数
を表示する。この表示を見ることにより、短絡位置が一
目瞭然となる。更にここでは、このカウント数に基づき
、短絡箇所修正装置6が短絡の修正を行うようになされ
ている。
It stops when the output signal of comparator circuit 2 is input. That is, the number counted by the counter 4 is the number of data lines L0 up to the short &@ location, and in the case of FIG. 5, the counted number is "6".
''.The display device 5 displays the count number of the counter 4. By looking at this display, the short circuit position can be seen at a glance.Furthermore, based on this count number, the short circuit correction device 6 detects the short circuit. Corrections have been made.

なお9本装置においては、インピーダンス変換回路3に
端子AI、A2.  ・・・、Anからの電圧パルス列
を入力させ、かつカウンタ4でスキャン線Ll l+ 
 L+s 2+  ” ’+  Ls r*に印加され
た電圧パルスPs1.Pa2.  ・・・Pg、、の数
をカウントするようにしても、同様に短絡位置を検出す
ることができる。
In this device, the impedance conversion circuit 3 has terminals AI, A2 . . . . inputs the voltage pulse train from An, and scans the scan line Ll l+ with the counter 4.
Even if the number of voltage pulses Ps1.Pa2. . . . Pg applied to L+s 2+ ” '+ Ls r* is counted, the short circuit position can be detected in the same way.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、スキャン線とデー
タ線のいずれか一方の側の端子に現れる電圧パルス列を
観測するだけでよいので、短絡箇所の検出をより簡便に
行うことができ、かつ検出に要する時間の短縮化をも図
ることができる。
As explained above, according to the present invention, it is only necessary to observe the voltage pulse train appearing at the terminal on either the scan line or the data line, so short circuits can be detected more easily. It is also possible to shorten the time required for detection.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る短絡欠陥検査方法の一実施例を通
用するためのmxnマトリクス基板にそれぞれ高抵抗を
接続した状態を示す図。 第2図は上記高抵抗を介して印加する電圧パルスの波形
図。 第3図は短絡箇所が存在しない場合に第1図に示された
スキャン線の一端子で観測される電圧パルス列の波形図
。 第4図は任意のデータ線とスキャン線との間に短絡箇所
が存在する場合の等価回路を示す回路図。 第5図は短絡箇所が存在する場合に第1図に示されたス
キャン線の一端子で観測される電圧パルス列の波形図9 第6図は本発明に係る短絡位置検出装置の一実施例を示
すブロック図である。 1・・・マトリクス基板。 2・・・比較回路。 3・・・インピーダンス変換回路。 4・・・カウンタ。 5・・・表示装置。 L、s  (Ls 1.  ・・+、  Ls −)・
・・スキャン線8 L(、(Lot、  ・・・、LI)n)・・・データ
線。 R,(Rs 1. ・ ・ ・、 R8、)。 Ro (Ro J、 ・ ・ ・、 RI)n)・・・
高抵抗。 A(A+、  ・・・、An)。 B(B+、  ・・・、B1) ・・・端子。 Ps (Psl、・・・B6.)。 Po (Pol、・・・Pon) ・・・電圧パルス。 第1図 魯 I 第2図 第3図 第4図 第5図
FIG. 1 is a diagram showing a state in which high resistances are respectively connected to an mxn matrix substrate for use in an embodiment of the short circuit defect inspection method according to the present invention. FIG. 2 is a waveform diagram of voltage pulses applied through the high resistance. FIG. 3 is a waveform diagram of a voltage pulse train observed at one terminal of the scan line shown in FIG. 1 when there is no short circuit. FIG. 4 is a circuit diagram showing an equivalent circuit when a short circuit exists between an arbitrary data line and a scan line. FIG. 5 is a waveform diagram of a voltage pulse train observed at one terminal of the scan line shown in FIG. 1 when a short circuit exists.9 FIG. 6 shows an embodiment of the short circuit position detection device according to the present invention. FIG. 1... Matrix board. 2... Comparison circuit. 3... Impedance conversion circuit. 4...Counter. 5...Display device. L, s (Ls 1....+, Ls -)・
...Scan line 8 L(, (Lot, ..., LI)n)...Data line. R, (Rs 1. . . ., R8,). Ro (Ro J, ・ ・ ・, RI) n)...
High resistance. A (A+, ..., An). B (B+, ..., B1) ...terminal. Ps (Psl,...B6.). Po (Pol,...Pon)...Voltage pulse. Figure 1 Lu I Figure 2 Figure 3 Figure 4 Figure 5

Claims (2)

【特許請求の範囲】[Claims] (1)各データ線と各スキャン線との交点に容量性素子
を備えたマトリクス基板の前記交点における短絡欠陥を
検査する短絡欠陥検査方法において、前記各データ線お
よび前記各スキャン線の一端にそれぞれ高抵抗を接続し
、 該高抵抗を介して前記各データ線及び前記各スキャン線
に電圧パルスを1個づつ順次印加し、該電圧パルスによ
って前記交点を介して前記各データ線または前記各スキ
ャン線に順次発生する電圧パルス列を観測し、 該電圧パルス列のうち異常な電圧パルスの位置を知るこ
とにより、前記短絡欠陥を検出することを特徴とするマ
トリクス基板の短絡欠陥検査方法。
(1) In a short-circuit defect inspection method for inspecting a short-circuit defect at the intersection of a matrix substrate including a capacitive element at the intersection of each data line and each scan line, one end of each data line and each scan line is A high resistance is connected, and a voltage pulse is sequentially applied one by one to each of the data lines and each of the scan lines through the high resistance, and the voltage pulse causes each of the data lines or each of the scan lines to pass through the intersection point. A method for inspecting short-circuit defects in a matrix substrate, characterized in that the short-circuit defect is detected by observing a voltage pulse train sequentially generated in the voltage pulse train and knowing the position of an abnormal voltage pulse in the voltage pulse train.
(2)各データ線と各スキャン線との交点に容量性素子
を備えたマトリクス基板において、前記各データ線また
は前記各スキャン線に接続された各高抵抗を介して電圧
パルスを1個づつ順次印加し、該電圧パルスによって前
記交点を介して前記各スキャン線または前記各データ線
に順次発生する電圧パルス列を観測することにより、前
記各交点の中で短絡した箇所の位置を検出する短絡位置
検出装置であって、 前記電圧パルス列の各電圧値と所定の基準値とを比較し
、該電圧値が該基準値よりも大きな場合に信号を出力す
る比較手段と、 前記各高抵抗を介して印加される前記電圧パルス数のカ
ウントを、前記電圧パルス中の所定番目の電圧パルスに
よって開始し、前記比較手段からの前記信号の出力によ
って停止するカウント手段と、 該カウント手段によるカウント数を表示する表示手段と
を具備したことを特徴とする短絡位置検出装置。
(2) In a matrix substrate equipped with a capacitive element at the intersection of each data line and each scan line, voltage pulses are sequentially applied one by one through each high resistance connected to each data line or each scan line. short-circuit position detection for detecting the position of a short-circuited point in each of the intersection points by applying voltage pulses and observing a voltage pulse train that is sequentially generated on each of the scan lines or each of the data lines via the intersection points; The apparatus comprises a comparison means for comparing each voltage value of the voltage pulse train with a predetermined reference value and outputting a signal when the voltage value is larger than the reference value, and applying voltage via each of the high resistances. a counting means that starts counting the number of voltage pulses in the voltage pulse according to a predetermined number of voltage pulses in the voltage pulse, and stops counting when the signal is output from the comparing means; and a display that displays the number of counts by the counting means. A short-circuit position detection device characterized by comprising: means.
JP60182297A 1985-08-20 1985-08-20 Matrix substrate short-circuit defect inspection method and short-circuit position detection device used therefor Expired - Lifetime JPH0680433B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60182297A JPH0680433B2 (en) 1985-08-20 1985-08-20 Matrix substrate short-circuit defect inspection method and short-circuit position detection device used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60182297A JPH0680433B2 (en) 1985-08-20 1985-08-20 Matrix substrate short-circuit defect inspection method and short-circuit position detection device used therefor

Publications (2)

Publication Number Publication Date
JPS6242069A true JPS6242069A (en) 1987-02-24
JPH0680433B2 JPH0680433B2 (en) 1994-10-12

Family

ID=16115819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60182297A Expired - Lifetime JPH0680433B2 (en) 1985-08-20 1985-08-20 Matrix substrate short-circuit defect inspection method and short-circuit position detection device used therefor

Country Status (1)

Country Link
JP (1) JPH0680433B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011121862A1 (en) * 2010-03-29 2011-10-06 株式会社アイテス Inspection device of capacitive touch panel and method of inspection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011121862A1 (en) * 2010-03-29 2011-10-06 株式会社アイテス Inspection device of capacitive touch panel and method of inspection
JP4889833B2 (en) * 2010-03-29 2012-03-07 株式会社アイテス Capacitive touch panel inspection device and inspection method

Also Published As

Publication number Publication date
JPH0680433B2 (en) 1994-10-12

Similar Documents

Publication Publication Date Title
US6262589B1 (en) TFT array inspection method and device
TW482924B (en) A semiconductor test circuit and a method of testing a semiconductor circuit
US5285150A (en) Method and apparatus for testing LCD panel array
EP3265754B1 (en) Measuring bridge arrangement with improved error detection
KR101587291B1 (en) Integrated method of detecting an image defect in a liquid crystal screen
US10311764B2 (en) Detection device and detection method of a GOA circuit of a display panel
DE10100569A1 (en) Driver circuit for display device
KR20060044426A (en) Method for testing a tft array
CN106200181A (en) A kind of display panels measurement circuit and display panels
JP3724692B2 (en) Liquid crystal display device and inspection method thereof
JPS6242069A (en) Method for detecting short-circuit defect on matrix substrate and short-position detector applied to said method
CN109001578B (en) Testing device and method for detecting CELL panel signal generator
CN109493776A (en) A kind of display panel test fixture and its test method
JP3131585B2 (en) Semiconductor inspection circuit and semiconductor circuit inspection method
JP3268102B2 (en) Array substrate
KR0166624B1 (en) Flicker component measuring apparatus
JPH0659283A (en) Method and device for inspecting tft-lcd
KR100206568B1 (en) Lcd device with gate line defect discrimination sensing method
US10698531B2 (en) Inspection device and inspection method
CN216671168U (en) Display panel and detection device thereof
JP3309083B2 (en) Pixel capacitance inspection device
JP3227697B2 (en) Circuit board inspection method and apparatus
JP3266502B2 (en) Inspection method of liquid crystal display
JPH086047A (en) Method for inspecting active matrix substrate
JPH04288588A (en) Active matrix type liquid crystal display device