JPS63204810A - 巡回形デイジタルフイルタ - Google Patents

巡回形デイジタルフイルタ

Info

Publication number
JPS63204810A
JPS63204810A JP3608787A JP3608787A JPS63204810A JP S63204810 A JPS63204810 A JP S63204810A JP 3608787 A JP3608787 A JP 3608787A JP 3608787 A JP3608787 A JP 3608787A JP S63204810 A JPS63204810 A JP S63204810A
Authority
JP
Japan
Prior art keywords
signal
value
rounding
output
rounds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3608787A
Other languages
English (en)
Inventor
Shoichi Nishino
正一 西野
Seiichi Hashimoto
清一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3608787A priority Critical patent/JPS63204810A/ja
Publication of JPS63204810A publication Critical patent/JPS63204810A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942Significance control
    • G06F7/49947Rounding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、標本化されたディジタル信号を処理するのに
用いられる帰還路を有した巡回形ディジタルフィルタに
関するものである。
従来の技術 第7図は従来の巡回形ディジタルフィルタの一例を示す
ブロック図である。1は標本化周期Tで標本化されたデ
ィジタル信号を入力する入力端子、2は出力端子である
。3は信号1nT(nは正の整数)の期間遅延する遅延
回路、4は遅延回路3より得た信号に乗数aを乗じる乗
算回路、6は入力端子1より得た入力信号に乗算回路4
出力を加えて出力端子2および前記遅延回路3に導く加
算回路である。
以上のように構成された従来の巡回形ディジタルフィル
タについてその動作を離散時間システムを表わす2変換
式を用いて説明する。
第7図従来例における伝達関数は2変換式を用いれば次
式のHzのようになる。
(1)弐Hzで表わされるような巡回形ディジタルフィ
ルタにおいて、系の安定性は1al(1で保証される。
つまり第7図構成の乗算回路4が信号に乗する定数aの
絶対値が1より小さいことで本従来例における巡回形デ
ィジタルフィルタの安定性が保証される。説明を簡単に
するため定数&を0<IL<1として考える。よって本
従来例の特性は、(1)弐HzよりDCゲイン(直流入
力信号に対する出力信号の利得)が1/1−ILであっ
て、高域成分に対してはその振幅を抑圧するような高域
抑圧形フィルタとなる。また巡回形ディジタルフィルタ
の場合問題となるのは、信号を伝送する桁数(ビット数
)である。出力信号が入力側へフィードバックされるた
めに精度的には大きな桁数を必要とするが、回路規模の
点でディジタル信号処理においては、適当な有効桁数を
設けて信号の桁数を制限しなければならない。第3図従
来例では、加算回路5によって入力端子1から得られる
入力信号に加えられる乗算回路4出力、あるいは加算回
路6出力に対してビット制限する。一般には、四捨五入
、切り捨てなどの丸め操作によってピット制限されるが
、これらふたつの手法は、その操作に要する回路規模も
小さくて有効な方法である。
発明が解決しようとする問題点 しかしながら上記のような構成では、乗算回路4のもつ
定数aがO<l<1の範囲で設定されて系が安定であっ
ても、信号のビット数を制限する丸め操作で起こる丸め
誤差のためにリミットサイクルが生じる場合がある。こ
れは、直流信号が入力された場合出力信号はDCゲイン
1/1−2Lの直流信号として収束するが、過去の信号
系列によって遅延回路5のもつ過渡状態の違いにより出
力信号が収束する直流値が常に一定状態とならないとい
う場合がある。
例として乗算回路4のもつ定数aが0.75とした場合
で説明する。入力端子1に加えられる入力信号の信号値
が0の直流信号(無人力状態)ならその出力信号もやは
り信号値0の直流信号とならねばならない。しかし、遅
延回路3が過去の信号列のために過渡状態として信号値
1を出力した時、乗算回路4が加算回路5へ加える値は
0.75である。また、遅延回路3が過渡状態−1を出
力した時には乗算回路4出力は−0,75となる。これ
らの場合、加算回路6出力信号のビット数を制限するた
めに小数点未満の値を丸める操作が四捨五入。
切り捨て、切り上げによる方法では信号値1または−1
でリミットサイクルが生起する。このため、丸め操作を
絶対値切り捨て等による絶対値操作が必要である。よっ
て、第3図従来例のような巡回形ディジタルフィルタで
は、その前段に直流成分を除去して高域成分のみを取り
出す高域通過形フィルタが構成されていれば絶対値切り
捨てによる丸め操作を加えることでリミットサイクルの
生起を防げる。
次に直流成分を含んだ入力信号が入力端子1に加えられ
た場合について説明する。乗算回路4のもつ定数fL’
io、76としているのでそのDCゲインは前述したよ
うに171−a =4となる。入力端子1へ信号値1o
の直流信号が入力された場合を例にとる。過渡状態とし
て遅延回路3が信号値4oを出力した時、乗算回路4出
力は30とな9、加算回路5出力は丸め操作を必要とせ
ず、DCゲイン4倍の直流出力信号値4oに定まる。し
かし、遅延回路3が過渡状態として信号値39を出力し
た時、乗算回路4出力は29.25となるので前述の絶
対値切り捨てによる丸め操作を行なえば出力信号は信号
値39となる。
以上より第3図構成のような巡回形ディジタルフィルタ
では、前記の絶対値切り捨てによる丸め操作を行っても
リミットサイクルが生じてしまう。
また、前記遅延回路3の遅延時間nTにおけるnが2以
上の場合には、前記IJ ミツトサイクルがn個生じる
可能性があり、そのため時分割的に異った信号値のリミ
ットサイクルとなり、いわゆる発振状態になってしまう
という問題点を有していた。
特に、スキャン方式によって信号が構成されている映像
信号に対して本従来のようなフィルタでは、前記リミッ
トサイクルのために平坦画面における垂直方向に雑音全
生起させ、さらに前記発振のために水平方向にも雑音を
生起させて画像のS/Nを悪化させるために、非巡回形
ディジタルフィルタに比べて回路規模の小さい巡回形デ
ィジタルフィルタが使えないという問題点を有していた
本発明はかかる点に鑑み、過去の信号列または雑音の影
響などによる信号状態の変化にかかわらず、同一信号値
をもつ直流信号に対して常に同一信号値の直流信号を出
力してリミットサイクルまたはリミットサイクルによっ
て生じる発振を生起させないような巡回形ディジタルフ
ィルタを提供することを目的とする。
問題点全解決するための手段 本発明は、信号を時間n’r(nは正の整数)遅延して
4倍(0<2L<1 >する帰還路と、帰還路出力を入
力信号に加えて帰還路入力とする加算回路と、加算回路
出力k(1−IL)倍する乗算回路とを備え、前記加算
回路出力の有効桁未満の値ε。
がゼロでない時(0くε、<1)Lきい値qc。
≦q≦1)に対してε、くqの時切り捨て、ε、≧qの
時切り上げる第1の丸め手段と、前記乗算回路出力の有
効桁未満の値ε2がゼロでない時(0くε2く1)前記
しき値qに対してε2≦(1−q)の時切り捨て、ε2
>(1−(1)の時切ジ上げる第2の丸め手段とを施し
た巡回形ディジタルフィルタである。
作用 本発明は前記した構成により、帰還路を有する巡回形デ
ィジタルフィルタに直流成分を持つ信号が入力されても
、帰還路出力が入力信号に加わる時の第1の丸め手段と
、第2の乗算回路で(1−a)倍される時の第2の丸め
手段とを設けてそれぞれ異った丸め操作を施すことによ
り、同一信号レベルの入力信号に対して常に一定の信号
レベルに収束するので出力信号にリミットサイクルによ
る発振などを生起しない。
実施例 第1図は本発明の一実施例における巡回形ディジタルフ
ィルタのブロック図を示すものである。
第1図において、6は標本化周期Tでディジタル化され
た信号を入力する入力端子、7は出力端子である。8は
帰還路であって、信号をn丁の期間遅延する遅延回路9
と遅延回路9出力に&倍(0<2L<1 )する乗算回
路1oとで構成する。11は帰還路8出力を入力信号に
加えて帰還路8へ導く加算回路、12は加算回路11出
力を(1−IL)倍して出力端子7へ導く乗算回路であ
る。また、前記加算回路11において信号の有効桁未満
の値がゼロでない時に信号を有効桁に丸める第1の丸め
手段を施す。この第1の丸め手段は、信号の有効桁が表
わしうる最小識別量を1とした場合に、有効桁未満の値
ε、(0〈ε、〈1)がしきい値q(O≦q≦1)に対
してε1<qの時切り捨て、ε、≧qの時切9jげるよ
うにする。第2図に第1の丸め手段によって得られる桁
上げとε、の関係を示す。まf?:、第3図に、第2図
桁上げ操作によって信号に加えられる補正量δ、とε、
の関係を示す。
次に、前記乗算回路12おいて信号の有効桁未満の値が
ゼロでない時に信号を有効桁に丸める第2の丸め手段を
施す。この第2の丸め手段は、信号の有効桁が表わしう
る最小識別量を1として、有効桁未満の値t 2 (0
(ε2く1)が前記しきい値qに対してε2≦(1−q
)の時切り捨て、ε2>(1−q )の時切り上げるよ
うにする。第4図に第2の丸め手段によって得られる桁
上げとε2の関係を示し、第6図に第4図操上げ操作に
よって信号に加えられる補正量δ2とε2との関係を示
す。
以上のように構成された本実施例の巡回形ディジタルフ
ィルタについて、以下その動作を説明する。
まず2変換式を用いて伝達関数Gzを表わす。
上式より系の安定性はO<J(1によって保証されてい
る。特性は、DCゲイン1の高域抑圧形フィルタ特性で
ある。
第1図実施例に一定信号レベルの直流信号が入力された
場合の動作全説明する。Ui直流入力信号の信号レベル
とし、またその時本実施例の巡回形ディジタルフィルタ
の応答が一定状態に収束した時の加算回路11出力の収
束値2v、出力端子7よシ得られる出力信号の収束値1
wとする。次式にty、v、wの関係を示す。
’i = U + aV+δ+           
−−−−−・(3)W=(1−a)V+δ2・・印・(
4)(3)式を(4)式に代入する。
W=U+δ、+δ2              ・・
・・・費句以上の式より、本実施例巡回形ディジタルフ
ィルタのDCゲインが1で、かつ同一信号レベルの直流
入力信号に対して常に同一の信号レベルに出力信号に収
束するためには、W=Uとならねばならないので、上記
(@式において、 δ、+δ2=o          曲−・(6)とな
らねばならない。
ところで、上記((ロ)式におき、信号の有効桁未満の
値ε、を使ってU+aVを、 tt+av=p+ε、          ・川・・(
7)(ただし、Pは有効桁で表わしうる整数である。)
と表わせば、(3)式は1次式のようになる。
v=p+ε +δ           ・・・・・・
(8)この(8)式において本実施例では第2図および
第3図で示す第1の丸め手段によって補正値δ、全得て
いる。ε、が0〈ε、くqの範囲にある時には第2図よ
り切り捨て操作を行い、補正値δ、は第3図より、 δ1 =−ε、、(0<ε、くq )      ・・
・・・・(9)である。またε、がq≦ε、く1にある
時には切り上げ操作を行い(第2図)、補正値δ1は悌
3図)、 δ、=1−ε4.(q≦ε、く1) ・・・・・・(1
o)である。
次に第2の丸め手段について説明する。まず、前記値ε
、がoくε1〈qの場合について説明する。補正値δ、
は(9)式より一ε1 となるので、出力信号値Wは(
四穴より、 となる。乗算回路12で信号e(1−4’)倍した時に
生じる有効桁未満の値ε2は(11)式より、ε2=1
−ε、           ・・・・・・(12)で
ある。この値ε2は、値ε、がoくε、<ctの範囲に
あるので(1−q)<ε2く1の範囲となる。よって第
4図第2の丸め手段によれば切り上げ操作となり、その
補正値δ2は第6図より、δ2=1−ε2−ε、、(0
<ε、くq) ・・・・・・(13)となる。以上(9
) 、 (13)式よシ、値ε、が0〈ε。
くqの範囲にある時の第1の丸め手段による補正値δ、
と第2の丸め手段による補正値δ2は前記(6)式の関
係を満足するので出力信号値Wは(5)式より、入力信
号値と同一でかつ一定の信号値Uになる。
次に値ε、がq≦ε、〈1の範囲にある場合について述
べる。第1の丸め手段による補正値δ。
は(10)式より(1−ε、)となるので、出力信号値
Wは(@式より、 W=U+(1−ε、)+δ2     ・山・・(14
)となる。この(14)式より有効桁未満の値ε2はε
2=1−ε、           ・う・・・・(1
5)となる。また値ε、がq≦ε、く1の範囲にあるこ
とから値ε2は(15)式より0くε2≦(1−(1)
の範囲にある。よって第4図第2の丸め手段によれば切
り捨て操作となってその補正値δ2は第5図より、 δ2=−ε2=−(1−ε、)、((!≦ε、く1)・
・・・・・(16)となる。以上(10) 、 (16
)式より、値ε、が、q≦ε、く1の範囲にある時の第
1の丸め手段による補正値δ、と第2の丸め手段による
補正値δ2は前記(6)式の関係を満足するので出力信
号値Wは(@式よシ値ε、がoくε、くqにある時と同
じく入力信号値と同一で一定の信号値Uになる。
なお、第2図、第3図の第1の丸め手段、および第4図
、第6図の第2の丸め手段におけるしきい値qについて
、q=1に設定した場合は、第2図より第1の丸め手段
は有効桁未満の「切り捨て」操作であり、第2の丸め手
段は第4図より「切り上げ」操作である。q=oの場合
は、同様に第2図、第4図より、第1の丸め手段は「切
り上げ」操作、第2の丸め手段は「切り捨て」操作であ
る。
また、q=172に設定した場合は、第1の丸め手段は
「四捨五入」操作であり、第2の丸め手段は第4図より
、いわゆる「五捨六入」操作である0以上代表的な丸め
方法の例をあげたが、それぞれの場合において出力信号
の収束値が入力信号の信号値と同一、一定となる動作は
かわらない。特長とするのは、第1の丸め手段による補
正値δ、と第2の丸め手段による補正値δ2が前記(6
)式のように互いに打ち消し合うような相異った丸め方
法を設けていることである。
以上説明したように、本実施例のような巡回形ディジタ
ルフィルタに直流成分をもつ次信号を入力しても、信号
の帰還部における第1の丸め手段と出力部における第2
の丸め手段を相異なる丸め操作を施し、それぞれの丸め
手段での補正値全互いに打ち消し合うようにして、入力
信号の信号値および過去の信号列による巡回形ディジタ
ルフィルタ内部の過渡状態にかかわらず、出力信号の収
束値を入力信号の信号値に対して常に同一かつ一定にし
てリミットサイクルを生起しないようにできる。
第6図は、本発明の他の実施例であって、第1図実施例
の構成を一部変形したものであり、特性および動作は第
1図実施例と全く同等である。よって、第6図実施例に
おいて、第1図実施例と同じ構成要素には同じ番号を付
しである。まず、第6図において帰還路8の構成は、帰
還路8人力を乗算回路10で1倍してから遅延回路9で
信号を遅延させる。この帰還路8の構成は、第1図実施
例と比べて遅延回路9と乗算回路10の構成順序が逆と
なっているが、帰還路8の動作を考える時には全く同じ
動作を行っていることはディジタル信号処理の上では目
明である。次に乗算回路12は、帰還路8の構成要素で
ある乗算回路1oの出力を減算回路13によって加算回
路11出力から減じる構成で信号e(1−IL)倍する
ものであって、帰還路8と乗算回路12とで乗算回路1
0’jz共有している。以上のような本実施例について
回路規模の点で第1図実施例と比べると、乗算回路12
の(1−a)倍の乗算器と減算回路13の減算器の違い
であり、第6図本実施例構成の方が有利である。さらに
第2の丸め手段によって信号に補正値δ2を加えるには
第6図のように減算回路13を構成している方がその実
現が容易である。
発明の詳細 な説明したように、本発明によれば、過去の信号列また
は雑音の影響などによるフィルタ内の過渡状態の違いに
かかわらず、同一信号値の直流信号に対して常に同一信
号値の直流信号を出力することができ、巡回形ディジタ
ルフィルタで問題となるリミットサイクルを解消し、さ
らにそのリミットサイクルによって生じるような信号の
発振が生起しないような巡回形ディジタルフィルタを実
現できるので非常に有効である0特に映像信号に対して
用いれば、リミットサイクルおよびそのリミットサイク
ルに起因した垂直方向および水平方向の雑音を生起させ
ないフィルタ全、非巡回形ディジタルフィルタに比べ回
路規模の非常に少ない巡回形ディジタルフィルタで構成
できるので、その実用的効果は太きい。
【図面の簡単な説明】
第1図は本発明における一実施例の巡回形ディジタルフ
ィルタのブロック図、第2図および第3図は同実施例に
おける第1の丸め手段の動作を説明するための丸め操作
の関係図、第4図および第5図は同実施例における第2
の丸め手段の動作を説明するための丸め操作の関係図、
第6図は本発明の他の実施例の巡回形ディジタルフィル
タのブロック図、第7図は従来の巡回形ディジタルフィ
ルタのブロック図である。 8・・・・・・帰還路、11・・・・・・加算回路、1
2・・・・・・乗算回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第4図 第5図

Claims (1)

    【特許請求の範囲】
  1. 標本化周期Tでディジタル化された信号を入力信号とし
    、信号を時間nT(nは正の整数)遅延してa倍(0<
    a<1)する帰還路と、帰還路出力を前記入力信号に加
    えて帰還路入力へ導く加算回路と、加算回路出力を(1
    −a)倍する乗算回路とを備え、信号の有効桁が表わし
    うる最小識別量を1とし、前記加算回路出力の有効桁未
    満の値ε_1がゼロでない時(0<ε_1<1)しきい
    値q(0≦q≦1)に対してε_1<qの時は切り捨て
    、ε_1≧qの時は切り上げるような第1の丸め手段と
    、前記乗算回路出力の有効桁未満の値ε_2がゼロでな
    い時(0<ε_2<1)前記しきい値qに対してε_2
    ≦(1−q)の時は切り捨て、ε_2>(1−q)の時
    は切り上げるような第2の丸め手段とを施こすことを特
    徴とする巡回形ディジタルフィルタ。
JP3608787A 1987-02-19 1987-02-19 巡回形デイジタルフイルタ Pending JPS63204810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3608787A JPS63204810A (ja) 1987-02-19 1987-02-19 巡回形デイジタルフイルタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3608787A JPS63204810A (ja) 1987-02-19 1987-02-19 巡回形デイジタルフイルタ

Publications (1)

Publication Number Publication Date
JPS63204810A true JPS63204810A (ja) 1988-08-24

Family

ID=12459966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3608787A Pending JPS63204810A (ja) 1987-02-19 1987-02-19 巡回形デイジタルフイルタ

Country Status (1)

Country Link
JP (1) JPS63204810A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193197A (ja) * 2010-03-15 2011-09-29 Yamaha Corp フィルタ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193197A (ja) * 2010-03-15 2011-09-29 Yamaha Corp フィルタ装置

Similar Documents

Publication Publication Date Title
EP0196825B1 (en) Scaling circuitry with truncation offset compensation
EP0007729B1 (en) Low pass digital averaging filter and method of recovering a low frequency component of a composite analog waveform
US4305133A (en) Recursive type digital filter
JPH09288563A (ja) Mビットディジタル信号の最下位nビットを対称的に短縮する装置
EP0396746B1 (en) Picture receiver controller
JPS5838023A (ja) 第1および第2の2進数の2進減算を行うデジタルフイルタを含む装置
JPS6036138B2 (ja) コ−ド変換装置
EP0107463B1 (en) Digital television system with error correction
JPS63204810A (ja) 巡回形デイジタルフイルタ
US7133465B2 (en) Modified Tomlinson-Harashima precoding method circuit for infinite impulse response (IIR) channels
JPS61159826A (ja) デイジタル−アナログ変換装置
JPH0421218B2 (ja)
JPH11243556A (ja) ビデオ復号器のカラー出力の色レベルを制御する方法と自動色飽和度制御装置
JPH0732347B2 (ja) 巡回形デイジタルフイルタ
US5214510A (en) Adaptive digital aperture compensation and noise cancel circuit
JPS59181719A (ja) オフセツト補償回路
JPH09200797A (ja) ディジタル複合ビデオ信号を成分に分離する装置
US5130942A (en) Digital filter with front stage division
JP3041563B2 (ja) 有限インパルス応答フィルタ
JPS63164606A (ja) 巡回形デイジタルフイルタ
JPS6091712A (ja) N次状態変数フイルタ
JPS63123213A (ja) デイジタルフイルタ
JP2874698B2 (ja) 非直線歪補償装置
JP2511157B2 (ja) 自動等化器
JPH0265412A (ja) デジタル・アナログ変換装置