JPS62298997A - 不揮発性ｒａｍ - Google Patents
不揮発性ｒａｍInfo
- Publication number
- JPS62298997A JPS62298997A JP61142229A JP14222986A JPS62298997A JP S62298997 A JPS62298997 A JP S62298997A JP 61142229 A JP61142229 A JP 61142229A JP 14222986 A JP14222986 A JP 14222986A JP S62298997 A JPS62298997 A JP S62298997A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- block
- blocks
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 37
- 230000003068 static effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（産業上の利用分野）
この発明は、ＣＭＯＳＭＯＳインパルり構成される、Ｃ
ＭＯＳスタティックＲＡＭ （以下ＳＲＡＭ）と、電気
的に書換可能な不揮発性メモリ（以下Ｅ Ｅ Ｐ ＲＯ
Ｍ ＞とを組み合わせた不揮発性ＲＡＭの構成と、プロ
グラム回路方式に関する。
ＭＯＳスタティックＲＡＭ （以下ＳＲＡＭ）と、電気
的に書換可能な不揮発性メモリ（以下Ｅ Ｅ Ｐ ＲＯ
Ｍ ＞とを組み合わせた不揮発性ＲＡＭの構成と、プロ
グラム回路方式に関する。
（発明の概要）
この発明は、ＣＭＯＳインバータにより構成されたＳＲ
ＡＭと、口ＥＰＲＯＭとから成る不揮発性ＲＡＭにおい
て、集積回路内の不揮発性メモリセルをいくつかのブロ
ックに分割し、ＳＲＡＭを構成するＰチャンネルトラン
ジスタのソース端子を駆動するドライバをそのブロック
ごとに設け、ＳＲＡＭの情報をＥＥＰＲＯＭに貯える（
プログラムする）のを、まず第１のブロック、次に第２
のブロックというように、ブロック毎に順番に行うこと
により、プログラム時の過渡電流を減少させるようにし
たものである。
ＡＭと、口ＥＰＲＯＭとから成る不揮発性ＲＡＭにおい
て、集積回路内の不揮発性メモリセルをいくつかのブロ
ックに分割し、ＳＲＡＭを構成するＰチャンネルトラン
ジスタのソース端子を駆動するドライバをそのブロック
ごとに設け、ＳＲＡＭの情報をＥＥＰＲＯＭに貯える（
プログラムする）のを、まず第１のブロック、次に第２
のブロックというように、ブロック毎に順番に行うこと
により、プログラム時の過渡電流を減少させるようにし
たものである。
（従来の技術）
従来、第２図に示すようにＳＲＡＭと１対１に組み込ま
れたＥ Ｅ Ｐ ＲＯＭとから成る不揮発性ＲＡＭ（以
下不揮発性メモリセル）のＳＲＡＭを構成するＰチャン
ネルトランジスタのソースが、池のすべでの不揮発性メ
モリセルのソースと共通で、ひとつのドライブ回路によ
って駆動されており、プログラムを集積回路チップ内の
すべての不揮発性メモリセルに対し、同時に一括プログ
ラムをするものが知られていた。
れたＥ Ｅ Ｐ ＲＯＭとから成る不揮発性ＲＡＭ（以
下不揮発性メモリセル）のＳＲＡＭを構成するＰチャン
ネルトランジスタのソースが、池のすべでの不揮発性メ
モリセルのソースと共通で、ひとつのドライブ回路によ
って駆動されており、プログラムを集積回路チップ内の
すべての不揮発性メモリセルに対し、同時に一括プログ
ラムをするものが知られていた。
（発明が解決しようとする問題点）
しかし、従来の不揮発性ＲＡＭでは、メモリ容量を大ぎ
くするとプログラム時には通常利用する電子なだれ注入
やホットエレクトロン注入あるいはチャンネル注入にし
ても多くの占き込み電流を必要とし、ドライバから十分
な電流を各不運発性メモリセルに供給できず電圧降下を
起こしてしまい、プログラムができなくなるという欠点
があった。更にＥＥＰＲＯＭのプログラム時に必要な高
電圧を発生する回路も、メモリ容量が増加することによ
り過負荷となり、プログラムに必要な適正電圧を与える
ことができなくなるという欠点があった。
くするとプログラム時には通常利用する電子なだれ注入
やホットエレクトロン注入あるいはチャンネル注入にし
ても多くの占き込み電流を必要とし、ドライバから十分
な電流を各不運発性メモリセルに供給できず電圧降下を
起こしてしまい、プログラムができなくなるという欠点
があった。更にＥＥＰＲＯＭのプログラム時に必要な高
電圧を発生する回路も、メモリ容量が増加することによ
り過負荷となり、プログラムに必要な適正電圧を与える
ことができなくなるという欠点があった。
そこで、この発明は、従来のこのような欠点を解決する
ために、メモリ容量が増加した揚台にも安定したプログ
ラムを行うことができる半導体集積回路装置を得ること
を目的としている。
ために、メモリ容量が増加した揚台にも安定したプログ
ラムを行うことができる半導体集積回路装置を得ること
を目的としている。
（問題点を解決するための手段）
上記問題点を解決するために、この発明シよ、不揮発性
メモリをいくつかのブロックに分割し、それぞれのブロ
ックにドライバを設け、プログラムを各ブロック毎に順
次行うことにより、安定したプログラムを行えるように
した。
メモリをいくつかのブロックに分割し、それぞれのブロ
ックにドライバを設け、プログラムを各ブロック毎に順
次行うことにより、安定したプログラムを行えるように
した。
（作用）
上記のように構成された不揮発性ＲＡＭにおいて、メモ
リ容量が増えたことによるプログラム時の電流増加を、
時分割駆動することで一度に流れる電流を少なくせしめ
、過渡電流を低減させ、プログラムを安定に行なうこと
ができるのである。
リ容量が増えたことによるプログラム時の電流増加を、
時分割駆動することで一度に流れる電流を少なくせしめ
、過渡電流を低減させ、プログラムを安定に行なうこと
ができるのである。
（実施例）
以下にこの発明の実施例を図面にもとづいて、詳細に説
明する。第１図において集積回路内の全不揮発性メモリ
セルは適当に分割され（ｎ分割）、その分割された１ブ
ロツクの不揮発性メモリセル１のＳＲＡＭを構成するイ
ンバータのＰチャンネルトランジスタのソースが、ドラ
イバ２の出力端子に後続されて、ひとつのメモリブロッ
クを構成する。このメモリブロックが複数集まり集積回
路全体のメモリアレイを構成している。そして各メモリ
ブロックに設けられたドライバ２は、プログラムタイミ
ング１ｉｌＩ 御回路３によってコントロールされると
共に、ＥＥＰＲＯＭのプログラムに必要な高電圧を発生
するためのプログラム信号発生回路５から各ＥＥＰＲＯ
Ｍに印加される高１圧は、高電圧スイッチ６を通して供
給されるが、この高電圧スイッチ６も、プログラムタイ
ミング制御回路３によってコントロールされる構成とな
っている。
明する。第１図において集積回路内の全不揮発性メモリ
セルは適当に分割され（ｎ分割）、その分割された１ブ
ロツクの不揮発性メモリセル１のＳＲＡＭを構成するイ
ンバータのＰチャンネルトランジスタのソースが、ドラ
イバ２の出力端子に後続されて、ひとつのメモリブロッ
クを構成する。このメモリブロックが複数集まり集積回
路全体のメモリアレイを構成している。そして各メモリ
ブロックに設けられたドライバ２は、プログラムタイミ
ング１ｉｌＩ 御回路３によってコントロールされると
共に、ＥＥＰＲＯＭのプログラムに必要な高電圧を発生
するためのプログラム信号発生回路５から各ＥＥＰＲＯ
Ｍに印加される高１圧は、高電圧スイッチ６を通して供
給されるが、この高電圧スイッチ６も、プログラムタイ
ミング制御回路３によってコントロールされる構成とな
っている。
第３図においてプログラムタイミング制御回路の動作は
、１番めのメモリブロックをプログラムした後、２番め
のメモリブロックのプログラムというように順次プログ
ラムが進行してゆき、すべてのメモリブロックのプログ
ラムが終了するまで続く。
、１番めのメモリブロックをプログラムした後、２番め
のメモリブロックのプログラムというように順次プログ
ラムが進行してゆき、すべてのメモリブロックのプログ
ラムが終了するまで続く。
以上のような実施例において、適当に分υ１されたメモ
リブロック毎に時分割で順次プログラムが進行するため
、大容量のすべての不揮発性メモリをプログラムするの
に比べ、極めて安定なプログラムを行うことができるの
である。
リブロック毎に時分割で順次プログラムが進行するため
、大容量のすべての不揮発性メモリをプログラムするの
に比べ、極めて安定なプログラムを行うことができるの
である。
（発明の効果）
この発明は以上説明したように、不揮発性メモリを大容
盪化する際に問題となるプログラム電流の増大というこ
とに対し、メモリアレイを適当に分割し、時分割でプロ
グラムを進行さ辺るということにより、過渡電流を低減
し、プログラムを安定に動作さぼるという効果を有する
と共に、容易に不揮発性ＲＡＭを大容量化できるのであ
る。
盪化する際に問題となるプログラム電流の増大というこ
とに対し、メモリアレイを適当に分割し、時分割でプロ
グラムを進行さ辺るということにより、過渡電流を低減
し、プログラムを安定に動作さぼるという効果を有する
と共に、容易に不揮発性ＲＡＭを大容量化できるのであ
る。
第１図は、この発明の不揮発性ＲＡＭの回路ブロック図
、第２図は、従来の不ｌ？！発性ＲＡＭを示す回路図、
第３図は、プログラムタイミング制御回路の出力信号を
示すタイミングチャートである。 １・・・不揮発性メモリセル ２・・・ドライバ ３・・・プログラムタイミング制陣回路４・・・メモリ
ブロック ５・・・プログラム信号発生回路 ６・・・高電圧スイッチ ７・・・ＳＲＡＭ ８・・・ＥＥＰＲＯＭ ÷＼
、第２図は、従来の不ｌ？！発性ＲＡＭを示す回路図、
第３図は、プログラムタイミング制御回路の出力信号を
示すタイミングチャートである。 １・・・不揮発性メモリセル ２・・・ドライバ ３・・・プログラムタイミング制陣回路４・・・メモリ
ブロック ５・・・プログラム信号発生回路 ６・・・高電圧スイッチ ７・・・ＳＲＡＭ ８・・・ＥＥＰＲＯＭ ÷＼
Claims (1)
- ＣＭＯＳインバータにより構成されたＣＭＯＳスタティ
ックＲＡＭと、電気的に書換可能な不揮発性メモリ素子
とから成る不揮発性ＲＡＭにおいて、前記スタティック
ＲＡＭを構成するＣＭＯＳインバータのＰチャンネルト
ランジスタのソース端子が他の複数のメモリセルのソー
ス端子と共通にドライブ回路に接続されているブロック
を一構成単位とし、前記ブロックを複数持つ構成であつ
て、スタティックＲＡＭの情報を不揮発性メモリに書き
込むのを、前記ブロック毎に、順番に書き込みを行うこ
とを特徴とする不揮発性ＲＡＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142229A JPS62298997A (ja) | 1986-06-18 | 1986-06-18 | 不揮発性ｒａｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142229A JPS62298997A (ja) | 1986-06-18 | 1986-06-18 | 不揮発性ｒａｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62298997A true JPS62298997A (ja) | 1987-12-26 |
Family
ID=15310421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61142229A Pending JPS62298997A (ja) | 1986-06-18 | 1986-06-18 | 不揮発性ｒａｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62298997A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237211A (ja) * | 1988-07-27 | 1990-02-07 | Toshiba Corp | 燃焼制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171799A (ja) * | 1982-03-17 | 1983-10-08 | アイテイ−テイ−・インダストリ−ズ・インコ−ポレ−テツド | 電気的に消去可能なメモリマトリツクス |
| JPS60258797A (ja) * | 1984-06-05 | 1985-12-20 | Seiko Instr & Electronics Ltd | 不揮発性ｒａｍ集積回路 |
-
1986
- 1986-06-18 JP JP61142229A patent/JPS62298997A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171799A (ja) * | 1982-03-17 | 1983-10-08 | アイテイ−テイ−・インダストリ−ズ・インコ−ポレ−テツド | 電気的に消去可能なメモリマトリツクス |
| JPS60258797A (ja) * | 1984-06-05 | 1985-12-20 | Seiko Instr & Electronics Ltd | 不揮発性ｒａｍ集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237211A (ja) * | 1988-07-27 | 1990-02-07 | Toshiba Corp | 燃焼制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392212A (en) | Semiconductor memory device with decoder for chip selection/write in | |
| EP0293339B1 (en) | Nonvolatile memory device with a high number of cycle programming endurance | |
| US6901009B2 (en) | Booster circuit for non-volatile semiconductor memory device | |
| JP2588483B2 (ja) | Ｍｏｓ技術を応用した電圧スイッチ回路 | |
| KR970003258A (ko) | 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리 | |
| KR840007306A (ko) | 반도체 기억 장치 | |
| KR890007296A (ko) | 반도체 집적회로 장치 | |
| US5315547A (en) | Nonvolatile semiconductor memory device with selective tow erasure | |
| KR890004334A (ko) | 반도체 기억장치 | |
| KR910006996A (ko) | 비휘발성 메모리 어레이 | |
| JPS62103900A (ja) | 半導体メモリ | |
| EP0029716B1 (en) | Semiconductor prom device | |
| US6385689B1 (en) | Memory and a data processor including a memory | |
| US6023423A (en) | Nonvolatile semiconductor memory device | |
| KR930018588A (ko) | 불휘발성 반도체 메모리장치 | |
| US5278786A (en) | Non-volatile semiconductor memory device having an area responsive to writing allowance signal | |
| CN101064185B (zh) | 存储器 | |
| JP2790495B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS62298997A (ja) | 不揮発性ｒａｍ | |
| JPS5769584A (en) | Non-volatile semiconductor memory | |
| US5381366A (en) | Non-volatile semiconductor memory device with timer controlled re-write inhibit means | |
| US6144588A (en) | Monolithically integrated generator of a plurality of voltage values | |
| CN101128884A (zh) | 一次性可编程锁存器及方法 | |
| JP2006351201A (ja) | 改善された読み出しデバイスを有する半導体メモリおよびこれと関連する動作モード | |
| JPH022240B2 (ja) |