JPS6228874A - デ−タ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、特に画像処理システムで使用されるデータ転
送方式に関する。

［発明の技術的背景とその問題点コ 従来、画像処理システムでは、ソースメモリに格納され
たイメージデータを転送先である例えば表示メモリへ転
送する際、ＤＭＡ装置によりイメージデータを拡大又は
縮小した後に転送することがある。この場合、ＤＭＡ装
置は、例えば二次元ＤＭＡ方式であり、イメージデータ
を二次元的に転送する。

ところで、前記のようなデータ転送方式では、イメージ
データを拡大又は縮小の変換を行なう際、通常では１ビ
ット単位の変換処理がなされる。このため、転送すべき
イメージデータ量が比較的多くなり、また拡大又は縮小
の倍率が大きくなると、データ転送時間が多大になる問
題がある。

［発明の目的コ 本発明の目的は、ＤＭＡ装置によるデータ転送において
、転送すべきデータの拡大又は縮小の変換を行なう際に
複数ピッ１へ毎に変換処理を実行して、データ転送速度
を向上づることができるデータ転送方式を提供すること
にある。

［発明の概要］ 本発明では、予め入力データに対重る拡大又は縮小デー
タを記憶するＲＯＭからなり、拡大／縮小転送モードで
は倍率デー・夕に応じてソースメモリからのイメージデ
ータを入力として拡大又は縮小した変換データを出力す
る入力データ変換手段が設けられている。入力データ変
換手段から出力される変換データは、転送先メモリへ転
送される。

等倍転送モードでは、倍率データに応じて動作するゲー
ト手段により、ソースメモリからのイメージデータはそ
のまま転送先メモリへ転送されるように構成されている
。

このような構成の方式により、データを拡大又は縮小し
て転送する際、複数ビット毎に変換して転送することが
可能となる。したがって、データの転送時間を減少する
ことができる。

［発明の実施例］ 以下図面を参照１ノで本発明の一実施例を説明濁る。第
１図は一実施例に係わる画像処理システムの構成を示す
ブロック図である。第１図において、マイクロプロセッ
サ（ＣＰｔＪ）１０は、システム全体の制御を行なう回
路である。ＤＭＡ装置１１は、転送元であるソースメモ
リ１２から転送先であるビットマツプメモリ１３へ、例
えば二次元的にイメージデータを転送する回路である。

ＤＭＡ装置１１は、第２図に示すようなデータ変換回路
２０を備えている。

データ変換回路２０は、入力データに対して拡大又は縮
小の倍率に応じた変換データを予め記憶したＲＯＭ２１
、拡大／縮小の倍率データを記憶する倍率レジスタ２２
、及び等倍転送モードの際にデータ転送に使用されるゲ
ート回路２３〜２５を備えている。ＲＯＭ２１は、拡大
／縮小転送モードにおいて、倍率レジスタ２２内の倍率
データに応じてソー・スメモリ１２からのイメージデー
タに対する変換データをデータバス１４へ出力する。デ
ータバス１４には、ビットマツプメモリ１３に接続され
ている。ソースメモリ１２からのイメージデータは、デ
ータバス１４からゲート回路２３を通じて入力される。

ゲート回路２４は、倍率データに応じて等倍転送モード
の際に動作し、ゲート回路２３を通じて入力されたデー
タをゲート回路２５へ出力する。ゲート回路２５へ入力
されたデータは、データバス１４を通じてビットマツプ
メモリ１３へ転送される。

このような構成のシステムにおいて、同実施例の動作を
第３図及び第４図を参照して説明する。

先ず、ＣＰ　Ｕ　１０は、転送元であるソースメモリ１
２のスタートアドレスと変位値（そのスタートアドレス
から二次元的にデータを取出す際の値）、転送先である
ビットマツプメモリ１３のスタートアドレスとその変位
値、転送回数、及び転送データの倍率を示す倍率データ
ＭＤをＤＭＡ装置１１ヘセツトする。倍率データＭＤは
、データ変換回路２０の倍率レジスタ２２に格納される
。この場合、倍率レジスタ２２には、第３図に示すよう
な倍率データＭＤが格納されることになる。次に、ＣＰ
　Ｕ　１０は、コントロールバス１６を通じてＤＭＡ装
置１１に起動信号を出力し、データ転送動作を実行させ
る。

ＤＭ、Ａ装＠ｉｉは、アドレスバス１５を通じてスター
トアドレスをソースメモリ１２に設定し、ソースメモリ
１２からデータバス１４を通じてイメージデータを読出
す。ここで、倍率レジスタ２２に格納された倍率データ
ＭＤにより、等倍転送モードの際にはゲート回路２４が
イネーブル状態となる。これにより、ゲート回路２３を
通じて入力されるイメージデータは、ゲート回路２４を
通じてゲート回路２５へ転送されて、さらにゲート回路
２５からデータバス１４を通じてビットマツプメモリ１
３へ転送される。

即ち、等倍転送モードでは、ソースメモリ１２がらのイ
メージデータは、そのままビットマツプメモリ１３へ転
送されて書込まれることになる。

次に、倍率レジスタ２２に格納された倍率データＭＤに
より、拡大／縮小転送モードの際にはゲート回路２４は
動作停止状態となる。これにより、ゲート回路２３を通
じて入力されるイメージデータは、ＲＯＭ２１の入力デ
ータＩＤとして転送される。Ｒ０Ｍ２１は、例えば８ビ
ツトの入力データＩＤ及び倍率レジスタ２２からの倍率
データＭＯがアドレスデータとして供給される。ＲＯＭ
２１は、倍率データＭＤにより拡大又は縮小の倍率に応
じた変換データＣＤを出力する。即ち、例えば４倍の拡
大モードでは、第４図（ａ）に示すように、ＲＯＭ２１
は８ビツトの入力データＩＤに対しで、下位２ビツトを
最大８ピツ１へに拡大するような変換データＣＤを出力
する。また、例えば１／２の縮小モードでは、ＲＯＭ２
１は８ビツトの入力データＩＤに対して、２ビツトを１
ビツトに縮小するような変換データＣＤを出力する。即
ち、ＲＯＭ２１は、倍率データＭＤに応じて、ソースメ
モリ１２からの入力データＩＤを拡大又は縮小した変換
データＣＤをデータバス１４を通じて、ビットマツプメ
モリ１３へ転送する。ＤＭＡ装置１１は、拡大／縮小転
送モードでは、倍率に応じてイメージデータのドツト中
位でアドレスを変化させて、ＲＯＭ２１からの変換デー
タＣＤを例えば最大８ビツト毎にビットマツプメモリ１
３へ転送して書込むことになる。

このようにして、拡大／縮小転送モードでは、ソースメ
モリ１２からの例えば８ビツトのイメージデータをＲＯ
Ｍ２１により所定の倍率で拡大又は縮小変換する。この
変換データがビットマツプメモリ１３へ転送されること
で、拡大又は縮小されたイメージデータが複数ビット毎
にビットマツプメモリ１３に書込まれることになる。ま
た、等倍転送モードでは、ソースメモリ１２からのデー
タは、ゲート回路２４の動作によりＲＯＭ２１による変
換処理とは無関係に、そのままビットマツプメモリ１３
へ転送されることになる。

［発明の効果］ 以上詳述したように本発明によれば、例えば画像処理シ
ステムにおいて、転送元から転送先へイメージデータを
転送する際に、拡大／縮小モードでは転送元からのデー
タを、所定の倍率で複数ビット毎に拡大又は縮小変換し
た後に転送先へ転送することができる。したがって、転
送データの拡大又は縮小処理が必要な場合でも、データ
の転送時間を大幅に短縮することができるため、データ
転送速度を向上することができるものである。

【図面の簡単な説明】 第１図は本発明の一実施例に係わる画像処理システムの
構成を示すブロック図、第２図は同実施例のＤＭＡ装＠
１１に設けられたデータ変換回路２０の構成を示すブロ
ック図、第３図は同実施例の倍率レジスタ２２の記憶内
容を示す図、第４図（ａ）。 （ｂ）はそれぞれ同実施例の動作を説明するためのブロ
ック図である。 １０・・・ＣＰＵ、１１・・・ＤＭＡ装置、１２・・・
ソースメモリ、１３・・・ビットマツプメモリ、２０・
・・データ変換回路、２１・・・ＲＯＭ、２２・・・倍
率レジスタ。 出願人代理人　弁理士　鈴　江　武　彦第１図 第２図

Claims (1)

1. 【特許請求の範囲】 ソースメモリに記憶されたイメージデータを倍率に応じ
   て変換して転送先メモリへ転送するＤＭＡ方式のデータ
   転送方式において、 前記倍率データを格納する倍率レジスタ手段と、等倍転
   送モードでは前記倍率レジスタ手段に格納された前記倍
   率データに応じて前記ソースメモリからのイメージデー
   タをそのまま前記転送先メモリへ転送するゲート手段と
   、予め入力データに対する拡大又は縮小データを記憶し
   ており拡大／縮小転送モードでは前記倍率データに応じ
   て前記ソースメモリからのイメージデータを入力として
   拡大又は縮小した変換データを出力する入力データ変換
   手段と、この入力データ変換手段から出力される前記変
   換データを前記転送先メモリへ転送する転送手段とを具
   備したことを特徴とするデータ転送方式。