JPS62272539A - レジスト除去方法 - Google Patents
レジスト除去方法Info
- Publication number
- JPS62272539A JPS62272539A JP11643786A JP11643786A JPS62272539A JP S62272539 A JPS62272539 A JP S62272539A JP 11643786 A JP11643786 A JP 11643786A JP 11643786 A JP11643786 A JP 11643786A JP S62272539 A JPS62272539 A JP S62272539A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resist
- ashing
- plasma
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000004380 ashing Methods 0.000 claims abstract description 29
- 239000007789 gas Substances 0.000 claims abstract description 21
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000001301 oxygen Substances 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- 238000010849 ion bombardment Methods 0.000 claims description 4
- 238000007664 blowing Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 37
- 239000012495 reaction gas Substances 0.000 abstract description 3
- -1 oxygen ions Chemical class 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔概 要〕
変質していないレジストをオゾンア・ノシングで除去し
た後、イオン衝撃等による変質レジスト層をプラズマア
ッシングで除去する工程を有するレジスト除去方法。
た後、イオン衝撃等による変質レジスト層をプラズマア
ッシングで除去する工程を有するレジスト除去方法。
本発明はレジストの除去方法に係り、イオン注入工程の
特に強いイオン衝撃等により変質層を多量に生じている
レジストを、基板にダメージを与えずに完全に除去する
方法に関する。
特に強いイオン衝撃等により変質層を多量に生じている
レジストを、基板にダメージを与えずに完全に除去する
方法に関する。
半導体回路が大規模化され高性能化されるLSIにおい
ては、従来のICに比べて品種数が増加し、且つ一品種
当たりの生産数量の減少は避けがたい(頃向である。
ては、従来のICに比べて品種数が増加し、且つ一品種
当たりの生産数量の減少は避けがたい(頃向である。
そのためLSIの製造に当たっては、枚葉処理技術が多
く用いられる。
く用いられる。
上記枚葉処理におけるベース領域、ソース・ドレイン領
域等の不純物導入領域の形成には、半導体基板上に形成
したレジスト層をマスクにして該半導体基板面に不純物
のイオンを加速注入するイオン注入技術が用いられる。
域等の不純物導入領域の形成には、半導体基板上に形成
したレジスト層をマスクにして該半導体基板面に不純物
のイオンを加速注入するイオン注入技術が用いられる。
このイオン注入に際しては、加速された不純物イオンの
照射を受けるレジスト層の表面に、イオンのエネルギー
により変質層が形成されるという現象があり、特に高濃
度にイオン注入がなされた際には、上記変質層が多量に
形成されて該レジスト層の除去が困難になり、該レジス
ト層の除去に際して半導体基板に大きなダメージを与え
て、上記LSI等の製造歩留りを低下せしめるという問
題がある。
照射を受けるレジスト層の表面に、イオンのエネルギー
により変質層が形成されるという現象があり、特に高濃
度にイオン注入がなされた際には、上記変質層が多量に
形成されて該レジスト層の除去が困難になり、該レジス
ト層の除去に際して半導体基板に大きなダメージを与え
て、上記LSI等の製造歩留りを低下せしめるという問
題がある。
そこで、基板に大きなダメージを与えずに変質層を有す
るレジスト層を完全に除去できるようなレジスト除去方
法が要望され゛ている。
るレジスト層を完全に除去できるようなレジスト除去方
法が要望され゛ている。
基板にダメージを与えないレジストの除去方法には、硫
酸ボイルその他のウェット処理方法があるが、このウェ
ット処理方法により変質層を多量に生じているレジスト
層を完全に除去することは不可能に近い。
酸ボイルその他のウェット処理方法があるが、このウェ
ット処理方法により変質層を多量に生じているレジスト
層を完全に除去することは不可能に近い。
そこで、従来変質層を有するレジスト層の除去には酸素
(0□)プラズマ等によるプラズマアッシング方法が用
いられていた。
(0□)プラズマ等によるプラズマアッシング方法が用
いられていた。
しかしこのプラズマアッシング方法は、イオン化された
0□等のイオンの衝撃によってレジストのアッシングを
促進する方法であるので、基板にダメージが及ぼされる
ことは避けがたい。
0□等のイオンの衝撃によってレジストのアッシングを
促進する方法であるので、基板にダメージが及ぼされる
ことは避けがたい。
そのため、高濃度イオン注入のマスクに用いられ多量の
変質層を有するレジスト層を完全に除去しようとして、
プラズマ強度を増大せしめたり、処理時間を大幅に延長
した際には、基板に及ぼされるダメージが大きくなって
、該基板に形成される半導体装置の電気的特性が劣化す
るという問題を生ずる。
変質層を有するレジスト層を完全に除去しようとして、
プラズマ強度を増大せしめたり、処理時間を大幅に延長
した際には、基板に及ぼされるダメージが大きくなって
、該基板に形成される半導体装置の電気的特性が劣化す
るという問題を生ずる。
本発明が解決しようとする問題点は、従来、多量に変質
層を生じていたレジスト層の除去に際して、基板に大き
なダメージが与えられていたことである。
層を生じていたレジスト層の除去に際して、基板に大き
なダメージが与えられていたことである。
上記問題点は、イオン衝撃により変質層が形成されてい
るレジストを除去するに際して、オゾンを含むガスの吹
きつけにより未変質のレジストをアッシング除去した後
、酸素プラズマによりレジスト変質層をアッシング除去
する工程を有する本発明によるレジスト除去方法により
解決される。
るレジストを除去するに際して、オゾンを含むガスの吹
きつけにより未変質のレジストをアッシング除去した後
、酸素プラズマによりレジスト変質層をアッシング除去
する工程を有する本発明によるレジスト除去方法により
解決される。
即ち本発明の方法は、プラズマを用いないのでダメージ
を発生させないオゾンアッシングにより未変質のレジス
トを完全に除去した後、残留する変質層のみをプラズマ
アッシングにより除去するもので、これにより基板にダ
メージを与えるプラズマ処理の時間を大幅に短縮し、変
質層を有するレジスト除去に際しての基板ダメージを大
幅に減少する。
を発生させないオゾンアッシングにより未変質のレジス
トを完全に除去した後、残留する変質層のみをプラズマ
アッシングにより除去するもので、これにより基板にダ
メージを与えるプラズマ処理の時間を大幅に短縮し、変
質層を有するレジスト除去に際しての基板ダメージを大
幅に減少する。
以下本発明を、図を参照し実施例により具体的に説明す
る。
る。
第1図はオゾンアッシング装置の一例を示す模式側断面
図、第2図はプラズマアッシング装置の一例を示す模式
側断面図である。
図、第2図はプラズマアッシング装置の一例を示す模式
側断面図である。
本実施例においては、シリコン(Si)基板上に、マス
クとして1μmの厚さに形成され、加速エネルギー60
KeV 、ドーズit t X1015C1ll−2で
砒素(^S)のイオン注入がなされ、多量の変質層が形
成されているレジスト層を有する被処理基板を用いる。
クとして1μmの厚さに形成され、加速エネルギー60
KeV 、ドーズit t X1015C1ll−2で
砒素(^S)のイオン注入がなされ、多量の変質層が形
成されているレジスト層を有する被処理基板を用いる。
そして先ず上記被処理基板を、オゾン(03)アッシン
グ装置内に挿入し03アツシング処理を行う。
グ装置内に挿入し03アツシング処理を行う。
03アツシング装置は、例えば第1図に示すように、被
処理基板lを載置するステージ2を内部に有し、ガス供
給管3を上部に、排気ダクトに接続されるガス放出口4
を下部に有する処理室5と、上記ガス供給管3の先に接
続され、ガス導入口6を有するオゾナイザ7とを持って
構成され、処理室5内の上部にはガス分散板8が配置さ
れ、ステージ2内にはヒータ9が具備せしめられてなっ
ている。
処理基板lを載置するステージ2を内部に有し、ガス供
給管3を上部に、排気ダクトに接続されるガス放出口4
を下部に有する処理室5と、上記ガス供給管3の先に接
続され、ガス導入口6を有するオゾナイザ7とを持って
構成され、処理室5内の上部にはガス分散板8が配置さ
れ、ステージ2内にはヒータ9が具備せしめられてなっ
ている。
アッシング処理に際しては、被処理基板1をステージ2
上に載置し、 200〜300℃に加熱した状態で、ガ
ス導入口6から酸素(0□)ガスを例えば2j?/wi
n程度の流量で導入する。この導入酸素(0□)はオゾ
ナイザ7により活性化されて、オゾン(03)を例えば
5%程度含んだ酸素ガス、即ち(0□+5%0.)反応
ガスとなり、処理室5に導かれ、ガス分散板8によって
均一に分配されて前記温度に加熱された被処理基板1の
主面に吹きつけられる。
上に載置し、 200〜300℃に加熱した状態で、ガ
ス導入口6から酸素(0□)ガスを例えば2j?/wi
n程度の流量で導入する。この導入酸素(0□)はオゾ
ナイザ7により活性化されて、オゾン(03)を例えば
5%程度含んだ酸素ガス、即ち(0□+5%0.)反応
ガスとなり、処理室5に導かれ、ガス分散板8によって
均一に分配されて前記温度に加熱された被処理基板1の
主面に吹きつけられる。
そして上記反応ガス中のオゾン(0,)により被処理基
板1上の未反応レジスト層は殆ど完全にアッシング除去
され、該被処理基板1上には変質層のみが残留する。処
理時間は約1分程度である。
板1上の未反応レジスト層は殆ど完全にアッシング除去
され、該被処理基板1上には変質層のみが残留する。処
理時間は約1分程度である。
なおこの処理は常圧で行われる。
次いで上記O,アッシングの終わった被処理基板1は、
例えば枚葉式のプラズマ処理装置により0□プラズマ処
理を行い、上記被処理基板1上に残渣とし゛ζ被着して
いる変質層の完全な除去がなされる。
例えば枚葉式のプラズマ処理装置により0□プラズマ処
理を行い、上記被処理基板1上に残渣とし゛ζ被着して
いる変質層の完全な除去がなされる。
枚葉式プラズマ処理装置は例えば第2図に示すように、
上部にガス導入口10を有し、下部に真空排気口11を
有する反応容器12内の、下部にステージとなるアノー
ド13が配設され、該アノード13に対向して上部にカ
ソード14が配設されており、該アノード13とカソー
ド14が、カソード14側にコンデンサ15を介し例え
ば13.56MIIzの高周波電源16に接続されてな
っている。
上部にガス導入口10を有し、下部に真空排気口11を
有する反応容器12内の、下部にステージとなるアノー
ド13が配設され、該アノード13に対向して上部にカ
ソード14が配設されており、該アノード13とカソー
ド14が、カソード14側にコンデンサ15を介し例え
ば13.56MIIzの高周波電源16に接続されてな
っている。
0□プラズマアツシングに際しては、被処理基板1をア
ノード13上に載置し、ガス導入口10から02を所定
流量で導入し、真空排気口11から所定の排気を行って
反応容器12内のガス圧を例えば2 Torr程度に減
圧しながら、アノード13−カソード14間にIKW程
度の高周波電力を印加し、アノード13−カソード14
間にプラズマを発生せしめ、該プラズマにより励起され
た酸素のイオン及びラジカルによって被処理基板1上に
残渣として被着しているレジスト変質層を完全に除去す
る。
ノード13上に載置し、ガス導入口10から02を所定
流量で導入し、真空排気口11から所定の排気を行って
反応容器12内のガス圧を例えば2 Torr程度に減
圧しながら、アノード13−カソード14間にIKW程
度の高周波電力を印加し、アノード13−カソード14
間にプラズマを発生せしめ、該プラズマにより励起され
た酸素のイオン及びラジカルによって被処理基板1上に
残渣として被着しているレジスト変質層を完全に除去す
る。
該実施例に用いた被処理基板1においては、レジスト変
質層の完全除去に要した時間は約10秒であった・ 以上により変質層を有するレジスト層の除去が完了する
。
質層の完全除去に要した時間は約10秒であった・ 以上により変質層を有するレジスト層の除去が完了する
。
上記実施例に示したように、本発明の方法においては大
部分を占める未変質レジスト層の除去は基板にダメージ
を与えない03アツシング処理によってなされ、上記0
3アツシング処理後に残留するレジスト変質層のみが0
□プラズマアツシング処理によって除去されて、変質層
を有するレジスト層の完全な除去がなされる。
部分を占める未変質レジスト層の除去は基板にダメージ
を与えない03アツシング処理によってなされ、上記0
3アツシング処理後に残留するレジスト変質層のみが0
□プラズマアツシング処理によって除去されて、変質層
を有するレジスト層の完全な除去がなされる。
従って、従来2分程度行われていた0□プラズマアツシ
ング処理が、10秒程度に大幅に短縮されるので、該変
質層を有するレジスト層の除去に際しての基板に及ぼさ
れるダメージ量は大幅に減少する。
ング処理が、10秒程度に大幅に短縮されるので、該変
質層を有するレジスト層の除去に際しての基板に及ぼさ
れるダメージ量は大幅に減少する。
そしてその結果、上記レジスト除去を終わった被処理基
板1、即ちシリコン(Si)基板における小数キャリア
の寿命で8は従来のレジスト除去方法を用いた場合より
も30%程度向上した。
板1、即ちシリコン(Si)基板における小数キャリア
の寿命で8は従来のレジスト除去方法を用いた場合より
も30%程度向上した。
なお本発明の方法は上記実施例に示した枚葉処理に限ら
ず、環状炉形式の反応容器を用いるハツチ処理にも勿論
適用される。
ず、環状炉形式の反応容器を用いるハツチ処理にも勿論
適用される。
以上説明のように本発明のレジスト除去方法によれば、
イオン注入等により変質層を多量に生じているレジスト
層を、基板に大きなダメージを与えずに完全に除去する
ことができる。
イオン注入等により変質層を多量に生じているレジスト
層を、基板に大きなダメージを与えずに完全に除去する
ことができる。
従って本発明はLSI等の製造歩留りの向上に有効であ
る。
る。
第1図はオゾンアッシング装置の一例を示す模式側断面
図、 第2図はプラズマアッシング装置の一例を示す模式側断
面図である。 図において、 1は被処理基板、 2はステージ、3はガス供給管
、 4はガス放出口、5ば処理室、 6は
ガス導入口、7はオゾナイザ、 8はガス分散板、
9はヒータ、 ioはカス導入口、11は真空
排気口、 12は反応容器、13はアノード、
14はカソード、15はコンデンサ、 16は高周
波電源を示す。
図、 第2図はプラズマアッシング装置の一例を示す模式側断
面図である。 図において、 1は被処理基板、 2はステージ、3はガス供給管
、 4はガス放出口、5ば処理室、 6は
ガス導入口、7はオゾナイザ、 8はガス分散板、
9はヒータ、 ioはカス導入口、11は真空
排気口、 12は反応容器、13はアノード、
14はカソード、15はコンデンサ、 16は高周
波電源を示す。
Claims (1)
- 【特許請求の範囲】 イオン衝撃により変質層が形成されているレジストを除
去するに際して、 オゾンを含むガスの吹きつけにより未変質のレジストを
アッシング除去した後、 酸素プラズマによりレジスト変質層をアッシング除去す
る工程を有することを特徴とするレジスト除去方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11643786A JPS62272539A (ja) | 1986-05-20 | 1986-05-20 | レジスト除去方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11643786A JPS62272539A (ja) | 1986-05-20 | 1986-05-20 | レジスト除去方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62272539A true JPS62272539A (ja) | 1987-11-26 |
Family
ID=14687084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11643786A Pending JPS62272539A (ja) | 1986-05-20 | 1986-05-20 | レジスト除去方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62272539A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01248607A (ja) * | 1988-03-30 | 1989-10-04 | Matsushita Electric Ind Co Ltd | フィルムコンデンサとその製造方法 |
JPH02134805A (ja) * | 1988-11-16 | 1990-05-23 | Matsushita Electric Ind Co Ltd | フイルムコンデンサおよびその製造方法 |
JPH0334511A (ja) * | 1989-06-30 | 1991-02-14 | Matsushita Electric Ind Co Ltd | フィルムコンデンサの製造方法 |
JPH0362911A (ja) * | 1989-07-31 | 1991-03-19 | Matsushita Electric Ind Co Ltd | 金属化フィルムコンデンサとその製造方法 |
US5310703A (en) * | 1987-12-01 | 1994-05-10 | U.S. Philips Corporation | Method of manufacturing a semiconductor device, in which photoresist on a silicon oxide layer on a semiconductor substrate is stripped using an oxygen plasma afterglow and a biased substrate |
JP2010056332A (ja) * | 2008-08-28 | 2010-03-11 | Iwatani Internatl Corp | 半導体処理装置及び処理方法 |
-
1986
- 1986-05-20 JP JP11643786A patent/JPS62272539A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5310703A (en) * | 1987-12-01 | 1994-05-10 | U.S. Philips Corporation | Method of manufacturing a semiconductor device, in which photoresist on a silicon oxide layer on a semiconductor substrate is stripped using an oxygen plasma afterglow and a biased substrate |
JPH01248607A (ja) * | 1988-03-30 | 1989-10-04 | Matsushita Electric Ind Co Ltd | フィルムコンデンサとその製造方法 |
JPH02134805A (ja) * | 1988-11-16 | 1990-05-23 | Matsushita Electric Ind Co Ltd | フイルムコンデンサおよびその製造方法 |
JPH0334511A (ja) * | 1989-06-30 | 1991-02-14 | Matsushita Electric Ind Co Ltd | フィルムコンデンサの製造方法 |
JPH0362911A (ja) * | 1989-07-31 | 1991-03-19 | Matsushita Electric Ind Co Ltd | 金属化フィルムコンデンサとその製造方法 |
JP2010056332A (ja) * | 2008-08-28 | 2010-03-11 | Iwatani Internatl Corp | 半導体処理装置及び処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3391410B2 (ja) | レジストマスクの除去方法 | |
JP2541851B2 (ja) | 有機物の剥離方法 | |
US20060201911A1 (en) | Methods of etching photoresist on substrates | |
JPH04206719A (ja) | 基板処理装置および基板処理方法 | |
JPH06188229A (ja) | エッチングの後処理方法 | |
TW201028804A (en) | Substrate processing method | |
KR950015652A (ko) | 반도체 집적회로장치의 제조방법 및 제조장치 | |
KR100379210B1 (ko) | 반도체 웨이퍼 애싱 방법 | |
JPS62272539A (ja) | レジスト除去方法 | |
JP3341965B2 (ja) | 縦型同軸プラズマ処理装置 | |
JPS6236826A (ja) | アツシング方法 | |
JP3362093B2 (ja) | エッチングダメージの除去方法 | |
JP3237743B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
JPH04171918A (ja) | 半導体装置の製造方法 | |
JPH08306670A (ja) | プラズマアッシング装置 | |
JPH06349786A (ja) | 半導体装置の製造方法 | |
JP2003133290A (ja) | レジスト剥離装置、レジスト剥離方法、半導体装置の製造方法 | |
JPH09223688A (ja) | 有機物除去装置 | |
JP2722491B2 (ja) | レジスト処理方法 | |
JPH08241886A (ja) | プラズマ処理方法 | |
JPH01112732A (ja) | レジストのアッシング方法 | |
JPH07193204A (ja) | 半導体基板の製造方法 | |
JPH05347282A (ja) | アッシング装置及びその処理方法 | |
JPH09162173A (ja) | アッシング方法及びアッシング装置 | |
JPH01130526A (ja) | レジスト剥離装置 |