JPS62263562A - 情報転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は複数のプロセッサに例えばマイクロプログラ
ムデータ等の情報を転送する場合に用いて好適な情報転
送装置に関する。

〔発明の概要〕

この発明は複数のプロセッサに情報を転送する場合に、
プロセッサ毎に情報を転送することができるのはもちろ
んのこと、複数のプロセッサをいくつかのグループに分
け、そのグループ毎には同じ情報を同時に転送できるよ
うにしたもので、転送時間の短縮化を期待できるもので
ある。

〔従来の技術〕

ビデオ画像処理システムが種々提案されている（例えば
電子通信学会論文誌８５／　４　Ｖｏｌ、　Ｊ６８−　
ＤＮｏ、　４、特開昭５８−２１５８１３号公報参照）
。

第３図はこのビデオ画像処理装置の一例を示すものであ
る。

一般にこの種の処理装置は同図に示すように入出力部（
１）と、入力画像メモリ　（２八）と出力画像メモリ　
（２Ｂ）とからなるメモリ部（２）と、データ処理部（
３）とから構成されている。

入出力部（１１は、例えばビデオカメラ（４）よりのビ
デオ信号をＡ／Ｄ変換してデジタル画像データとし、こ
れを入力画像メモリ　（２Ａ）に書き込み、また、出力
画像メモリ　（２Ｂ）より処理された画像データを読み
出し、これをＤ／Ａ変換してアナログビデオ信号に戻し
、これを例えばＶ　Ｔ　Ｒ（５）に記録したり、モニタ
受像機（６）に供給してビデオ画像をモニタできるよう
にする。

メモリ部（２）への書き込み及び読み出しは画像のまと
まり、すなわちｌフィールドあるいはｌフレーム単位で
なされる。このため入力画像メモリ（２Ａ）及び（２Ｂ
）の各々は１フイールドあるいは１フレ一ム分の画像デ
ータ分の容量を有するメモリを複数枚有する。

データ処理部（３）はプロセッサを有し、そのプログラ
ムに従って入力画像メモリ（２）にストアされた画像デ
ータを読み出してこれに種々の加工処理を加え、その処
理後のデータを出力画像メモリ　（２Ｂ）に書き込む処
理を行う。

データ処理部（３）のプロセッサは通常複数枚のプロセ
ッサからなっており、そのマイクロプログラムメモリの
内容であるマイクロプログラムは、より処理の幅を広げ
る場合には交換できるようにさされている。この場合、
プログラム供給部（一般にはホストのコンピュータ）（
７）よりそのマイクロプログラムが各プロセッサに供給
され、ユーザのプログラム交換要求（スイッチのオン）
によりマイクロプログラムが交換されるようになされて
いる。

〔発明が解決しようとする問題点〕

ところで、複数のプロセッサのマイクロプログラムを交
換する場合、各プロセッサに異なるプログラムを転送す
ることを考慮して、一般的には１つ１つのプロセッサに
マイクロプログラムを順次に転送するようにする。

第４図はその考えられる転送装置の一例を示すもので、
（１１）はマイクロプログラム転送用プロセッサで、こ
れは第３図例ではプログラム供給部（７）に相当する。

この転送用プロセッサ（１１）は転送するマイクロプロ
グラムのデータをストアするメモリ　（ＩＩＭ）と、そ
のアドレスの発生部（１１＾）と、複数のプロセッサの
うちの転送するプロセッサを選択する選択信号（書き込
み信号）を発生するデコーダ（１１０）とを有する。

また、（１２１）　　（１２２）・・・（１２れ）は、
例えば第３図例のデータ処理部（３）を構成する複数の
プロセッサで、それぞれプロセッサ（１０）よりのマイ
クロプログラムをストアするためのマイクロプログラム
メモリ　（１２Ｍ１）（１２Ｍ２）・・・（１２Ｍｎ　
）が設けられる。

そして、転送用プロセッサ（１１）のメモリ　（ＩＩＭ
　）及びアドレス発生部（１１＾）と、複数のプロセ・
ノサ（１２１）　　（１２２）・・・（１２ｎ）のマイ
クロプログラムメモリ　（１２Ｍり　　（１２Ｍ２）　
・・・（１２Ｍｎ）との間はデータバス（１３）と、ア
ドレスバス（１４）とで共通に接続されている。

そして、デコーダ（１１０）よりの各プロセッサ（１２
１）　　（１２２）・・・（１２ｎ）の選択信号がそれ
ぞれ、これらプロセッサ（１２１）　　（１２２）・・
・（１２ｎ）のマイクロプログラムメモリ　（１２Ｍ１
）　　（１２Ｍ２）・・・（１２Ｍｎ　）に供給され、
選択信号が「０」になっているメモリだけ書き込みが可
能とされる。

デコーダ（１１０）は、複数のプロセッサ（１２１）（
１２２）・・・（１２ｎ）の数に応じたビット数の、す
なわち２１≧ｎとなるようなｍビットの入力セレクトデ
ータ（これは転送用プロセッサ（１１）内で生成、ある
いは外部より入力）をデコードして選択される１つのプ
ロセッサの選択信号のみをｒＯＪにし、他のプロセッサ
の選択信号は「１」の状態としておくものである。

複数のプロセッサ（１２１）　　（１２２）・・・（１
２ｎ）のすべてのプログラムを交換するときは、例えば
転送用プロセッサ（１１）内でプロセッサ（１２１）（
１２２）・・・（１２ｎ）を順次に選択するセレクトデ
ータが得られ、これがデコーダ（１１０）に入力される
。そして、先ずプロセッサ（１２ｚ　）のマイクロプロ
グラムメモリ　（１２Ｍｔ）に対するデコーダ（１１０
）よりの選択信号のみがｒＯＪとなり、このメモリ　（
１２Ｍ１　）が書き込み可能状態となり、このメモリ　
（１２Ｍｔ　）にメモリ　（１１Ｍ）よりのマイクロプ
ログラムデータがアドレス発生部（ＩＩＡ）よりのアド
レスに従って書き込まれる。

このメモリ　（１２Ｍ１）への書き込みが終了すると、
次にプロセッサ（１２２）のメモリ　（１２Ｍ２　）へ
の選択信号のみが「０」になり、これが書き込み可能状
態となって、同様にして、マイクロプログラムがこのメ
モリ　（１２Ｍ２）　＆：：書き込まれる。

以下、同様にして順次、プロセッサ（１２３）のメモリ
　（１２Ｍ］）　、プロセッサ（１２４）のメモリ（１
２Ｍ４）・・・にマイクロプログラムが書き込まれて各
プロセッサ（１２＞　）　　（１２２）・・・（１２ｎ
）のマイクロプログラムが交換される。

以上のような転送装置によれば、データとアドレスとは
共通のバスで送れるのでハードウェアの規模が節約され
るが、このように複数のプロセッサのすべてに順次にプ
ログラムを転送するようにする装置では、複数のプロセ
ッサのうち同一プログラムを転送するものがいくつかあ
る場合にも同様に１つ１つのプロセッサ毎に転送しなけ
ればならず、全体として転送に長時間を要するという欠
点がある。

このようなことは、データがマイクロプログラムの場合
だけでな（、種々の情報の場合に生じる。

この発明はこの点を改善して全体としての転送速度を早
くできるようにすることを目的とする。

〔問題点を解決するための手段〕

この発明は、共通のバスを通じて複数のプロセッサに情
報が供給されるように構成されるも、上記複数のプロセ
ッサに設けられるメモリへの上記情報の書き込みは、上
記複数のプロセッサのうち選択されているもののみにお
いてなされるものであって、上記複数のプロセッサをプ
ロセッサ毎に選択する第１の選択手段と、上記複数のプ
ロセッサをいくつかのグループに分け、このグループ毎
のプロセッサをこの第１の選択手段の出力状態に無関係
に共通に選択する第２の選択手段とを備える。

〔作用〕

複数の各プロセッサに別々のプログラムデータ等の情報
を転送するときは第１の選択手段によりプロセッサ毎に
情報の転送が行なわれる。

そして、第２の選択手段により分けられたグループ単位
で同時にそのグループ内の複数のプロセッサに同一情報
を転送することができる。したがって、この場合にはす
べてのプロセッサへの転送時間が短縮さるものである。

〔実施例〕

第１図はこの発明装置の一実施例を示すもので、この発
明では転送用プロセッサより複数のプロセッサに供給す
る選択信号を発生する部分に特徴がある。

すなわち、同図において（２０）は転送用プロセッサで
、転送するマイクロプログラムがストアされているメモ
リ　（２１Ｍ　）とそのアドレスを発生するアドレス発
生部（２１Ａ　）とを有し、ｌ＆述の複数のプロセ・ノ
サとはデータバス（２２）とアドレスバス（２３）とで
共通に接続されている。

複数のプロセッサは、例えば同一の仕事をなすことのあ
るプロセッサ毎にいくつかのグループに分けられるもの
で、この例ではｉ　ＩＩＭＩづつの第１のグループのプ
ロセッサ（３１１）　　（３１２）・・・（３１ｉ　）
　。

第２のグループのプロセッサ（３２１）　　（３２２）
・・・（３２ｉ　）・・・第にのグループのプロセッサ
（３ｋｚ　）（３に２）・・・（３ｋｌ　’）のｋｌｌ
ｌのグループに分けられる。

一方、転送用プロセッサ（２１）には、各グループのプ
ロセッサの各々に選択信号を供給するためのデコーダ（
２４１）　　（２４２）・・・（２４ｋ　）が設けられ
る。これらデコーダ（２４１＞　　（２４２）・・・（
２４ｋ）は第４図例のデコーダ（１１０）と同様に大カ
ビノドに応じた１つの選択信号のみが「０」で、他はす
べて「１」となるようなもので、その入力データとして
はｍビットのセレクト信号の下位βビ。

トが供給される。また、ｍビットのセレクト信号の上位
（ｍ−１）ビットはデコーダ（２５）に入力される。こ
のデコーダ（２５）は各グループ用のデコーダ（２４１
）　　（２４２）・・・（２４ｋ　）のいずれか１つを
選択する選択信号ＳＬ、Ｓ２・・・Ｓｋを発生するもの
で、このデコーダ（２５）よりの各選択信号Ｓ１．Ｓ２
・・・Ｓｋはデコーダ（２４ｔ　）　　（２４２）・・
・（２４ｋ）のイネーブル端子ＥＮに供給される。

この場合、２ｇ≧ｉかつ２１１１−ｇ≧にとなるように
ｍ、ｌ、に、ｉは定められる。

また、グループ単位毎の選択ができるようにセレクト信
号は１ビツト分余分に用意される。この１ビツトの信号
ＧＳはそれぞれオアゲート（２６１）（２６２）・・・
（２６ｋ　）の一方の入力端に供給される。

そして、オアゲート（２６ｘ　）の他方の入力端には選
択信号Ｓ１が供給され、オアゲート（２６２）の他方の
入力端には選択信号Ｓ２が、・・・オアゲート（２６ｋ
　）の他方の入力端には選択信号Ｓｋが、供給される。

そして、各デコーダ＜２４ｓ　）　　（２４２）・・・
（２４ｋ　）よりのそれぞれ１個のプロセッサ選択信号
はそれぞれｉ（囚のアンドゲート（４１１）〜（４１ｉ
　）　。

（４２１）〜（４２ｉ　）　、・・・、　（４ｋｚ　）
〜（４ｋｉ　）を通じて各グループのプロセッサ（３１
１）〜（３１ｉ　）（３２１）〜（３２ｉ　）　、・・
・、　（３ｋｉ　）〜（３ｋｉ　）に供給されるととも
に、オアゲート（２６ｚ　）の出力が第１のグループの
アンドゲート（４１ｘ　）〜（４１ｉ　）に、オアゲー
ト（２６２）の出力が第２のグループのアンドゲート（
４２１）〜（４２ｉ　）に、・・・オアゲ−）（２６ｋ
）の出力が第にのグループのアンドゲート（４ｋｘ　）
〜（４ｋｉ　）に、それぞれ共通に供給される。

以上のような構成において、従来と同様に１つ１つのプ
ロセッサに異なるマイクロプログラムを順次に転送して
そのメモリに書き込むには次のようにされる。

先ず、信号ＧＳは「１」の状態とされる。したがって、
オアゲート（２６１）〜（２６ｋ　）の出力はすべて「
１」となり、アンドゲート（４１１）〜（４ｋｉ　）は
デコーダ（２４１）〜（２４ｋ　）の出力をそのままゲ
ートする状態になる。

この状態で入力セレクト信号が１回の転送毎に順次歩進
される。

警　　この場合、１個のプロセッサにプログラム転送が
終わるまでは、デコーダ（２５）の入力の状態は変わら
ず、いずれか１つのグループのデコーダを選択する状態
となる。

すなわち、入力セレクト信号により、先ず、選択信号Ｓ
１のみが「０」となり、デコーダ（２４１）はデコーダ
として動作するが、他は入力に拘らず、出力のプロセッ
サ選択信号はすべて「１」となる。

したがって第１のグループが選択され、デコーダ（２４
１）のｌビットのセレクト信号に応じて第１グループの
プロセッサ（３ｈ　）〜（３１ｉ　）のメモリに順次プ
ログラムがバス（２２）を通じて書き込まれる。

第１グループのプロセッサ（３ｈ　）〜（３１ｉ　）へ
のｉ回のプログラム転送が終了すると、入力セレクト信
号の上位（ｍ−ｊりビットの下位ピントが反転し、デコ
ーダ（２５）の出力のうち選択信号Ｓ２のみが「０」と
なり、第２グループのデコーダ（２４２）がデコーダと
しての動作をし、他のデコーダ（２４１）　、　　（２
４３）〜（２４ｋ　）の出力はすべて「１」になる。そ
して、同様にして下位２ビツトのセレクト信号により順
次第２グループのプロセッサ（３２ｓ　）〜（３２ｉ　
）に順次にプログラム転送がなされる。

以下、同様にして、デコーダ（２５）の出力選択信号に
よりデコーダ（２４１）〜（２４ｋ　）のうち１つがデ
コーダとして働き、そのデコーダのグループの１個のプ
ロセッサにプログラム転送が順次ｉ回行われて、すべて
のプロセッサに順次プログラム転送がなされる。

次に、グループ単位のプログラム転送時は、信号ＧＳが
ｒＯＪにされる。すると、デコーダ（２５）の出力選択
信号Ｓ１〜ＳｋのうちｒＯＪとなっている選択信号が供
給されるグループのオアゲートの出力はｒＯＪとなる。

例えば信号Ｓ１がｒＯＪであれば、オアゲート（２６１
）の出力が「０」となり、このためそのグループのｉ　
ＩＩＩのアンドゲート（４１ｒ　）〜（４１ｉ　）の出
力は、デコーダ（２４ｔ　）の出力選択信号の状態に関
係なく、すべて「０」となり、この第１グループのプロ
セッサ（３１１）〜（３１ｉ　）のメモリは書き込み可
能になり、１回の転送で同一プログラムがこの第１グル
ープのプロセッサ（３１１）〜（３１ｉ　）に書き込ま
れる。

以下、同様にしてデコーダ（２５）よりの選択信号８１
〜Ｓｋにより選択されるグループのｉ　Ｉ［ｌａのプロ
セッサに同時に同じプログラムが１回の転送で書き込ま
れるものである。

したがって、この場合にはに回の転送でｋＸｉ個のすべ
てのプロセッサにプログラム転送できることになり、転
送時間は短縮化される。

なお、入力セレクト信号を任意のプロセッサ又はグルー
プを選択するデータとすれば、順次にプロセッサにプロ
グラム転送するのではなく、希望する任意のときに任意
のプロセッサ又は任意のグループのプロセッサ群にプロ
グラム転送できるのは勿論である。

また、グループ分けするときのプロセッサの数はグルー
プ毎に同数にする必要はなく、同一プログラムを使用す
るであろう任意数のプロセッサ毎にグループを形成する
ようにしてもよい。この場合には、各グループに所属す
るプロセッサの数を予め記憶しておくことにより順次転
送するときの転送時間に無駄が生じるのを防ぐことがで
きる。

第２図はこの発明装置の他の例で、この例は第４図例を
改良したもので、第４図例と対応する部分には同一符号
を付す。

この例はｎ１１Ｍのプロセッサ（１２ｔ　）〜（１２ｎ
）を、１個の第１のグループのプロセッサ群と、（ｎ−
ｉ）ｆｌ！ｉｆの第２のグループのプロセッサ群との２
つのグループに分けた場合である。

この例の場合、ｎ個のプロセッサの選択用のデコーダ（
１１０）よりのｎ個の選択信号はそれぞれアンドゲート
（１５１）〜（１５ｎ）を介して各プロセッサ（１２１
）〜（１，２ｎ＞に供給される。

一方、グループセレクト回路（１６）が設けられ、これ
に２ビツトのグループ選択信号が供給される。

そして、このグループセレクト回路（１６）よりの第１
グループ選択信号Ｇ　Ｓ　Ｌはデコーダ（１１０）より
の第１のグループのプロセッサ（１２１）〜（１２ｉ　
）の選択信号がその一方の入力端に供給されるアンドゲ
ート（１５１）〜（１５ｊ　）の他方の入力端に供給さ
れ、また、第２のグループ選択信号Ｇ　Ｓ　２はデコー
ダ（１１０）よりの第２のグループのプロセッサ（１２
＋＋　１）〜（１２ｎ）の選択信号がその一方の入力端
に供給されるアンドゲート（１５＋＋　ｔ　）〜（１５
ｎ）の他方の入力端に供給される。

そして、従来と同様に１つ１つのプロセッサに順次に異
なるプログラムを転送するときは、グループセレクト回
路（１６）には信号Ｇ　Ｓ　１及びＯＳ　２がともにｒ
ｌＪになる信号が供給される。したがって、アンドゲー
ト（１５１）〜（１５ｎ）はデコーダ（１１０）の出力
をそのまま通す状態となり、前述と全く同様にして順次
にすべてのプロセッサに転送がなされる。

次にセレクト回路（１６）に、信号Ｇ　Ｓ　ｓのみが「
０」になるような信号が入力されると、アンドゲート（
１５１）〜（１５ｊ　）の出力はデコーダ（ＬＩＤ　’
）の出力選択信号に関係なく、すべて「０」の状態とな
り、第１グループのプロセッサ（１２ｓ）〜（１２ｊ）
に１回の転送で同一プログラムが同時に書き込まれる。

また、信号Ｇ　Ｓ　２のみが「０」になるときは、アン
ドゲート（１５ｊ＋ｚ　）〜（１５ｎ）の出力はデコー
ダ（１１０）の出力選択信号に関係なく、すべて「０」
の状態となり、第２グループのプロセッサ（１２ｊ＋１
）　〜（１２ｎ　）に１回の転送で同一プログラムが同
時に書き込まれる。

信号Ｇ　Ｓ　１及びＧ　Ｓ　２がともに「０」になると
、アントゲ−）（１５１）〜（１５ｎ）の出力はすべて
「０」となるから、このときは、すべてのプロセッサ（
１２１）〜（１２ｎ）に同一プログラムを同時に転送す
ることができる。

なお、以上の例はマイクロプログラムの転送の場合を例
にとって説明したが、転送データはマイクロプログラム
に限らないことは勿論である。

〔発明の効果〕

この発明においては、複数のプロセッサに情報を転送す
る場合に、各個別にプロセッサに転送できるだけでなく
、用いる情報が同一である複数のプロセッサには１回の
転送で同時に情報を転送できるので転送時間を短縮化す
ることができる。

【図面の簡単な説明】

ｍ１図はこの発明装置の一例のブロック図、第２図はこ
の発明装置の他の例のブロック図、第３図は考えられる
転送装置の一例のブロック図、第姦 ４図はこの発明が通用さる画像処理装置の一例のブロッ
ク図である。 （１２１）　〜（１２ｎ　）及び（３ｈ　）　〜（３ｋ
ｉ　）はプロセッサ、（１１Ｍ）及び（２１Ｍ）は転送
するプログラムをストアするメモリ、（１１＾）及び（
２１Ａ　”）はそのアドレス発生部、（１１０）及び（
２４１）〜（２４ｋ　）　　（２５）は選択信号を得る
デコーダである。

Claims (1)

【特許請求の範囲】
1. 共通のバスを通じて複数のプロセッサに情報が供給され
   るように構成されるも、上記複数のプロセッサに設けら
   れるメモリへの上記情報の書き込みは、上記複数のプロ
   セッサのうち選択されているもののみにおいてなされる
   ものであって、上記複数のプロセッサをプロセッサ毎に
   選択する第１の選択手段と、上記複数のプロセッサをい
   くつかのグループに分け、このグループ毎のプロセッサ
   をこの第１の選択手段の出力状態に無関係に共通に選択
   する第２の選択手段とを備えてなる情報転送装置。