JPH09252038A - Method and apparatus for evaluation of plasma damage - Google Patents
Method and apparatus for evaluation of plasma damageInfo
- Publication number
- JPH09252038A JPH09252038A JP5946796A JP5946796A JPH09252038A JP H09252038 A JPH09252038 A JP H09252038A JP 5946796 A JP5946796 A JP 5946796A JP 5946796 A JP5946796 A JP 5946796A JP H09252038 A JPH09252038 A JP H09252038A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plasma
- plasma damage
- current
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プラズマ損傷評価
装置及びプラズマ損傷評価方法に関し、より詳しくは、
プラズマ処理においてプラズマによる素子損傷の程度を
モニタするプラズマ損傷評価装置及びプラズマ損傷評価
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma damage evaluation apparatus and a plasma damage evaluation method, and more specifically,
The present invention relates to a plasma damage evaluation apparatus and a plasma damage evaluation method for monitoring the degree of element damage due to plasma in plasma processing.
【０００２】[0002]
【従来の技術】現在、半導体装置の製造においてプラズ
マを用いたエッチングや成膜は不可欠な技術となってい
る。例えば、プラズマエッチング、反応性イオンエッチ
ング、スパッタエッチング等のドライエッチング技術、
レジスト等の高分子材料を除去するプラズマアッシング
技術、絶縁膜等を成膜するプラズマＣＶＤ技術等があ
る。2. Description of the Related Art At present, etching and film formation using plasma are indispensable techniques in the manufacture of semiconductor devices. For example, dry etching techniques such as plasma etching, reactive ion etching, and sputter etching,
There are a plasma ashing technique for removing a polymer material such as a resist and a plasma CVD technique for forming an insulating film.
【０００３】これらの技術を用いて半導体装置を製造す
る場合、半導体基板に形成した素子等がプラズマに曝さ
れるため、素子の電気的特性が変化する。特に、素子の
微細化に伴うゲート絶縁膜の薄膜化により、プラズマに
曝されることがデバイス特性に大きく影響するようにな
っている。プラズマ損傷の原因の一つにプラズマ分布の
不均一性があることが、「Proc.7th Symp.Dry.Process,
P132」等に報告されている。即ち、図１５に示すよう
に、例えば、ゲート配線金属４上でプラズマが不均一に
分布し、ゲート配線金属４上でイオンの流れ（Ｆi1）の
方が電子の流れ（Ｆe1）よりも大きくなると、ゲート配
線金属４が帯電するため、ゲート配線金属４と半導体基
板１の間に電圧が発生してゲート絶縁膜２ａが破壊した
り、絶縁性が低下したりする。When a semiconductor device is manufactured by using these techniques, an element or the like formed on a semiconductor substrate is exposed to plasma, so that electric characteristics of the element change. Particularly, due to the thinning of the gate insulating film accompanying the miniaturization of elements, exposure to plasma has a great influence on device characteristics. One of the causes of plasma damage is the non-uniformity of the plasma distribution, "Proc.7th Symp.Dry.Process,
P132 ”etc. That is, as shown in FIG. 15, for example, plasma is nonuniformly distributed on the gate wiring metal 4, and the flow of ions (F i1 ) on the metal 4 of the gate wiring is larger than the flow of electrons (F e1 ). When the size increases, the gate wiring metal 4 is charged, and a voltage is generated between the gate wiring metal 4 and the semiconductor substrate 1 to break the gate insulating film 2a or reduce the insulating property.
【０００４】また、プラズマ損傷の他の原因にレジスト
膜等の絶縁性の微細パターンによる電子遮蔽効果がある
ことが「Japan.J. Appl.Phys.33(1994),6013」に報告さ
れている。即ち、この電子遮蔽効果によるプラズマ損傷
は、プラズマの分布が均一であっても発生し、図１６
（ａ）に示すように、レジスト膜の微細パターン８をマ
スクとしてプラズマエッチングするときに引き起こされ
易い。レジスト膜の微細パターン８が形成されている場
所では電子が下地に到達しにくく、イオンが到達しやす
い。これにより、下地のゲート配線金属７が正に帯電
し、図１６（ａ）を拡大した図１６（ｂ）に示すよう
に、ゲート配線金属７と半導体基板５に挟まれたゲート
絶縁膜６ａに電圧がかかることになる。この電圧がゲー
ト絶縁膜６ａの静電破壊耐量を越えるとゲート絶縁膜６
ａが破壊したり、絶縁性が低下する。In addition, it is reported in "Japan. J. Appl. Phys. 33 (1994), 6013" that there is an electron shielding effect by an insulating fine pattern such as a resist film as another cause of plasma damage. . That is, the plasma damage due to the electron shielding effect occurs even if the plasma distribution is uniform.
As shown in (a), it is easily caused when plasma etching is performed using the fine pattern 8 of the resist film as a mask. In the place where the fine pattern 8 of the resist film is formed, it is difficult for the electrons to reach the base and the ions are easy to reach. As a result, the underlying gate wiring metal 7 is positively charged, and as shown in FIG. 16B which is an enlarged view of FIG. 16A, the gate wiring metal 7 and the gate insulating film 6 a sandwiched between the semiconductor substrate 5 are formed. A voltage will be applied. If this voltage exceeds the electrostatic breakdown withstand capability of the gate insulating film 6a, the gate insulating film 6
a is destroyed or the insulating property is deteriorated.
【０００５】このようなプラズマ損傷は素子の集積化を
行う上で大きな問題となるので、半導体装置の製造ライ
ンでは、プラズマ損傷に対する種々の評価を行い、それ
を未然に防止するようにしている。即ち、実際のデバイ
スを模した評価用素子を作製して、チャンバ内の基板載
置台の上に載置し、プラズマ照射後にチャンバ内から取
り出して評価用素子の電気的特性を測定する。更に、そ
の結果を検討して損傷の程度を判断する。例えば、評価
用素子がＭＯＳキャパシタの場合、キャパシタ絶縁膜の
破壊によるファウラノルドハイム（ＦＮ）電流を測定
し、損傷の程度を判断する。また、ＭＯＳトランジスタ
の場合、ゲート絶縁膜の破壊によるＦＮ電流や耐圧等を
測定し、損傷の程度を判断する。Since such plasma damage is a serious problem in the integration of devices, various evaluations of plasma damage are made in the semiconductor device manufacturing line to prevent such damage. That is, an evaluation element imitating an actual device is manufactured, mounted on a substrate mounting table in the chamber, taken out from the chamber after plasma irradiation, and the electrical characteristics of the evaluation element are measured. Further, the result is examined to determine the degree of damage. For example, when the evaluation element is a MOS capacitor, Fowler-Nordheim (FN) current due to destruction of the capacitor insulating film is measured to determine the degree of damage. In the case of a MOS transistor, the degree of damage is determined by measuring the FN current, breakdown voltage, etc. due to the breakdown of the gate insulating film.
【０００６】そして、上記判断の結果、損傷の程度が大
きければ、プラズマ生成条件を調整する。If the degree of damage is large as a result of the above judgment, the plasma generation conditions are adjusted.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上記評
価方法では、プラズマ処理をし、評価用素子をプラズマ
処理装置から出して、その電気的特性を測定しているの
で、結果が出るまでに相当長い時間を要する。このた
め、結果が出るまで製造ラインを止めておくと、ウエハ
の処理量が大幅に減ってしまう。また、結果が出るまで
の間に製造ラインを動かしておくと、プラズマ損傷が見
つかった場合、多くの不良品を発生させる結果となる。However, in the above evaluation method, the plasma treatment is performed, the evaluation element is taken out of the plasma treatment apparatus, and its electrical characteristics are measured. Therefore, it takes a long time to obtain the result. It takes time. Therefore, if the production line is stopped until the result is obtained, the throughput of wafers is significantly reduced. In addition, if the production line is moved before the results are obtained, if plasma damage is found, many defective products will be generated.
【０００８】更に、評価用素子としてほぼ実際の半導体
装置と同じような構造を有するものを用いているので、
評価用素子自体を作製するのに長い時間を要するという
問題もある。本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、簡単な構造のプラズマ損傷評価
装置及びその評価装置を用いてより迅速にプラズマ損傷
を評価することが可能なプラズマ損傷評価方法を提供す
ることを目的とする。Further, since an evaluation element having a structure similar to that of an actual semiconductor device is used,
There is also a problem that it takes a long time to manufacture the evaluation element itself. The present invention was created in view of the problems of the above-mentioned conventional example, and a plasma damage evaluation apparatus having a simple structure and a plasma damage that can evaluate plasma damage more quickly using the evaluation apparatus. The purpose is to provide an evaluation method.
【０００９】[0009]
【課題を解決するための手段】上記課題は、第１の発明
である、互いに絶縁して形成され、プラズマ中の電子及
びイオンを収集する第１及び第２の電極と、前記第１の
電極と前記第２の電極の間に流れる電流を検出する手段
又は発生する電圧を検出する手段とを有することを特徴
とするプラズマ損傷評価装置によって解決され、第２の
発明である、前記第１の電極及び前記第２の電極は基板
上の絶縁膜の上に形成されていることを特徴とする第１
の発明に記載のプラズマ損傷評価装置によって解決さ
れ、第３の発明である、前記基板の貫通孔を介して前記
第１の電極及び前記第２の電極とそれぞれ接続された第
１及び第２の配線接続パッドを有することを特徴とする
第２の発明に記載のプラズマ損傷評価装置によって解決
され、第４の発明である、前記第１の電極上にパターニ
ングされた絶縁膜が形成されていることを特徴とする第
１乃至第３の発明のいずれかに記載のプラズマ損傷評価
装置によって解決され、第５の発明である、前記電流を
検出する手段は、１以上のダイオード特性を有する素子
と電流計が直列接続されてなることを特徴とする第１乃
至第４の発明のいずれかに記載のプラズマ損傷評価装置
によって解決され、第６の発明である、前記電圧を検出
する手段は、１以上のダイオード特性を有する素子と電
圧計とが並列接続されてなることを特徴とする第１乃至
第４の発明のいずれかに記載のプラズマ損傷評価装置に
よって解決され、第７の発明である、前記第１の電極と
前記第２の電極の面積が等しいことを特徴とする第１乃
至第６の発明のいずれかに記載のプラズマ損傷評価装置
によって解決され、第８の発明である、前記電流を検出
する手段又は前記電圧を検出する手段は、前記第１の電
極と前記第２の電極の間に設けられた電荷蓄積用のコン
デンサを有することを特徴とする第１乃至第７の発明の
いずれかに記載のプラズマ損傷評価装置によって解決さ
れ、第９の発明である、第１及び第２の基板押上ピンを
介して前記電流を検出する手段又は前記電圧を検出する
手段を前記第１の電極及び前記第２の電極に接続するこ
とを特徴とする第１の発明、第３乃至第７の発明のいず
れかに記載のプラズマ損傷評価装置によって解決され、
第１０の発明である、第１乃至第９の発明のいずれかに
記載のプラズマ損傷評価装置をプラズマに曝し、前記第
１の電極と前記第２の電極の間に流れる電流又は発生す
る電圧を検出してプラズマ損傷の評価を行うことを特徴
とするプラズマ損傷評価方法によって解決され、第１１
の発明である、第８の発明に記載のプラズマ損傷評価装
置をプラズマに曝し、前記電荷蓄積用のコンデンサの容
量を調整して、前記第１の電極と前記第２の電極の間に
流れる電流又は発生する電圧の検出感度を調整してプラ
ズマ損傷の評価を行うことを特徴とするプラズマ損傷評
価方法によって解決される。The above-mentioned problems are the first invention, which is the first and second electrodes which are formed so as to be insulated from each other and collect electrons and ions in plasma, and the first electrode. And a means for detecting a current flowing between the second electrodes or a means for detecting a generated voltage, which is solved by a plasma damage evaluation apparatus, which is a second invention. The electrode and the second electrode are formed on an insulating film on a substrate.
A third aspect of the present invention, which is a plasma damage evaluation apparatus according to claim 1, wherein the first and second electrodes are respectively connected to the first electrode and the second electrode through a through hole of the substrate. A patterned insulation film is formed on the first electrode, which is a fourth invention, which is solved by the plasma damage evaluation apparatus according to the second invention having a wiring connection pad. A plasma damage evaluation apparatus according to any one of the first to third inventions, which is a fifth invention, is characterized in that the means for detecting the current comprises an element having one or more diode characteristics and a current. According to a sixth aspect of the present invention, there is provided a means for detecting the voltage, wherein the means for detecting the voltage is one or more. An element having diode characteristics and a voltmeter are connected in parallel, which is solved by the plasma damage evaluation apparatus according to any one of the first to fourth inventions, which is a seventh invention. The first electrode and the second electrode have the same area, which is solved by the plasma damage evaluation apparatus according to any one of the first to sixth inventions, and the invention is the eighth invention, wherein the current is detected. Any one of the first to seventh inventions characterized in that the means for detecting or the means for detecting the voltage has a capacitor for accumulating charge provided between the first electrode and the second electrode. And a means for detecting the current or a means for detecting the voltage via the first and second substrate push-up pins, which is a ninth aspect of the present invention. The second First invention, characterized in that connecting to the pole, are solved by the plasma damage evaluation apparatus according to any one of the third to seventh,
A plasma damage evaluation apparatus according to any one of the first to ninth inventions, which is a tenth invention, is exposed to plasma, and a current flowing between the first electrode and the second electrode or a generated voltage is measured. A plasma damage evaluation method is characterized by detecting and evaluating plasma damage.
The plasma damage evaluation apparatus according to the eighth aspect of the invention is exposed to plasma, the capacitance of the charge storage capacitor is adjusted, and a current flowing between the first electrode and the second electrode. Alternatively, the plasma damage evaluation method is characterized in that the detection sensitivity of the generated voltage is adjusted to evaluate the plasma damage.
【００１０】本発明のプラズマ損傷評価装置において
は、図１（ａ）に示すように、第１の電極１０３と第２
の電極１０４が絶縁膜１０２により互いに絶縁して形成
され、第１の電極１０３と第２の電極１０４にはその間
に流れる電流を検出する手段１２０が接続されている。
このとき、第１の電極１０３上で不均一なプラズマ分布
によりイオンの流れ（Ｆi1）の方が電子の流れ（Ｆe1）
よりも大きくなり、第２の電極１０４上で均一なプラズ
マ分布によりイオンの流れ（Ｆi2）と電子の流れ
（Ｆe2）が等しくなっているとする。この場合、第１の
電極１０３への電子の到達量よりもイオンの到達量の方
が多くなるため、第１の電極１０３が正に帯電する。こ
のとき、第１の電極１０３及び第２の電極１０４の周囲
は絶縁膜１０２であるため、絶縁膜１０２を介して電荷
の移動は起こらない。第１の電極１０３と第２の電極１
０４の間に電流を検出する手段１２０を接続することに
より、蓄積した電荷は電流を検出する手段１２０を通し
て電流として流れる。電流を検出する手段１２０により
その電流を直ちに測定して、蓄積電荷量を知ることが出
来るので、直ちにプラズマ損傷の評価が行え、製造ライ
ンへの迅速な対応が可能である。In the plasma damage evaluation apparatus of the present invention, as shown in FIG. 1 (a), the first electrode 103 and the second electrode 103
The electrodes 104 are formed so as to be insulated from each other by the insulating film 102, and the first electrode 103 and the second electrode 104 are connected to the means 120 for detecting the current flowing therebetween.
At this time, due to the non-uniform plasma distribution on the first electrode 103, the ion flow (F i1 ) is the electron flow (F e1 ).
And the flow of ions (F i2 ) and the flow of electrons (F e2 ) are equal due to the uniform plasma distribution on the second electrode 104. In this case, the arrival amount of the ions is larger than the arrival amount of the electrons to the first electrode 103, so that the first electrode 103 is positively charged. At this time, since the insulating film 102 surrounds the first electrode 103 and the second electrode 104, charge transfer does not occur through the insulating film 102. First electrode 103 and second electrode 1
By connecting the means 120 for detecting a current between 04, the accumulated charge flows as a current through the means 120 for detecting a current. Since the current can be immediately measured by the means 120 for detecting the current to know the accumulated charge amount, the plasma damage can be evaluated immediately and the production line can be promptly dealt with.
【００１１】さらに、第１の電極１０３と第２の電極１
０４は基板１０１上の絶縁膜１０２の上に形成されてい
る、即ち、第１の電極１０３と第２の電極１０４はフロ
ーティングの状態になっているため、第１の電極１０３
と第２の電極１０４間に流れる電流は基板１０１の電位
の影響を受けない。従って、基板１０１にバイアス電圧
を付与することができる。Further, the first electrode 103 and the second electrode 1
04 is formed on the insulating film 102 on the substrate 101, that is, since the first electrode 103 and the second electrode 104 are in a floating state, the first electrode 103
The current flowing between the second electrode 104 and the second electrode 104 is not affected by the potential of the substrate 101. Therefore, a bias voltage can be applied to the substrate 101.
【００１２】電流を検出する手段１２０ａとして１以上
のダイオード特性を有する素子１０７ａと電流計１０８
とを直列接続したものを用いると、そのダイオード特性
はＦＮ電流が流れるときの絶縁膜の電流電圧特性と類似
しているため、より正確に絶縁膜の絶縁破壊をモニタす
ることができる。１以上のダイオード特性を有する素子
１０７ａとして一方向に電流が流れやすいダイオード特
性を有するものを互いに逆向きに並列接続したものを用
いる。素子１０７ａは第１の電極１０３から第２の電極
１０４の向き、及び第２の電極１０４から第１の電極１
０３の向きいずれの方向にも電流が流れやすくなる。こ
れにより、第１の電極１０３の上、或いは第２の電極１
０４の上どちらにプラズマ分布の不均一が生じた場合に
も測定が可能となる。An element 107a having one or more diode characteristics and an ammeter 108 are used as the means 120a for detecting the current.
By using a diode in which and are connected in series, the diode characteristic is similar to the current-voltage characteristic of the insulating film when an FN current flows, so that the dielectric breakdown of the insulating film can be monitored more accurately. As the element 107a having one or more diode characteristics, elements 107a having diode characteristics in which a current easily flows in one direction are connected in parallel in opposite directions. The element 107a has a direction from the first electrode 103 to the second electrode 104 and a direction from the second electrode 104 to the first electrode 1.
The direction of 03 makes it easy for a current to flow in either direction. Thereby, on the first electrode 103 or the second electrode 1
It is possible to measure whether or not the plasma distribution becomes nonuniform on 04.
【００１３】また、この場合、図２（ａ）に示すよう
に、電流を検出する手段１２０ａの代わりに１以上のダ
イオード特性を有する素子１０７ａと電圧計１１１が並
列接続された電圧を検出する手段１２１ａを用いると、
測定した電圧によりプラズマ損傷の程度を判断すること
が可能である。このとき、素子１０７ａを複数直列接続
して立ち上がり電圧を高くすることにより、評価しよう
とする絶縁膜の膜厚に対応した評価が可能となる。In this case, as shown in FIG. 2 (a), instead of the means 120a for detecting the current, a means for detecting a voltage in which an element 107a having one or more diode characteristics and a voltmeter 111 are connected in parallel. With 121a,
It is possible to judge the degree of plasma damage from the measured voltage. At this time, by connecting a plurality of elements 107a in series and increasing the rising voltage, it is possible to perform evaluation corresponding to the film thickness of the insulating film to be evaluated.
【００１４】また、図１２に示すように、第１の電極１
５ｆ〜１５ｈを基板１３ｃ上に複数配置しておけば、プ
ラズマ分布のバラツキに起因するプラズマ損傷程度の場
所による違いも把握することができる。図１（ｂ）の場
合、図１（ａ）の第１の電極１０３上にパターニングさ
れた絶縁膜１１０が形成されている。Further, as shown in FIG. 12, the first electrode 1
By arranging a plurality of 5f to 15h on the substrate 13c, it is possible to grasp the difference in the extent of plasma damage due to the variation in the plasma distribution depending on the location. In the case of FIG. 1B, the patterned insulating film 110 is formed on the first electrode 103 of FIG.
【００１５】ところで、第１の電極１０３および第２の
電極１０４の直上に形成されるイオンシース領域では、
第１の電極１０３および第２の電極１０４に流入する電
子電流とイオン電流が等しくなるように、軽い電子は下
方向よりも横方向に動き易く、重いイオンは逆に横方向
よりも下方向に動き易くなっている。このため、パター
ニングされた絶縁膜１１０により、下地の第１の電極１
０３まで通じる開口の幅が制限され、深さが深いと、電
子はそこを通り抜けることができない。このため、パタ
ーニングされた絶縁膜１１０は負に帯電する。一方、イ
オンは下向きに動き易いため、狭い通り道でも通り抜け
て下地に到達できる。このため、下地の第１の電極１０
３は正に帯電する。By the way, in the ion sheath region formed immediately above the first electrode 103 and the second electrode 104,
Light electrons are more likely to move laterally than downward, and heavy ions are conversely downward than lateral so that the electron current and the ionic current flowing into the first electrode 103 and the second electrode 104 become equal. It is easy to move. Therefore, the patterned insulating film 110 allows the underlying first electrode 1 to be formed.
If the width of the opening leading to 03 is limited and the depth is deep, electrons cannot pass through it. Therefore, the patterned insulating film 110 is negatively charged. On the other hand, since the ions easily move downward, they can pass through a narrow path and reach the ground. Therefore, the underlying first electrode 10
3 is positively charged.
【００１６】また、パターニングされた絶縁膜１１０な
どが形成されていない第２の電極１０４の上の領域で
は、電子の通過を妨害するものがないため、プラズマ分
布が均一な場合、電子とイオンの到達電荷の総量は等し
くなる。このため、そこの電位は変動しない。これによ
り、図１（ｂ）に示すように、第１の電極１０３と第２
の電極１０４の間に電圧がかかることになる。従って、
図１（ａ）と同様に、第１の電極１０３と第２の電極１
０４の間に電流を検出する手段１２０ｂを接続すること
により、蓄積した電荷は電流を検出する手段１２０ｂを
通して電流として流れる。電流を検出する手段１２０ｂ
によりその電流を直ちに測定して、蓄積電荷量を知るこ
とが出来るので、直ちにプラズマ損傷の評価が行え、製
造ラインへの迅速な対応が可能である。Further, in the region above the second electrode 104 where the patterned insulating film 110 and the like are not formed, there is nothing that hinders the passage of electrons, so when the plasma distribution is uniform, the electrons and ions are The total amount of electric charge reached is equal. Therefore, the potential there does not change. As a result, as shown in FIG. 1B, the first electrode 103 and the second electrode 103
A voltage will be applied between the electrodes 104 of. Therefore,
Similar to FIG. 1A, the first electrode 103 and the second electrode 1
By connecting the means 120b for detecting the current between 04, the accumulated charge flows as a current through the means 120b for detecting the current. Means 120b for detecting current
Thus, the current can be immediately measured to know the accumulated charge amount, so that the plasma damage can be evaluated immediately and the production line can be promptly dealt with.
【００１７】電流を検出する手段１２０ｂとして１以上
のダイオード特性を有する素子１０７ｂと電流計１０８
とを直列接続したものを用いると、そのダイオード特性
はＦＮ電流が流れるときの絶縁膜の電流電圧特性と類似
しているため、より正確に絶縁膜の絶縁破壊をモニタす
ることができる。更に、この場合、図２（ｂ）に示すよ
うに、電流を検出する手段１２０の代わりに１以上のダ
イオード特性を有する素子１０７と電圧計１１１が並列
接続された電圧を検出する手段１２１を用いると、測定
した電圧によりプラズマ損傷の程度を評価することが可
能である。このとき、素子１０７を複数直列接続して立
ち上がり電圧を高くすることにより、評価しようとする
絶縁膜の膜厚に対応した評価が可能となる。An element 107b having one or more diode characteristics and an ammeter 108 are provided as the means 120b for detecting the current.
By using a diode in which and are connected in series, the diode characteristic is similar to the current-voltage characteristic of the insulating film when an FN current flows, so that the dielectric breakdown of the insulating film can be monitored more accurately. Further, in this case, as shown in FIG. 2B, instead of the means 120 for detecting the current, means 121 for detecting the voltage in which the element 107 having one or more diode characteristics and the voltmeter 111 are connected in parallel is used. Then, it is possible to evaluate the degree of plasma damage by the measured voltage. At this time, by connecting a plurality of elements 107 in series and increasing the rising voltage, it is possible to perform evaluation corresponding to the film thickness of the insulating film to be evaluated.
【００１８】また、図１０に示すように、各領域１６ａ
〜１６ｃにラインアンドスペースをなすレジスト膜のパ
ターンを形成し、かつそのアスペクト比がそれぞれ１、
１．５、２と異なるようにしておけば、複数のアスペク
ト比についてのプラズマ損傷の程度を一度に知ることが
できる。実際の製造ラインのウエハに種々のアスペクト
比の微細パターンが形成される場合、プラズマ損傷の程
度に関してより一層きめ細かい評価をすることができ
る。Further, as shown in FIG. 10, each area 16a
A line-and-space pattern of the resist film is formed in each of 16 to 16c, and the aspect ratio thereof is 1, respectively.
If it is set to be different from 1.5 and 2, the degree of plasma damage for a plurality of aspect ratios can be known at one time. When fine patterns with various aspect ratios are formed on the wafers of the actual manufacturing line, a more detailed evaluation can be performed regarding the degree of plasma damage.
【００１９】更に、プラズマ生成電力の印加により、第
１の電極１０３と第２の電極１０４に基づく寄生容量に
起因して変位電流が生じる。第１の電極１０３と第２の
電極１０４の面積を等しくすることにより、第１の電極
１０３を流れる変位電流と第２の電極１０４を流れる変
位電流とが等しくなる。従って、第１の電極１０３と第
２の電極１０４間ではそれらは相互に打ち消しあうた
め、第１の電極１０３と第２の電極１０４間に流れる変
位電流成分を抑制することができる。Further, the application of the plasma generation power causes a displacement current due to the parasitic capacitance of the first electrode 103 and the second electrode 104. By making the areas of the first electrode 103 and the second electrode 104 equal, the displacement current flowing through the first electrode 103 and the displacement current flowing through the second electrode 104 become equal. Therefore, since the first electrode 103 and the second electrode 104 cancel each other out, the displacement current component flowing between the first electrode 103 and the second electrode 104 can be suppressed.
【００２０】また、第１の電極１０３と第２の電極１０
４の露出面積を等しくすることにより、第１の電極１０
３及び第２の電極１０４の上方への電子とイオンの到達
量を等しくすることができる。これにより、電荷が流入
する前の初期状態が同じ条件となり、蓄積電荷量をより
正確に測定することができる。更に、図１（ａ），
（ｂ），図２（ａ），（ｂ）に示すように、電荷蓄積用
のコンデンサ１０９を電極１０３，１０４間に並列に接
続し、容量値を調整することにより適量の電荷を蓄積さ
せ、帯電に関与する電子やイオンによる電流或いは電圧
の検出感度を向上させることが可能である。Further, the first electrode 103 and the second electrode 10
4 by making the exposed areas of the first electrode 10 equal.
It is possible to equalize the arrival amounts of electrons and ions above the third electrode 104 and the second electrode 104. As a result, the initial state before the inflow of charges is the same condition, and the amount of accumulated charges can be measured more accurately. Furthermore, as shown in FIG.
As shown in (b), FIG. 2 (a), and (b), a capacitor 109 for charge storage is connected in parallel between the electrodes 103 and 104, and an appropriate amount of charge is stored by adjusting the capacitance value. It is possible to improve the detection sensitivity of current or voltage due to electrons or ions involved in charging.
【００２１】また、電流を検出する手段又は電圧を検出
する手段は第１の基板押上ピンと第２の基板押上ピンを
介して第１の電極と第２の電極に接続している。従っ
て、プラズマ損傷評価装置の基板と電流を検出する手段
又は電圧を検出する手段とを分離させ、かつ製造ライン
のウエハと同じ形状のプラズマ損傷評価装置の基板を用
いることができる。これをプラズマ処理装置に適用した
場合、必要なときにプラズマ損傷評価装置の基板を基板
載置台上に搬送し、第１の基板押上ピンと第２の基板押
上ピンを介して第１の電極と第２の電極に流れる電流を
検出する手段又はそれらの間に発生する電圧を検出する
手段を接続させることができる。また、プラズマ損傷評
価装置の基板を製造ラインのウエハと同じように取り扱
えるので、チャンバへの搬入が容易であり、製造ライン
の流れを妨害することなく、プラズマ損傷評価を行うこ
とができる。The means for detecting the current or the means for detecting the voltage is connected to the first electrode and the second electrode through the first substrate pushing-up pin and the second substrate pushing-up pin. Therefore, it is possible to separate the substrate of the plasma damage evaluation apparatus from the means for detecting the current or the means for detect the voltage, and use the substrate of the plasma damage evaluation apparatus having the same shape as the wafer of the manufacturing line. When this is applied to the plasma processing apparatus, the substrate of the plasma damage evaluation apparatus is transferred to the substrate mounting table when necessary, and the first electrode and the first substrate pushing pin and the second substrate pushing pin push the first electrode and the second electrode. A means for detecting a current flowing through the two electrodes or a means for detecting a voltage generated therebetween can be connected. Further, since the substrate of the plasma damage evaluation apparatus can be handled in the same manner as the wafer of the manufacturing line, it can be easily carried into the chamber, and the plasma damage evaluation can be performed without disturbing the flow of the manufacturing line.
【００２２】[0022]
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。本発明を適用するこ
とができるプラズマ処理装置として主なものに、プラズ
マエッチング装置，反応性イオンエッチング装置，スパ
ッタエッチング装置等のドライエッチング装置や、レジ
スト等の高分子材料を除去するプラズマアッシング装置
や、絶縁膜等を成膜するプラズマＣＶＤ装置や、その他
プラズマを用いた処理装置がある。以下、一般的にプラ
ズマ処理装置として説明する。Embodiments of the present invention will be described below with reference to the drawings. The main plasma processing apparatus to which the present invention can be applied include a dry etching apparatus such as a plasma etching apparatus, a reactive ion etching apparatus, and a sputter etching apparatus, a plasma ashing apparatus for removing a polymer material such as a resist, and the like. There is a plasma CVD apparatus for forming an insulating film and the like, and other processing apparatuses using plasma. Hereinafter, a plasma processing apparatus will be generally described.
【００２３】（１）第１の実施の形態 図３（ａ）は、本発明の第１の実施の形態に係るプラズ
マ損傷評価装置の上面図である。図３（ｂ）は、図３
（ａ）におけるプラズマ損傷評価装置の部分斜視図で、
電子遮蔽用の絶縁膜のパターンが形成された第１の電極
の配線接続パッド及びその周辺部を示す。図４は、図３
（ｂ）のＩ−Ｉ線断面図である。(1) First Embodiment FIG. 3 (a) is a top view of a plasma damage evaluation apparatus according to the first embodiment of the present invention. FIG.
FIG. 2 is a partial perspective view of the plasma damage evaluation device in (a),
The wiring connection pad of the 1st electrode in which the pattern of the insulating film for electron shielding was formed, and its peripheral part are shown. FIG. 4 shows FIG.
It is the II sectional view taken on the line of (b).
【００２４】図３（ａ）に示すように、プラズマ損傷評
価装置の基板１３は、プラズマ処理装置のチャンバ１１
内の基板載置台１２上に置かれている。プラズマ損傷評
価装置の基板１３として、シリコンウエハが用いられて
いる。基板１３表面にはシリコン酸化膜１４が形成さ
れ、その上に同じ大きさ３ｃｍ×１０ｃｍを有する第１
の電極１５と第２の電極１９が相互に分離して形成され
ている。第１の電極１５及び第２の電極１９はその露出
面でプラズマ中のイオンや電子を収集する。As shown in FIG. 3A, the substrate 13 of the plasma damage evaluation apparatus is the chamber 11 of the plasma processing apparatus.
It is placed on the substrate mounting table 12 inside. A silicon wafer is used as the substrate 13 of the plasma damage evaluation device. A silicon oxide film 14 is formed on the surface of the substrate 13, and a first silicon oxide film 14 having the same size of 3 cm × 10 cm is formed thereon.
The electrode 15 and the second electrode 19 are formed separately from each other. The exposed surfaces of the first electrode 15 and the second electrode 19 collect ions and electrons in plasma.
【００２５】第１の電極１５と第２の電極１９の面積を
等しくしているのは以下の理由による。即ち、プラズマ
生成電力の印加により第１の電極１５と第２の電極１９
に基づく寄生容量に起因して第１の電極１５と第２の電
極１９に変位電流が生じる。第１の電極１５と第２の電
極１９の面積が等しい場合、第１の電極１５を流れる変
位電流と第２の電極１９を流れる変位電流とが等しくな
る。従って、第１の電極１５と第２の電極１９間ではそ
れらは相互に打ち消しあうため、第１の電極１５と第２
の電極１９間に流れる変位電流成分を抑制することがで
きる。なお、場合により、第１の電極１５と第２の電極
１９の面積を等しくしなくてもよいことはいうまでもな
い。The reason why the areas of the first electrode 15 and the second electrode 19 are made equal is as follows. That is, the first electrode 15 and the second electrode 19 are applied by applying the plasma generation power.
A displacement current is generated in the first electrode 15 and the second electrode 19 due to the parasitic capacitance based on When the areas of the first electrode 15 and the second electrode 19 are equal, the displacement current flowing through the first electrode 15 and the displacement current flowing through the second electrode 19 are equal. Therefore, the first electrode 15 and the second electrode 19 cancel each other out, so that the first electrode 15 and the second electrode 19 cancel each other.
It is possible to suppress the displacement current component flowing between the electrodes 19 of. Needless to say, the areas of the first electrode 15 and the second electrode 19 may not be equal in some cases.
【００２６】また、第１の電極１５と第２の電極１９は
基板１３上のシリコン酸化膜１４の上に形成されている
ため、第１の電極１５と第２の電極１９はフローティン
グの状態になっている。このため、第１の電極１５と第
２の電極１９間に流れる電流は基板１３の電位の影響を
受けない。従って、基板１３にバイアス電圧を付与して
もダメージ電流の評価に問題はない。Further, since the first electrode 15 and the second electrode 19 are formed on the silicon oxide film 14 on the substrate 13, the first electrode 15 and the second electrode 19 are in a floating state. Has become. Therefore, the current flowing between the first electrode 15 and the second electrode 19 is not affected by the potential of the substrate 13. Therefore, even if a bias voltage is applied to the substrate 13, there is no problem in evaluating the damage current.
【００２７】第１の電極１５は複数の矩形領域１６を除
いて膜厚約１μｍのレジスト膜１８で被覆されている。
矩形領域１６は第１の電極１５上に左右１６箇所ずつ計
３２箇所に並んで形成され、各矩形領域１６はそれぞれ
４ｍｍ×１１ｍｍの大きさを有する。矩形領域１６には
第１の電極１５が露出している。また、図３（ｂ）に示
すように、各矩形領域１６には幅０．５μｍの帯状のレ
ジスト膜（パターニングされた絶縁膜）１８ａが複数
個、相互の間隔０．５μｍを保ってラインアンドスペー
スをなすように形成されている。帯状のレジスト膜１８
ａはレジスト膜１８をパターニングして形成される。パ
ターン幅に対する膜厚の比（アスペクト比）は２とさ
れ、パターン全体で電子遮蔽効果を有する。The first electrode 15 is covered with a resist film 18 having a film thickness of about 1 μm except a plurality of rectangular regions 16.
The rectangular areas 16 are formed on the first electrode 15 in a total of 32 areas, 16 on each side, and each rectangular area 16 has a size of 4 mm × 11 mm. The first electrode 15 is exposed in the rectangular region 16. In addition, as shown in FIG. 3B, a plurality of strip-shaped resist films (patterned insulating films) 18a each having a width of 0.5 μm are formed in each rectangular region 16 with a line interval of 0.5 μm. It is formed to make a space. Strip resist film 18
a is formed by patterning the resist film 18. The ratio of the film thickness to the pattern width (aspect ratio) is 2, and the entire pattern has an electron blocking effect.
【００２８】第１の電極１５の端の方にも第１の電極１
５が露出した箇所が形成され、電流検出手段（電流を検
出する手段）６０や、図５に示す電圧検出手段（電圧を
検出する手段）６１とつながった配線２２を第１の電極
１５に接続する配線接続パッド１７となる。図３（ｂ）
に示すように、配線２２はプラズマに曝されないように
芯線２２ａが絶縁被覆されたものを用いている。その芯
線２２ａは第１の電極１５に銀ペースト２７により導電
性を保って固定され、さらにプラズマに曝されないよう
に絶縁ペースト２８で被覆されている。芯線がプラズマ
に曝されると誤差の原因となるからである。The first electrode 1 is also provided at the end of the first electrode 15.
5 is formed, and the wiring 22 connected to the current detecting means (means for detecting current) 60 and the voltage detecting means (means for detecting voltage) 61 shown in FIG. 5 is connected to the first electrode 15. The wiring connection pad 17 is formed. FIG. 3 (b)
As shown in FIG. 5, the wire 22 is made of a core wire 22a with an insulating coating so as not to be exposed to plasma. The core wire 22a is fixed to the first electrode 15 by a silver paste 27 while maintaining its conductivity, and is covered with an insulating paste 28 so as not to be exposed to plasma. This is because exposure of the core wire to the plasma causes an error.
【００２９】また、第２の電極１９は電子やイオンを収
集する露出面２０を除いてレジスト膜１８により被覆さ
れている。第２の電極１９の露出面２０の面積は矩形領
域１６に露出する第１の電極１５の露出面積と等しくな
るようにしている。第１の電極１５の露出面積と第２の
電極１９の露出面２０の面積とを等しくしているのは、
第１の電極１５及び第２の電極１９の上方への電子とイ
オンの到達量が等しくなるようにするためである。電荷
が流入する前の初期状態が同じ条件となり、蓄積電荷量
をより正確に測定することができる。なお、これらの露
出面積は常に等しくする必要はない。The second electrode 19 is covered with the resist film 18 except the exposed surface 20 for collecting electrons and ions. The area of the exposed surface 20 of the second electrode 19 is made equal to the exposed area of the first electrode 15 exposed in the rectangular region 16. The exposed area of the first electrode 15 and the exposed surface 20 of the second electrode 19 are equal to each other.
This is to make the arrival amounts of electrons and ions above the first electrode 15 and the second electrode 19 equal. The initial condition before the charge flows in is the same condition, and the accumulated charge amount can be measured more accurately. The exposed areas do not always have to be equal.
【００３０】第２の電極１９の端の方には電流検出手段
６０や図５に示す電圧検出手段６１とつながった配線２
３を第２の電極１９に接続する配線接続パッド２１が形
成されている。配線２３も配線２２と同じように芯線が
絶縁被覆されたものを用い、その芯線は第２の電極１９
に銀ペーストにより導電性を保って固定され、さらにプ
ラズマに曝されないように絶縁ペーストで被覆されてい
る。At the end of the second electrode 19, the wiring 2 connected to the current detecting means 60 and the voltage detecting means 61 shown in FIG.
Wiring connection pads 21 for connecting 3 to the second electrode 19 are formed. Similarly to the wiring 22, the wiring 23 has a core wire with an insulating coating, and the core wire is the second electrode 19
Is fixed with silver paste while maintaining conductivity, and is covered with an insulating paste so as not to be exposed to plasma.
【００３１】配線２２，２３はチャンバ１１内から外部
に引き出され、２つの配線２２，２３間に電流検出手段
６０や電圧検出手段６１が接続される。電流検出手段６
０は、ダイオード２４と電流計２５が互いに直列に接続
され、さらにこれらに並列にコンデンサ２６が接続され
ている。また、電圧検出手段６１は、図５に示すよう
に、ダイオード２４と電圧計３０が並列接続され、さら
にこれらに並列にコンデンサ２６が接続されている。な
お、図５のように、電流計２５をダイオード２４と直列
に接続してもよく、これにより、ダイオード２４を流れ
る電流とダイオード２４の両端に発生する電圧とを同時
に測定することが可能となる。The wirings 22 and 23 are drawn out from the inside of the chamber 11 and the current detecting means 60 and the voltage detecting means 61 are connected between the two wirings 22 and 23. Current detection means 6
In 0, a diode 24 and an ammeter 25 are connected in series with each other, and a capacitor 26 is connected in parallel with them. Further, in the voltage detecting means 61, as shown in FIG. 5, a diode 24 and a voltmeter 30 are connected in parallel, and a capacitor 26 is connected in parallel to them. As shown in FIG. 5, the ammeter 25 may be connected in series with the diode 24, which makes it possible to simultaneously measure the current flowing through the diode 24 and the voltage generated across the diode 24. .
【００３２】コンデンサ２６を並列接続しているのは、
第１の電極１５と第２の電極１９の間で直流分をカット
するため、及び適当な量の電荷を蓄積するためである。
なお、第１の電極１５と第２の電極１９の間にはもとも
とシリコン酸化膜１４が介在するので、寄生容量が存在
する。この寄生容量をコンデンサ２６の代わりに用いて
もよいが、適量の電荷を蓄積し、感度向上を図るため、
容量を変えられるコンデンサ２６を並列接続したもので
ある。The capacitor 26 connected in parallel is
This is because the direct current component is cut off between the first electrode 15 and the second electrode 19 and an appropriate amount of electric charge is stored.
Since the silicon oxide film 14 is originally interposed between the first electrode 15 and the second electrode 19, there is a parasitic capacitance. This parasitic capacitance may be used instead of the capacitor 26, but in order to accumulate an appropriate amount of electric charge and improve the sensitivity,
A capacitor 26 whose capacity can be changed is connected in parallel.
【００３３】また、ダイオード２４を用いているのは、
ダイオード２４の順方向の電流電圧特性はＦＮ電流が流
れるときの絶縁膜の電流電圧特性と類似しているため、
より正確に絶縁膜の絶縁破壊をモニタすることができる
からである。このとき、２以上のダイオード２４を直列
接続することにより、評価しようとする絶縁膜の膜厚に
対応させて実情に合わせ、より正確に絶縁膜の絶縁破壊
を評価することができる。The diode 24 is used as follows.
Since the forward current-voltage characteristic of the diode 24 is similar to the current-voltage characteristic of the insulating film when the FN current flows,
This is because the dielectric breakdown of the insulating film can be monitored more accurately. At this time, by connecting two or more diodes 24 in series, it is possible to more accurately evaluate the dielectric breakdown of the insulating film in accordance with the film thickness of the insulating film to be evaluated in accordance with the actual situation.
【００３４】次に、上記プラズマ損傷評価装置の使用方
法について図３（ａ），（ｂ），図４を参照しながら説
明する。プラズマ処理装置として誘導結合型プラズマ発
生部を備えたものを用いる。まず、プラズマ損傷評価装
置の基板１３を基板載置台１２に載せ、電流検出手段６
０をチャンバ１１の外部に設置する。その間を配線２
２，２３で接続する。なお、基板載置台１２はバイアス
電極を兼ねている。また、図４に示すように、基板載置
台１２には基板１３にバイアス電圧を付与するための交
流電源２９が接続されている。Next, a method of using the plasma damage evaluation apparatus will be described with reference to FIGS. 3 (a), 3 (b) and 4. A plasma processing apparatus having an inductively coupled plasma generation unit is used. First, the substrate 13 of the plasma damage evaluation device is placed on the substrate mounting table 12, and the current detection means 6
0 is installed outside the chamber 11. Wire 2 between them
Connect at 2,23. The substrate mounting table 12 also serves as a bias electrode. Further, as shown in FIG. 4, an AC power supply 29 for applying a bias voltage to the substrate 13 is connected to the substrate mounting table 12.
【００３５】次いで、チャンバ１１内を排気して所定の
圧力に達したら、チャンバ１１内にＡｒガスを導入し、
圧力を５ｍＴｏｒｒに保持する。次に、プラズマ生成の
ためのＲＦアンテナに周波数１３．５６ＭＨｚ、電力１
００Ｗの高周波電力を印加するとともに、基板載置台１
２に周波数６６．６７ｋＨｚ、電力２０Ｗの交流電力を
印加する。交流電力の印加により、プラズマ損傷評価装
置の基板１３にはピーク値間の電圧が１．３５ｋＶ、平
均電圧が凡そ−０．５ｋＶのバイアス電圧が付与され
る。第１の電極１５は電子遮蔽効果により帯電し、ダイ
オード２４ａを介して第１の電極１５から第２の電極１
９に向かってダメージ電流が流れる。Next, when the chamber 11 is evacuated to reach a predetermined pressure, Ar gas is introduced into the chamber 11,
The pressure is kept at 5 mTorr. Next, the RF antenna for plasma generation has a frequency of 13.56 MHz and power of 1
High-frequency power of 00W is applied and the substrate mounting table 1
The AC power having a frequency of 66.67 kHz and a power of 20 W is applied to the No. By applying the AC power, a bias voltage having a voltage between peak values of 1.35 kV and an average voltage of approximately -0.5 kV is applied to the substrate 13 of the plasma damage evaluation apparatus. The first electrode 15 is charged by the electron blocking effect, and is transferred from the first electrode 15 to the second electrode 1 via the diode 24a.
Damage current flows toward 9.
【００３６】ダメージ電流の測定結果を図６に示す。図
６の横軸は線形目盛りで表した時間（μｓ）を示し、右
側の縦軸は線形目盛りで表したバイアス電圧（ｋＶ）を
示し、左側の縦軸は線形目盛りで表したダメージ電流
（ｍＡ）を示す。図６に示すように、ダメージ電流はピ
ーク値約６．５ｍＡのパルス状となり、周波数６６．６
７ｋＨｚのバイアス電圧のピークに同期する。そのダメ
ージ電流のピーク値より直ちにプラズマ損傷の程度を評
価することができる。The measurement results of the damage current are shown in FIG. The horizontal axis of FIG. 6 represents the time (μs) represented on the linear scale, the right vertical axis represents the bias voltage (kV) represented on the linear scale, and the left vertical axis represents the damage current (mA) represented on the linear scale. ) Is shown. As shown in FIG. 6, the damage current has a pulse shape with a peak value of about 6.5 mA, and has a frequency of 66.6.
It is synchronized with the peak of the bias voltage of 7 kHz. The degree of plasma damage can be evaluated immediately from the peak value of the damage current.
【００３７】評価を完了し、問題がないと判断したら引
き続き製造ラインのウエハを処理する。現状のプラズマ
生成条件ではプラズマ損傷の恐れがあると判断した場合
には、プラズマ生成条件（例えばプラズマ生成電力、周
波数、磁場、ガス圧、ガス流量、ガスの種類、放電形式
等）や、バイアス条件（例えばバイアス交流電力、周波
数等）を適正に調整して再評価を行う。When the evaluation is completed and it is determined that there is no problem, the wafers on the manufacturing line are continuously processed. If it is determined that plasma damage may occur under the current plasma generation conditions, plasma generation conditions (eg plasma generation power, frequency, magnetic field, gas pressure, gas flow rate, gas type, discharge type, etc.) and bias conditions (E.g., bias AC power, frequency, etc.) is adjusted appropriately and re-evaluated.
【００３８】次に、図５に示すように、電流検出手段６
０ａの代わりにダイオード２４と電圧計３０とを並列接
続した電圧検出手段（電圧を検出する手段）６１ａを第
１の電極１５と第２の電極１９の間に接続し、かつダイ
オード２４を１つずつ直列接続して増やしていき、ダイ
オード２４ａに流れるダメージ電流と、そのときのダイ
オード２４ａ両端の電圧を測定した。ダメージ電流はバ
イアス電圧が最大になるときに測定した値である。Next, as shown in FIG. 5, the current detecting means 6
0a is connected between the first electrode 15 and the second electrode 19 by a voltage detecting means (means for detecting a voltage) 61a in which a diode 24 and a voltmeter 30 are connected in parallel, and one diode 24 is connected. The damage currents flowing in the diode 24a and the voltage across the diode 24a at that time were measured by serially connecting and increasing each. The damage current is a value measured when the bias voltage becomes maximum.
【００３９】測定結果を図７に示す。図７の横軸は線形
目盛りで表した電圧（Ｖ）を示し、縦軸は線形目盛りで
表したダメージ電流（ｍＡ）を示す。また、図７には、
１個のダイオードの静特性と、２個乃至５個のダイオー
ドを直列に接続したときの静特性が示してあり、測定点
と静特性との対応がとれるようにしてある。図７によれ
ば、ダイオード２４ａを増やす毎にダメージ電流は減少
し、そのときのダイオード２４ａの電圧は増加してい
く。それぞれの点を結んで延長すると、横軸と交わる
点、即ち電流ゼロの点の電圧（Ｖs-e ）は凡そ２．８Ｖ
となる。この程度の電圧が印加されると、ゲート絶縁膜
等に特性劣化が生じることが分かる。以上より、ダイオ
ード２４ａの個数を適当に選んで直列接続し、その点線
で示すラインを越えたか否かでプラズマ損傷の程度を評
価することができる。The measurement results are shown in FIG. The horizontal axis of FIG. 7 indicates the voltage (V) expressed on a linear scale, and the vertical axis indicates the damage current (mA) expressed on a linear scale. In addition, in FIG.
The static characteristics of one diode and the static characteristics when two to five diodes are connected in series are shown, and the correspondence between the measurement points and the static characteristics is shown. According to FIG. 7, each time the number of diodes 24a is increased, the damage current decreases and the voltage of the diode 24a at that time increases. If each point is connected and extended, the voltage (V se ) at the point intersecting the horizontal axis, that is, the point at which the current is zero, is approximately 2.8 V.
Becomes It can be seen that when a voltage of this level is applied, the characteristics of the gate insulating film and the like deteriorate. From the above, it is possible to evaluate the degree of plasma damage depending on whether or not the number of the diodes 24a is properly selected and connected in series, and the line shown by the dotted line is crossed.
【００４０】このように、電圧検出手段６１ａを用いる
と、測定した電圧によりプラズマ損傷の程度を判断する
ことが可能である。このとき、ダイオード２４を複数直
列接続して立ち上がり電圧を高くすることにより、評価
しようとする絶縁膜の膜厚に対応した評価が可能とな
る。なお、図７ではダイオードの両端の電圧を測定して
いるが、ダイオードを接続しなくてもよい。この場合、
第１の電極１５と第２の電極１９の間に発生する電圧を
直接電圧計３０で測定することになる。As described above, by using the voltage detecting means 61a, it is possible to judge the extent of plasma damage from the measured voltage. At this time, by connecting a plurality of diodes 24 in series and increasing the rising voltage, the evaluation corresponding to the film thickness of the insulating film to be evaluated becomes possible. Although the voltage across the diode is measured in FIG. 7, the diode may not be connected. in this case,
The voltage generated between the first electrode 15 and the second electrode 19 is directly measured by the voltmeter 30.
【００４１】次に、コンデンサ２６の容量値を変えた場
合のダメージ電流の変化の様子を調査した。プラズマ損
傷評価装置として図３（ａ）に示すものを用いた。コン
デンサ２６の容量値（Ｃ）を０．０２、０．１、１μＦ
と変化させた。図８は調査結果を示す特性図である。図
８の横軸は線形目盛りで表した時間（μｓ）を示し、縦
軸は線形目盛りで表したダメージ電流（ｍＡ）を示す。Next, how the damage current changes when the capacitance value of the capacitor 26 is changed was investigated. The plasma damage evaluation apparatus shown in FIG. 3 (a) was used. The capacitance value (C) of the capacitor 26 is 0.02, 0.1, 1 μF
I changed it. FIG. 8 is a characteristic diagram showing the investigation results. The horizontal axis of FIG. 8 represents the time (μs) represented on the linear scale, and the vertical axis represents the damage current (mA) represented on the linear scale.
【００４２】図８によれば、Ｃ＝０．０２μＦのとき検
出電流は最も大きくなった。また、Ｃ＝１μＦのとき、
検出すべき電流がノイズに埋もれて検出不可能であっ
た。即ち、コンデンサ２６の容量値があまり大きいと、
蓄積電荷による電圧の変化が小さいため、正確な測定は
できない。逆に、コンデンサ２６の容量値が小さいと、
十分な電荷が蓄積されないため、正確な測定はできな
い。従って、感度が適度に大きくなるような最適値が存
在するものと考えられる。実験では、Ｃ＝０．０２μＦ
のときであったといえる。According to FIG. 8, the detected current was the largest when C = 0.02 μF. When C = 1 μF,
The current to be detected was buried in noise and could not be detected. That is, if the capacitance value of the capacitor 26 is too large,
Accurate measurement is not possible because the change in voltage due to accumulated charge is small. Conversely, if the capacitance value of the capacitor 26 is small,
Accurate measurements are not possible because not enough charge is accumulated. Therefore, it is considered that there is an optimum value at which the sensitivity is appropriately increased. In the experiment, C = 0.02 μF
It can be said that it was the time.
【００４３】次に、周波数１３．５６ＭＨｚのプラズマ
生成電力を断続的に印加してプラズマを生成した場合の
ダメージ電流について調査した。即ち、図３（ａ），
（ｂ），図４に示すプラズマ損傷評価装置を用い、プラ
ズマ処理装置の基板載置台１２に載置した。プラズマ処
理装置は誘導結合型プラズマ発生部を備えたものを用い
る。Next, the damage current in the case where plasma was generated by intermittently applying plasma generation power having a frequency of 13.56 MHz was investigated. That is, in FIG.
(B) Using the plasma damage evaluation apparatus shown in FIG. 4, the apparatus was mounted on the substrate mounting table 12 of the plasma processing apparatus. As the plasma processing apparatus, one provided with an inductively coupled plasma generating section is used.
【００４４】まず、プラズマ損傷評価装置の基板１３を
基板載置台１２に載せ、電流検出手段６０をチャンバ１
１の外部に設置する。その間を配線２２，２３で接続す
る。次いで、チャンバ１１内を排気して所定の圧力に達
したら、チャンバ１１内にＡｒガスを導入し、圧力を５
ｍＴｏｒｒに保持する。次に、周波数１３．５６ＭＨｚ
の高周波電力をオン時間５μｓ、オフ時間１０μｓでオ
ン・オフさせながらＲＦアンテナに印加する。時間平均
した電力を１００Ｗとする。また、基板載置台１２に周
波数６６．６７ｋＨｚ、電力２０Ｗの交流電力を印加す
る。これにより、プラズマ損傷評価装置の基板１３には
ピーク値間の電圧が１．３５ｋＶ、平均電圧が凡そ−
０．５ｋＶのバイアス電圧が付与される。First, the substrate 13 of the plasma damage evaluation apparatus is placed on the substrate mounting table 12, and the current detecting means 60 is set in the chamber 1.
Installed outside 1. Wirings 22 and 23 connect between them. Next, when the inside of the chamber 11 is evacuated and a predetermined pressure is reached, Ar gas is introduced into the chamber 11 to reduce the pressure to 5
Hold at mTorr. Next, the frequency 13.56MHz
Is applied to the RF antenna while being turned on and off at an on time of 5 μs and an off time of 10 μs. The power averaged over time is 100W. Further, AC power having a frequency of 66.67 kHz and an electric power of 20 W is applied to the substrate mounting table 12. As a result, the substrate 13 of the plasma damage evaluation apparatus has a voltage between peak values of 1.35 kV and an average voltage of approximately −
A bias voltage of 0.5 kV is applied.
【００４５】放電の開始より、ダメージ電流が流れる。
このとき、ダイオード２４には周波数６６．６７ｋＨｚ
のバイアス電圧の最大値（正の値）及び最小値（負の
値）に同期したパルス状のダメージ電流が第１の電極１
５から第２の電極１９に向かって流れる。最大値及び最
小値に同期しているダメージ電流をそれぞれ図９（ｂ）
の左の図及び右の図に示す。図９（ｂ）の２つの図にお
いて、ともに横軸は線形目盛りで表した時間（μｓ）を
示し、縦軸は線形目盛りで表したダメージ電流（ｍＡ）
を示す。A damage current flows from the start of discharge.
At this time, the diode 24 has a frequency of 66.67 kHz.
The pulse-like damage current synchronized with the maximum value (positive value) and the minimum value (negative value) of the bias voltage of the first electrode 1
5 to the second electrode 19. Damage currents synchronized with the maximum value and the minimum value are shown in FIG. 9 (b), respectively.
In the left and right figures. In both figures of FIG. 9 (b), the horizontal axis represents the time (μs) represented on the linear scale, and the vertical axis represents the damage current (mA) represented on the linear scale.
Is shown.
【００４６】図９（ｂ）の左の図に示すように、バイア
ス電圧の最大値に同期（位相０°）しているダメージ電
流は、ピーク値約６．５〜７ｍＡであり、バイアス電圧
の最小値に同期（位相１８０°）しているダメージ電流
は、図９（ｂ）の右の図に示すように、ピーク値約９ｍ
Ａであった。最大値に同期しているダメージ電流の方が
最小値に同期しているダメージ電流よりも小さく、従来
の結果と一致することが確認された。その理由は以下の
通りである。即ち、プラズマ中の電子温度が低いと電子
遮蔽ダメージが小さいことと、パルスプラズマ中の電子
温度が時間的に変化することはよく知られており、パル
ス放電のオフ時間の最後に電子温度が最小となる。よっ
て、パルス放電のオフ時間の最後に基板バイアスを最大
にすることにより基板に入射する電子の電子温度が最小
になるので、電子遮蔽ダメージを軽減することが可能と
なる。As shown in the diagram on the left side of FIG. 9B, the damage current synchronized with the maximum value of the bias voltage (phase 0 °) has a peak value of about 6.5 to 7 mA. The damage current synchronized with the minimum value (phase 180 °) has a peak value of about 9 m as shown in the right diagram of FIG. 9 (b).
A. It was confirmed that the damage current synchronized with the maximum value was smaller than the damage current synchronized with the minimum value, which was in agreement with the conventional result. The reason is as follows. That is, it is well known that the electron shielding damage is small when the electron temperature in the plasma is low and that the electron temperature in the pulse plasma changes with time, and the electron temperature becomes the minimum at the end of the off time of the pulse discharge. Becomes Therefore, by maximizing the substrate bias at the end of the off time of the pulse discharge, the electron temperature of the electrons incident on the substrate is minimized, so that electron shielding damage can be reduced.
【００４７】このように、既に出願されている本願発明
者の別の発明に係る同期バイアス・パルスプラズマ法と
して、特に位相０°で電子遮蔽効果によるダメージを抑
制することができることについて本発明を適用して確認
することができた。従って、本発明の方法は信頼性の高
いものであるといえる。 （２）第２の実施の形態 図１０は、本発明の第２の実施の形態に係るプラズマ損
傷評価装置の基板について示す上面図である。As described above, the present invention is applied as a synchronous bias pulse plasma method according to another invention of the present inventor, which has already been applied, in that damage due to the electron shielding effect can be suppressed particularly at a phase of 0 °. I was able to confirm. Therefore, it can be said that the method of the present invention is highly reliable. (2) Second Embodiment FIG. 10 is a top view showing a substrate of a plasma damage evaluation apparatus according to a second embodiment of the present invention.
【００４８】第１の実施の形態と異なるところは、一つ
の第２の電極１９ａに対して複数の第１の電極１５ａ〜
１５ｃが互いに分離して基板１３ａ上に配置されている
ことである。ダイオードは各々の第１の電極１５ａ〜１
５ｃと第２の電極１９ａの間に接続される。また、第１
の電極１５ａ〜１５ｃ及び第２の電極１９ａは全て同じ
大きさを有し、それぞれ１．５ｃｍ×５ｃｍとなってい
る。上記以外の他の符号については、図中、１６ａ〜１
６ｃはそれぞれ第１の電極１５ａ〜１５ｃに形成された
複数の矩形領域で、それぞれの矩形領域１６ａ〜１６ｃ
には第１の電極１５ａ〜１５ｃが露出し、電子遮蔽用の
レジスト膜のパターンが形成されている。１７ａ〜１７
ｃはそれぞれ第１の電極１５ａ〜１５ｃへの配線接続パ
ッド、２０ａはレジスト膜等により制限された第２の電
極１９ａの露出面、２１ａは第２の電極１９ａへの配線
接続パッドである。The difference from the first embodiment is that one second electrode 19a has a plurality of first electrodes 15a to 15a.
15c is separated from each other and arranged on the substrate 13a. The diodes are each of the first electrodes 15a-1
It is connected between 5c and the second electrode 19a. Also, the first
The electrodes 15a to 15c and the second electrode 19a have the same size, and each has a size of 1.5 cm × 5 cm. Reference numerals other than the above, 16a to 1 in the figure
Reference numeral 6c denotes a plurality of rectangular areas formed on the first electrodes 15a to 15c, respectively.
The first electrodes 15a to 15c are exposed to the outside, and a pattern of a resist film for electron shielding is formed. 17a-17
c is a wiring connection pad to the first electrodes 15a to 15c, 20a is an exposed surface of the second electrode 19a limited by a resist film or the like, and 21a is a wiring connection pad to the second electrode 19a.
【００４９】また、図１１に、第１の電極及び第２の電
極に関する図１０と別の配置について示す。図１１はプ
ラズマ損傷評価装置の基板の上面図であり、図１０の場
合と異なるところは、基板１３ａ上の絶縁膜の上に第１
の電極１５ｄ，１５ｅと第２の電極１９ｂ，１９ｃの二
対の組が形成されていることである。上記以外の他の符
号については、図中、１６ｄ，１６ｅはそれぞれ第１の
電極１５ｄ，１５ｅに形成された複数の矩形領域で、そ
れぞれの矩形領域１６ｄ，１６ｅには第１の電極１５
ｄ，１５ｅが露出し、電子遮蔽用のレジスト膜のパター
ンが形成されている。１７ｄ，１７ｅはそれぞれ第１の
電極１５ｄ，１５ｅへの配線接続パッド、２０ｂ，２０
ｃは第２の電極１９ｂ，１９ｃの露出面、２１ｂ，２１
ｃは第２の電極１９ｂ，１９ｃへの配線接続パッドであ
る。FIG. 11 shows an arrangement different from FIG. 10 regarding the first electrode and the second electrode. FIG. 11 is a top view of the substrate of the plasma damage evaluation apparatus. The difference from the case of FIG. 10 is that the first film is formed on the insulating film on the substrate 13a.
That is, two pairs of the electrodes 15d and 15e and the second electrodes 19b and 19c are formed. Regarding the other reference numerals other than the above, in the figure, 16d and 16e are a plurality of rectangular regions formed in the first electrodes 15d and 15e, respectively, and the first electrodes 15 are included in the respective rectangular regions 16d and 16e.
D and 15e are exposed, and a pattern of a resist film for electron shielding is formed. 17d and 17e are wiring connection pads to the first electrodes 15d and 15e, and 20b and 20e, respectively.
c is the exposed surface of the second electrodes 19b, 19c, and 21b, 21
Reference numeral c is a wiring connection pad to the second electrodes 19b and 19c.
【００５０】上記の第１の電極１５ａ〜１５ｅ表面の各
領域１６ａ〜１６ｅ内に種々の電子遮蔽用のレジスト膜
のパターンを形成し、実際に製造ラインに流れているウ
エハの実情に適合させてよりきめ細かくプラズマ損傷の
評価を行うことができる。例えば、図１０の場合には、
各領域１６ａ〜１６ｃにラインアンドスペースをなすレ
ジスト膜のパターンを形成し、かつそのアスペクト比が
それぞれ１、１．５、２と異なるようにする。これによ
り、複数のアスペクト比についてのプラズマ損傷の程度
を一度に知ることができる。実際の製造ラインのウエハ
に種々のアスペクト比の微細パターンが形成される場
合、プラズマ損傷の程度に関してより一層きめ細かい評
価をすることができる。もちろん、そのアスペクト比を
全て同じにすることも可能であり、これにより、プラズ
マ分布のバラツキに起因するプラズマ損傷の程度の場所
による違いを把握することができる。Various electron-shielding resist film patterns are formed in the regions 16a to 16e on the surfaces of the first electrodes 15a to 15e so as to match the actual conditions of the wafer which is actually flowing in the manufacturing line. The plasma damage can be evaluated more finely. For example, in the case of FIG.
A pattern of a resist film forming a line and space is formed in each of the regions 16a to 16c, and the aspect ratios thereof are different from 1, 1.5 and 2, respectively. Thereby, it is possible to know the degree of plasma damage for a plurality of aspect ratios at once. When fine patterns with various aspect ratios are formed on the wafers of the actual manufacturing line, a more detailed evaluation can be performed regarding the degree of plasma damage. Of course, it is also possible to make all the aspect ratios the same, and by doing so, it is possible to grasp the difference in the extent of plasma damage due to the variation in the plasma distribution depending on the location.
【００５１】また、図１１の場合には、一方の第１の電
極１５ｄ表面の矩形領域１６ｄに、０．５μｍの間隔を
保ってラインアンドスペースをなすように、膜厚１μ
ｍ、幅０．５μｍの帯状のレジスト膜のパターンを複数
形成し、もう一方の第１の電極１５ｅ表面の矩形領域１
６ｅには、膜厚１μｍのレジスト膜に所定の間隔を保っ
て並ぶように直径０．５μｍの開口を複数形成する。こ
れにより、レジスト膜のパターンの形状によるプラズマ
損傷の程度の違いを知り、実際のウエハの場合に近い状
態におけるプラズマ損傷を評価することができる。In the case of FIG. 11, the film thickness of 1 μm is formed in the rectangular region 16 d on the surface of the one first electrode 15 d so as to form a line and space with a space of 0.5 μm.
A plurality of strip-shaped resist film patterns each having a width of 0.5 μm and a width of 0.5 μm are formed, and a rectangular region 1 on the surface of the other first electrode 15e is formed.
In 6e, a plurality of openings having a diameter of 0.5 μm are formed in the resist film having a film thickness of 1 μm so as to be arranged with a predetermined interval. This makes it possible to know the difference in the degree of plasma damage depending on the shape of the resist film pattern, and to evaluate the plasma damage in a state close to that of an actual wafer.
【００５２】更に、図１２（ａ）はプラズマの分布が不
均一な場合のプラズマ損傷の評価に有効な電極及びその
基板上の配置について示す上面図である。また、図１２
（ｂ）は電流検出手段６０ｂの回路図、図１２（ｃ）は
電圧検出手段６１ｂの回路図である。図１２（ａ）に示
すように、一つの第２の電極１９ｄに対して３つの第１
の電極１５ｆ〜１５ｈが配置されている。図１０の場合
と異なるところは、第１の電極１５ｆ〜１５ｈ上には電
子遮蔽用の微細パターンが形成されていないことであ
る。なお、図中、１７ｆ〜１７ｈはそれぞれ第１の電極
１５ｆ〜１５ｈへの配線接続パッド、２０ｄは第２の電
極１９ｄの露出面、２１ｄは第２の電極１９ｄへの配線
接続パッドである。各第１の電極１５ｆ〜１５ｈと第２
の電極１９ｄの間に電流検出手段６０ｂ又は電圧検出手
段６１ｂが接続される。Further, FIG. 12 (a) is a top view showing an electrode and its arrangement on the substrate which are effective for evaluating plasma damage when the plasma distribution is non-uniform. FIG.
12B is a circuit diagram of the current detection means 60b, and FIG. 12C is a circuit diagram of the voltage detection means 61b. As shown in FIG. 12A, three first electrodes are provided for one second electrode 19d.
Electrodes 15f to 15h are arranged. The difference from the case of FIG. 10 is that a fine pattern for electron shielding is not formed on the first electrodes 15f to 15h. In the figure, 17f to 17h are wiring connection pads to the first electrodes 15f to 15h, 20d is an exposed surface of the second electrode 19d, and 21d is a wiring connection pad to the second electrode 19d. Each of the first electrodes 15f to 15h and the second electrode
The current detecting means 60b or the voltage detecting means 61b is connected between the electrodes 19d.
【００５３】電流検出手段６０ｂは、図１２（ｂ）に示
すように、ダイオード２４ｂと電流計２５とが直列接続
され、かつその全体にコンデンサ２６が並列接続され
る。ダイオード２４ｂはダイオード特性を有する素子が
逆並列に接続され、これにより、何れの向きの電流でも
測定することができるため、第１の電極１５ｆ〜１５ｈ
の上、或いは第２の電極１９ｄの上どちらにプラズマ分
布の不均一が生じた場合にも測定が可能となる。As shown in FIG. 12B, the current detecting means 60b has a diode 24b and an ammeter 25 connected in series, and a capacitor 26 connected in parallel to the whole. As the diode 24b, elements having diode characteristics are connected in anti-parallel, so that a current in any direction can be measured, and thus the first electrodes 15f to 15h.
It is possible to perform measurement regardless of whether the plasma distribution becomes non-uniform on either the upper part or the second electrode 19d.
【００５４】電圧検出手段６１ｂは、図１２（ｃ）に示
すように、ダイオード２４ｂと電圧計３０とコンデンサ
２６とが並列接続される。ダイオード２４ｂはダイオー
ド特性を有する素子が逆並列に接続されている。以上に
より、プラズマ分布が場所により不均一になる場合、ど
の場所で発生しているかを特定することができ、かつそ
の程度も知ることができる。In the voltage detecting means 61b, as shown in FIG. 12 (c), the diode 24b, the voltmeter 30 and the capacitor 26 are connected in parallel. As the diode 24b, elements having diode characteristics are connected in antiparallel. From the above, when the plasma distribution becomes non-uniform depending on the location, it is possible to identify at which location the plasma is generated and to know the degree thereof.
【００５５】（３）第３の実施の形態 図１３（ａ）は、第３の実施の形態に係る基板載置台に
載置されたプラズマ損傷評価装置について示す上面図で
ある。図１３（ｂ）はそのII-II 線断面図である。上記
第１及び第２の実施の形態では、第１の電極及び第２の
電極に配線を接続するための配線接続パッド１７，１７
ａ〜１７ｈ，２１，２１ａ〜２１ｄが基板１３，１３ａ
〜１３ｃの表面側にあるが、第３の実施の形態では、第
１の電極３２及び第２の電極３４の裏面自体がともに基
板３１の裏面に露出している。(3) Third Embodiment FIG. 13A is a top view showing a plasma damage evaluation apparatus mounted on a substrate mounting table according to a third embodiment. FIG. 13B is a sectional view taken along the line II-II. In the first and second embodiments, the wiring connection pads 17, 17 for connecting the wiring to the first electrode and the second electrode.
a to 17h, 21, 21a to 21d are substrates 13, 13a
In the third embodiment, the back surfaces themselves of the first electrode 32 and the second electrode 34 are both exposed to the back surface of the substrate 31, although they are on the front surface side of the substrate 13 to 13c.
【００５６】図１３（ａ），（ｂ）に示すように、基板
３１はアルミニウムからなり、第１の電極３２及び第２
の電極３４の設置箇所には貫通孔が形成されている。第
１の電極３２及び第２の電極３４と基板３１との間には
絶縁性を保つためアルミナセラミックからなる絶縁性部
材３７が介在し、かつ絶縁性部材３７は第１の電極３２
及び第２の電極３４を基板３１に固定する機能も有す
る。As shown in FIGS. 13A and 13B, the substrate 31 is made of aluminum, and the first electrode 32 and the second electrode 32 are formed.
A through hole is formed at the installation location of the electrode 34. An insulating member 37 made of alumina ceramic is interposed between the first electrode 32 and the second electrode 34 and the substrate 31 in order to maintain insulating properties, and the insulating member 37 is the first electrode 32.
It also has a function of fixing the second electrode 34 to the substrate 31.
【００５７】また、第１の電極３２の表面には複数の矩
形領域３３を除いて絶縁膜、例えばレジスト膜、アルミ
ナ膜又はシリコン酸化膜等が形成されている。各矩形領
域３３には第１の電極３２が露出し、ラインアンドスペ
ースをなすように電子遮蔽用の複数の帯状のレジスト膜
のパターンが形成されている。また、第２の電極３４は
電子やイオンを収集する露出面を有し、他の領域はレジ
スト膜等で被覆されている。第１の電極３２と第２の電
極３４の大きさは等しく、かつ第１の電極３２の露出面
と第２の電極３４の露出面の面積は等しくなっている。An insulating film, such as a resist film, an alumina film or a silicon oxide film, is formed on the surface of the first electrode 32 except for the plurality of rectangular regions 33. The first electrode 32 is exposed in each rectangular region 33, and a plurality of strip-shaped resist film patterns for electron shielding are formed so as to form lines and spaces. The second electrode 34 has an exposed surface for collecting electrons and ions, and the other area is covered with a resist film or the like. The sizes of the first electrode 32 and the second electrode 34 are equal, and the areas of the exposed surface of the first electrode 32 and the exposed surface of the second electrode 34 are equal.
【００５８】この場合、プラズマ処理装置の基板載置台
４１に貫通孔４４ａ，４４ｂを形成し、その貫通孔４４
ａ，４４ｂを通って行き来する２つの基板押上ピン４３
ａ，４３ｂを備えるとよい。２つの基板押上ピン４３
ａ，４３ｂには電流検出手段２４〜２６を接続させる。
基板載置台４１が静電チャックを兼ね、静電チャックに
よりウエハが基板載置台４１に固定されるようなウエハ
保持方式等を採用した装置に適用する場合、上記２つの
基板押上ピン４３ａ，４３ｂはウエハを離脱させるとき
にウエハを持ち上げるウエハリフトピンとしても機能す
る。なお、基板載置台４１の表面は絶縁膜４２で被覆さ
れている。In this case, through holes 44a and 44b are formed in the substrate mounting table 41 of the plasma processing apparatus, and the through holes 44 are formed.
Two board push-up pins 43 coming and going through a and 44b.
It is preferable to have a and 43b. Two board push-up pins 43
Current detection means 24 to 26 are connected to a and 43b.
When applied to a device that employs a wafer holding system or the like in which the substrate mounting table 41 also serves as an electrostatic chuck and the wafer is fixed to the substrate mounting table 41 by the electrostatic chuck, the two substrate lifting pins 43a and 43b are It also functions as a wafer lift pin that lifts the wafer when the wafer is detached. The surface of the substrate mounting table 41 is covered with an insulating film 42.
【００５９】これにより、必要なときにプラズマ損傷評
価装置の基板３１を基板載置台４１上に搬送して２つの
基板押上ピン４３ａ，４３ｂにより第１の電極３２と第
２の電極３４の間に電流検出手段６０接続させることが
できる。或いは図１３には図示していないが電圧検出手
段６１を接続させてもよい。これにより、プラズマ損傷
評価装置の基板３１と電流検出手段６０等とを分離さ
せ、かつ製造ラインのウエハと同じ形状のプラズマ損傷
評価装置の基板３１を用いることができるので、プラズ
マ損傷評価装置の基板３１を製造ラインのウエハと同じ
ように取り扱える。従って、チャンバへの搬入が容易で
あり、製造ラインの流れを妨害することなく、プラズマ
損傷評価を行うことができる。As a result, the substrate 31 of the plasma damage evaluation apparatus is transported onto the substrate mounting table 41 when necessary, and the two substrate push-up pins 43a and 43b are provided between the first electrode 32 and the second electrode 34. The current detection means 60 can be connected. Alternatively, although not shown in FIG. 13, the voltage detecting means 61 may be connected. As a result, the substrate 31 of the plasma damage evaluation apparatus can be separated from the substrate 31 of the plasma damage evaluation apparatus and the substrate 31 of the plasma damage evaluation apparatus having the same shape as the wafer of the manufacturing line can be used. 31 can be handled in the same manner as a wafer on a manufacturing line. Therefore, it can be easily carried into the chamber, and the plasma damage evaluation can be performed without disturbing the flow of the manufacturing line.
【００６０】図１４は基板の裏面から第１及び第２の電
極に電流検出手段等を接触させることが可能な他のプラ
ズマ損傷評価装置の基板の例を示す断面図である。この
場合は、基板５１としてシリコン基板を用いていること
が図１３の場合と異なる。また、第１及び第２の配線接
続パッド５４ｂ，５５ｂが基板５１の裏面に形成されて
いることが第１及び第２の実施の形態と異なる。FIG. 14 is a cross-sectional view showing an example of a substrate of another plasma damage evaluation apparatus in which the current detecting means and the like can be brought into contact with the first and second electrodes from the back surface of the substrate. In this case, a silicon substrate is used as the substrate 51, which is different from the case of FIG. Further, the first and second wiring connection pads 54b and 55b are formed on the back surface of the substrate 51, which is different from the first and second embodiments.
【００６１】図１４に示すように、基板５１には貫通孔
５３ａ，５３ｂが形成され、貫通孔５３ａ，５３ｂの側
壁はシリコン酸化膜５２で被覆されている。また、シリ
コン基板５１全体はシリコン酸化膜５２で被覆されてい
る。基板５１の表面の第１の電極５４及び第２の電極５
５と、基板５１の裏面の第１の電極５４の配線接続パッ
ド５４ｂと、第２の電極５５の配線接続パッド５５ｂと
はそれぞれ貫通孔５３ａ，５３ｂに埋め込まれた埋込み
導電体５４ａ，５５ａにより電気的に導通が取られてい
る。As shown in FIG. 14, through holes 53a and 53b are formed in the substrate 51, and the side walls of the through holes 53a and 53b are covered with a silicon oxide film 52. The entire silicon substrate 51 is covered with the silicon oxide film 52. The first electrode 54 and the second electrode 5 on the surface of the substrate 51
5, the wiring connection pad 54b of the first electrode 54 on the back surface of the substrate 51, and the wiring connection pad 55b of the second electrode 55 are electrically connected by the embedded conductors 54a and 55a embedded in the through holes 53a and 53b. Continuity is maintained.
【００６２】更に、基板５１の表面の第１の電極５４表
面は図１３（ａ）と同じような平面形状を有し、第１の
電極５４が露出した矩形領域５７に電子遮蔽用の帯状の
レジスト膜のパターン５６ａが形成されている。一方、
第２の電極５５上にはレジスト膜のパターン５６ａなど
は何も形成されておらず、所定の面積を有する矩形領域
５８に単に第２の電極５５が露出しているのみである。Further, the surface of the first electrode 54 on the surface of the substrate 51 has a plane shape similar to that shown in FIG. 13A, and a rectangular area 57 where the first electrode 54 is exposed has a strip shape for electron shielding. A resist film pattern 56a is formed. on the other hand,
No resist film pattern 56a or the like is formed on the second electrode 55, and the second electrode 55 is simply exposed in the rectangular region 58 having a predetermined area.
【００６３】第１の電極５４上及び第２の電極５５上に
は、第１の電極５４の矩形領域５７の露出面積や第２の
電極５５の矩形領域５８の露出面積を調整するためレジ
スト膜５６が形成されている。絶縁膜のパターン５６ａ
もこのレジスト膜５６を利用して形成されている。な
お、図中、図１３（ａ），（ｂ）と同じ符号で示すもの
は図１３（ａ），（ｂ）と同じものを示す。A resist film is formed on the first electrode 54 and the second electrode 55 in order to adjust the exposed area of the rectangular region 57 of the first electrode 54 and the exposed area of the rectangular region 58 of the second electrode 55. 56 is formed. Insulating film pattern 56a
Is also formed using this resist film 56. In the figure, the same reference numerals as those in FIGS. 13 (a) and 13 (b) indicate the same parts as those in FIGS. 13 (a) and 13 (b).
【００６４】図１４の基板を用いても、図１３（ａ），
（ｂ）の場合と同様に、プラズマ損傷評価装置の基板５
１と電流検出手段６０とを分離させ、かつ製造ラインの
ウエハと同じ形状のプラズマ損傷評価装置の基板５１を
用いることができるので、プラズマ損傷評価装置の基板
５１を製造ラインのウエハと同じように取り扱える。従
って、チャンバへの搬入が容易であり、製造ラインの流
れを妨害することなく、プラズマ損傷評価を行うことが
できる。Even if the substrate of FIG. 14 is used, as shown in FIG.
As in the case of (b), the substrate 5 of the plasma damage evaluation device
Since the substrate 1 of the plasma damage evaluation apparatus having the same shape as the wafer of the manufacturing line can be used by separating 1 and the current detection means 60, the substrate 51 of the plasma damage evaluation apparatus can be used in the same manner as the wafer of the manufacturing line. I can handle it. Therefore, it can be easily carried into the chamber, and the plasma damage evaluation can be performed without disturbing the flow of the manufacturing line.
【００６５】なお、上記の実施の形態では、絶縁膜のパ
ターンとしてレジスト膜が用いられているが、他の絶縁
膜、例えば、シリコン酸化膜、シリコン窒化膜、アルミ
ナ膜等を用いてもよい。Although the resist film is used as the pattern of the insulating film in the above-mentioned embodiments, other insulating films such as a silicon oxide film, a silicon nitride film and an alumina film may be used.
【００６６】[0066]
【発明の効果】以上のように、本発明においては、第１
の電極と第２の電極が相互に絶縁して形成され、第１の
電極と第２の電極の間に流れる電流を検出する手段又は
発生する電圧を検出する手段が接続されている。従っ
て、不均一なプラズマ分布により第１の電極と第２の電
極の一方が帯電した場合、蓄積電荷に起因する電流又は
電圧を直ちに測定してプラズマ損傷の評価が行えるの
で、製造ラインへの迅速な対応が可能である。As described above, in the present invention, the first
The electrode and the second electrode are formed so as to be insulated from each other, and a means for detecting a current flowing between the first electrode and the second electrode or a means for detecting a generated voltage is connected. Therefore, when one of the first electrode and the second electrode is charged due to the non-uniform plasma distribution, the current or voltage caused by the accumulated charge can be immediately measured to evaluate the plasma damage. It is possible to correspond.
【００６７】電流を検出する手段としてダイオード特性
を有する素子と電流計とを直列接続したものを用い、或
いは電圧を検出する手段としてダイオード特性を有する
素子と電圧計とを並列接続したものを用いると、上記素
子の順方向の電流電圧特性は評価しようとする絶縁膜の
絶縁破壊の電流電圧特性と類似しているため、より正確
に絶縁膜の絶縁破壊をモニタすることができる。更に、
１以上のダイオード特性を有する素子を用いることによ
り、評価しようとする絶縁膜の膜厚に対応させ、より実
情に合った評価を行うことができる。If a device having a diode characteristic and an ammeter are connected in series as a means for detecting a current, or if a device having a diode characteristic and a voltmeter are connected in parallel is used as a means for detecting a voltage. Since the forward current-voltage characteristics of the device are similar to the current-voltage characteristics of the dielectric breakdown of the insulating film to be evaluated, the dielectric breakdown of the insulating film can be monitored more accurately. Furthermore,
By using an element having one or more diode characteristics, it is possible to make the evaluation more suitable for the actual situation by making it correspond to the film thickness of the insulating film to be evaluated.
【００６８】また、第１の電極上にパターニングされた
絶縁膜が形成されているので、プラズマ分布が均一な場
合に、電子遮蔽効果による帯電を評価することができ
る。第１の電極と第２の電極の間に流れる電流を検出す
る手段又は発生する電圧を検出する手段を接続すること
により、蓄積電荷に起因する電流や電圧を直ちに測定し
てプラズマ損傷の評価が行えるので、製造ラインへの迅
速な対応が可能である。Further, since the patterned insulating film is formed on the first electrode, the charging due to the electron blocking effect can be evaluated when the plasma distribution is uniform. By connecting the means for detecting the current flowing between the first electrode and the second electrode or the means for detecting the generated voltage, the current or voltage caused by the accumulated charge can be immediately measured to evaluate the plasma damage. Since it can be done, it is possible to quickly respond to the production line.
【００６９】更に、電荷蓄積用のコンデンサを第１の電
極と第２の電極の間に並列接続し、その容量値を調整す
ることにより、適量の電荷を蓄積し、帯電に関与する電
子やイオンによる電流或いは電圧の検出感度を向上させ
ることが可能である。また、第１及び第２の基板押上ピ
ンを介して電流検出手段又は電圧検出手段が第１及び第
２の電極に接続される。従って、プラズマ損傷評価装置
の基板と電流検出手段又は電圧検出手段とを分離させ、
かつ製造ラインのウエハと同じ形状のプラズマ損傷評価
装置の基板を用いることができる。これをプラズマ処理
装置に適用した場合、必要なときにプラズマ損傷評価装
置の基板を基板載置台上に搬送し、第１及び第２の基板
押上ピンを介して第１及び第２の電極に電流検出手段又
は電圧検出手段を接続させることができる。また、プラ
ズマ損傷評価装置の基板を製造ラインのウエハと同じよ
うに取り扱えるので、チャンバへの搬入が容易であり、
製造ラインの流れを妨害することなく、プラズマ損傷評
価を行うことができる。Further, a charge storage capacitor is connected in parallel between the first electrode and the second electrode and the capacitance value thereof is adjusted to store an appropriate amount of charge, and electrons and ions involved in charging are charged. It is possible to improve the detection sensitivity of the current or the voltage. Further, the current detecting means or the voltage detecting means is connected to the first and second electrodes via the first and second substrate push-up pins. Therefore, the substrate of the plasma damage evaluation device and the current detection means or the voltage detection means are separated,
Moreover, the substrate of the plasma damage evaluation apparatus having the same shape as the wafer on the manufacturing line can be used. When this is applied to the plasma processing apparatus, the substrate of the plasma damage evaluation apparatus is transferred onto the substrate mounting table when necessary, and the current is applied to the first and second electrodes via the first and second substrate lifting pins. A detection means or a voltage detection means can be connected. Further, since the substrate of the plasma damage evaluation device can be handled in the same manner as the wafer of the manufacturing line, it can be easily carried into the chamber,
Plasma damage evaluation can be performed without disturbing the flow of the manufacturing line.
【図１】図１は、本発明に係る２種類のプラズマ損傷評
価装置の原理について示す断面図である。FIG. 1 is a cross-sectional view showing the principle of two types of plasma damage evaluation apparatus according to the present invention.
【図２】図２は、本発明に係る他の２種類のプラズマ損
傷評価装置の原理について示す断面図である。FIG. 2 is a cross-sectional view showing the principle of another two types of plasma damage evaluation apparatus according to the present invention.
【図３】図３（ａ）は、本発明の第１の実施の形態に係
るプラズマ損傷評価装置について示す平面図、図３
（ｂ）は、図３（ａ）の配線接続パッド及びその周辺部
の詳細について示す斜視図である。FIG. 3 (a) is a plan view showing the plasma damage evaluation apparatus according to the first embodiment of the present invention, FIG.
FIG. 3B is a perspective view showing details of the wiring connection pad and its peripheral portion in FIG.
【図４】図４は、本発明の第１の実施の形態に係るプラ
ズマ損傷評価装置について示す、図３（ｂ）のＩ−Ｉ線
断面図である。FIG. 4 is a cross-sectional view taken along the line I-I of FIG. 3B, showing the plasma damage evaluation apparatus according to the first embodiment of the present invention.
【図５】図５は、本発明の第１の実施の形態に係るプラ
ズマ損傷評価装置の基板に接続する電圧検出手段につい
て示す回路図である。FIG. 5 is a circuit diagram showing a voltage detection means connected to a substrate of the plasma damage evaluation apparatus according to the first embodiment of the present invention.
【図６】図６は、本発明の第１の実施の形態に係るプラ
ズマ損傷評価装置を用い、電流検出手段によりダメージ
電流を測定した結果について示す特性図である。FIG. 6 is a characteristic diagram showing a result of measuring a damage current by a current detection means using the plasma damage evaluation apparatus according to the first embodiment of the present invention.
【図７】図７は、本発明の第１の実施の形態に係るプラ
ズマ損傷評価装置を用い、電圧検出手段内の直列接続し
たダイオードの個数を変化させた場合のダメージ電流を
測定した結果について示す特性図である。FIG. 7 shows a result of measuring a damage current when the number of diodes connected in series in the voltage detection means is changed by using the plasma damage evaluation apparatus according to the first embodiment of the present invention. It is a characteristic view to show.
【図８】図８は、本発明の第１の実施の形態に係るプラ
ズマ損傷評価装置を用い、電流検出手段内の可変コンデ
ンサの容量値を変化させた場合のダメージ電流を測定し
た結果について示す特性図である。FIG. 8 shows a result of measuring a damage current when the capacitance value of the variable capacitor in the current detecting means is changed by using the plasma damage evaluation apparatus according to the first embodiment of the present invention. It is a characteristic diagram.
【図９】図９（ａ）は、本発明の第１の実施の形態に係
るプラズマ損傷評価装置を用い、プラズマ生成電力を断
続的に印加した場合のタイムチャートであり、図９
（ｂ）は、図９（ａ）のタイムチャートに従って電流検
出手段によりダメージ電流を測定した結果について示す
特性図である。FIG. 9A is a time chart when the plasma generation evaluation device according to the first embodiment of the present invention is used and the plasma generation power is intermittently applied.
FIG. 9B is a characteristic diagram showing the result of measuring the damage current by the current detection means according to the time chart of FIG.
【図１０】図１０は、本発明の第２の実施の形態に係る
プラズマ損傷評価装置の基板について示す平面図（その
１）である。FIG. 10 is a plan view (No. 1) showing the substrate of the plasma damage evaluation apparatus according to the second embodiment of the present invention.
【図１１】図１１は、本発明の第２の実施の形態に係る
プラズマ損傷評価装置の基板について示す平面図（その
２）である。FIG. 11 is a plan view (No. 2) showing the substrate of the plasma damage evaluation apparatus according to the second embodiment of the present invention.
【図１２】図１２（ａ）は、本発明の第２の実施の形態
に係るプラズマ損傷評価装置の基板について示す平面図
（その３）である。図１２（ｂ）はその基板上の電極に
接続する電流検出手段の回路図、図１２（ｃ）はその基
板上の電極に接続する電圧検出手段の回路図である。FIG. 12 (a) is a plan view (No. 3) showing the substrate of the plasma damage evaluation apparatus according to the second embodiment of the present invention. FIG. 12B is a circuit diagram of the current detecting means connected to the electrodes on the substrate, and FIG. 12C is a circuit diagram of the voltage detecting means connected to the electrodes on the substrate.
【図１３】図１３（ａ）は、本発明の第３の実施の形態
に係るプラズマ損傷評価装置の基板について示す平面
図、図１３（ｂ）は、図１３（ａ）のII−II線断面図で
ある。13 (a) is a plan view showing a substrate of a plasma damage evaluation apparatus according to a third embodiment of the present invention, and FIG. 13 (b) is a line II-II in FIG. 13 (a). FIG.
【図１４】図１４は、本発明の第３の実施の形態に係る
他のプラズマ損傷評価装置の基板について示す断面図で
ある。FIG. 14 is a cross-sectional view showing a substrate of another plasma damage evaluation apparatus according to the third embodiment of the present invention.
【図１５】図１５は、従来のプラズマ損傷の例について
示す断面図である。FIG. 15 is a cross-sectional view showing an example of conventional plasma damage.
【図１６】図１６（ａ）は、従来の他のプラズマ損傷の
例について示す断面図、図１６（ｂ）は、図１６（ａ）
の部分拡大断面図である。16 (a) is a cross-sectional view showing another example of conventional plasma damage, and FIG. 16 (b) is FIG. 16 (a).
It is the elements on larger scale sectional view.
１１ チャンバ、 １２，４１ 基板載置台、 １３，３１，５１，１０１ 基板、 １４，３２，３６，４２，５２，１０２ シリコン酸化
膜（絶縁膜）、１５，１５ａ〜１５ｈ，３２，５４，１
０３ 第１の電極、 １６，１６ａ〜１６ｈ，２０，２０ａ〜２０ｄ，３３，
３５，５７，５８ 矩形領域、 １７，１７ａ〜１７ｈ，２１，２１ａ〜２１ｄ，５４
ｂ，５５ｂ 配線接続パッド、 １８，５６ レジスト膜、 １８ａ，５６ａ，１１０ レジスト膜のパターン（絶縁
膜のパターン）、 １９，１９ａ〜１９ｄ，３４，５５，１０４ 第２の電
極、 ２２，２３，１０５，１０６ 配線、 ２２ａ 芯線、 ２４ａ，２４ｂ，１０７ａ，１０７ｂ ダイオード（ダ
イオード特性を有する素子）、 ２５，１０８ 電流計、 ２６，１０９ 電荷蓄積用のコンデンサ、 ２７ 銀ペースト、 ２８ 絶縁ペースト、 ３０，１１１ 電圧計、 ３７ アルミナセラミック部材（絶縁性部材）、 ４３ａ，４３ｂ 基板押上ピン、 ４４ａ，４４ｂ，５３ａ，５３ｂ 貫通孔、 ５４ａ，５５ａ 埋込み導電体、 ６０ａ，６０ｂ，１２０ａ，１２０ｂ 電流検出手段
（電流を検出する手段）、 ６１ａ，６１ｂ，１２１ａ，１２１ｂ 電圧検出手段
（電圧を検出する手段）。11 chamber, 12, 41 substrate mounting table, 13, 31, 51, 101 substrate, 14, 32, 36, 42, 52, 102 silicon oxide film (insulating film), 15, 15a to 15h, 32, 54, 1
03 first electrode, 16, 16a to 16h, 20, 20a to 20d, 33,
35, 57, 58 rectangular area, 17, 17a to 17h, 21, 21a to 21d, 54
b, 55b Wiring connection pad, 18, 56 resist film, 18a, 56a, 110 resist film pattern (insulating film pattern), 19, 19a to 19d, 34, 55, 104 second electrode, 22, 23, 105 , 106 wiring, 22a core wire, 24a, 24b, 107a, 107b diode (element having diode characteristics), 25,108 ammeter, 26,109 charge storage capacitor, 27 silver paste, 28 insulating paste, 30,111 voltage Total, 37 Alumina ceramic member (insulating member), 43a, 43b Board push-up pin, 44a, 44b, 53a, 53b Through hole, 54a, 55a Embedded conductor, 60a, 60b, 120a, 120b Current detection means (current detection) 61a, 61b, 121a, 121b voltage detection Stage (means for detecting the voltage).
Claims (11)
電子及びイオンを収集する第１及び第２の電極と、 前記第１の電極と前記第２の電極の間に流れる電流を検
出する手段又は発生する電圧を検出する手段とを有する
ことを特徴とするプラズマ損傷評価装置。1. A first electrode and a second electrode which are formed to be insulated from each other and collect electrons and ions in plasma, and a means for detecting a current flowing between the first electrode and the second electrode. Or a means for detecting a generated voltage, which is a plasma damage evaluation apparatus.
板上の絶縁膜の上に形成されていることを特徴とする請
求項１に記載のプラズマ損傷評価装置。2. The plasma damage evaluation apparatus according to claim 1, wherein the first electrode and the second electrode are formed on an insulating film on a substrate.
極及び前記第２の電極とそれぞれ接続された第１及び第
２の配線接続パッドを有することを特徴とする請求項２
に記載のプラズマ損傷評価装置。3. The first and second wiring connection pads respectively connected to the first electrode and the second electrode through a through hole of the substrate, respectively.
The plasma damage evaluation device according to.
絶縁膜が形成されていることを特徴とする請求項１乃至
請求項３のいずれかに記載のプラズマ損傷評価装置。4. The plasma damage evaluation apparatus according to claim 1, wherein a patterned insulating film is formed on the first electrode.
イオード特性を有する素子と電流計が直列接続されてな
ることを特徴とする請求項１乃至請求項４のいずれかに
記載のプラズマ損傷評価装置。5. The plasma damage according to any one of claims 1 to 4, wherein the means for detecting the current comprises one or more elements having diode characteristics and an ammeter connected in series. Evaluation device.
イオード特性を有する素子と電圧計とが並列接続されて
なることを特徴とする請求項１乃至請求項４のいずれか
に記載のプラズマ損傷評価装置。6. The plasma according to claim 1, wherein the means for detecting the voltage comprises one or more elements having diode characteristics and a voltmeter connected in parallel. Damage evaluation device.
が等しいことを特徴とする請求項１乃至請求項６のいず
れかに記載のプラズマ損傷評価装置。7. The plasma damage evaluation apparatus according to claim 1, wherein the areas of the first electrode and the second electrode are equal to each other.
検出する手段は、前記第１の電極と前記第２の電極の間
に設けられた電荷蓄積用のコンデンサを有することを特
徴とする請求項１乃至請求項６のいずれかに記載のプラ
ズマ損傷評価装置。8. The means for detecting the current or the means for detecting the voltage has a charge storage capacitor provided between the first electrode and the second electrode. The plasma damage evaluation device according to any one of claims 1 to 6.
記電流を検出する手段又は前記電圧を検出する手段を前
記第１の電極及び前記第２の電極に接続することを特徴
とする請求項１、請求項３乃至請求項８のいずれかに記
載のプラズマ損傷評価装置。9. A means for detecting the current or a means for detecting the voltage is connected to the first electrode and the second electrode via first and second substrate push-up pins. The plasma damage evaluation device according to any one of claims 1 and 3 to 8.
載のプラズマ損傷評価装置をプラズマに曝し、前記第１
の電極と前記第２の電極の間に流れる電流又は発生する
電圧を検出してプラズマ損傷の評価を行うことを特徴と
するプラズマ損傷評価方法。10. The plasma damage evaluation apparatus according to claim 1, wherein the plasma damage evaluation apparatus is exposed to plasma,
A plasma damage evaluation method, characterized in that a current flowing between the electrode and the second electrode or a generated voltage is detected to evaluate the plasma damage.
置をプラズマに曝し、前記電荷蓄積用のコンデンサの容
量を調整して、前記第１の電極と前記第２の電極の間に
流れる電流又は発生する電圧の検出感度を調整してプラ
ズマ損傷の評価を行うことを特徴とするプラズマ損傷評
価方法。11. The plasma damage evaluation apparatus according to claim 8 is exposed to plasma to adjust the capacitance of the charge storage capacitor so that a current flowing between the first electrode and the second electrode or A plasma damage evaluation method characterized in that plasma damage is evaluated by adjusting the detection sensitivity of the generated voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5946796A JPH09252038A (en) | 1996-03-15 | 1996-03-15 | Method and apparatus for evaluation of plasma damage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5946796A JPH09252038A (en) | 1996-03-15 | 1996-03-15 | Method and apparatus for evaluation of plasma damage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252038A true JPH09252038A (en) | 1997-09-22 |
Family
ID=13114154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5946796A Withdrawn JPH09252038A (en) | 1996-03-15 | 1996-03-15 | Method and apparatus for evaluation of plasma damage |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252038A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059880A (en) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | Plasma monitoring method and plasma monitoring system |
| JP2009059991A (en) * | 2007-09-03 | 2009-03-19 | Oki Electric Ind Co Ltd | Sensor for plasma process detection, manufacturing method for the sensor, and manufacturing method for semiconductor device using the sensor |
| JP2010232344A (en) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | Plasma monitoring method |
| JP2013243418A (en) * | 2013-09-12 | 2013-12-05 | Lapis Semiconductor Co Ltd | Monitoring method, plasma monitoring method, monitoring system, and plasma monitoring system |
-
1996
- 1996-03-15 JP JP5946796A patent/JPH09252038A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059880A (en) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | Plasma monitoring method and plasma monitoring system |
| US9005461B2 (en) | 2007-08-31 | 2015-04-14 | Lapis Semiconductor Co., Ltd. | Plasma monitoring method and plasma monitoring system |
| US9412567B2 (en) | 2007-08-31 | 2016-08-09 | Lapis Semiconductor Co., Ltd. | Plasma monitoring method and plasma monitoring system |
| JP2009059991A (en) * | 2007-09-03 | 2009-03-19 | Oki Electric Ind Co Ltd | Sensor for plasma process detection, manufacturing method for the sensor, and manufacturing method for semiconductor device using the sensor |
| JP2010232344A (en) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | Plasma monitoring method |
| JP2013243418A (en) * | 2013-09-12 | 2013-12-05 | Lapis Semiconductor Co Ltd | Monitoring method, plasma monitoring method, monitoring system, and plasma monitoring system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0678909B1 (en) | Monitoring of rf-plasma induced potential on a gate dielectric inside a plasma etcher | |
| JP6316898B2 (en) | Process condition sensing device and method for plasma chamber | |
| US6972579B2 (en) | Wafer integrated plasma probe assembly array | |
| US5869877A (en) | Methods and apparatus for detecting pattern dependent charging on a workpiece in a plasma processing system | |
| US8241928B2 (en) | Test structure and method for detecting charge effects during semiconductor processing | |
| US9530617B2 (en) | In-situ charging neutralization | |
| US7687286B2 (en) | Method and apparatus for determining the thickness of a dielectric layer | |
| EP1611608A2 (en) | Real-time in-line testing of semiconductor wafers | |
| US7501837B2 (en) | Test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique | |
| US6456082B2 (en) | Method for polysilicon crystalline line width measurement post etch in undoped-poly process | |
| JPH09252038A (en) | Method and apparatus for evaluation of plasma damage | |
| GB2293689A (en) | Electrostatic chuck | |
| US6114182A (en) | Measurement of electron shading damage | |
| Murakawa et al. | Direct measurement of surface charging during plasma etching | |
| US7732783B2 (en) | Ultraviolet light monitoring system | |
| KR100448529B1 (en) | Ion current density measuring method and instrument and semiconductor device manufacturing method | |
| JP3333155B2 (en) | TEG pattern for plasma damage evaluation and evaluation method using the same | |
| Ma et al. | Prediction of plasma charging induced gate oxide damage by plasma charging probe | |
| JPH036661B2 (en) | ||
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| KR100450979B1 (en) | Method for fabricating plasma diagnostic wafer | |
| US20210109051A1 (en) | Inspection Structure and Inspection Method | |
| KR100293828B1 (en) | Pattern damage detection method of semiconductor device | |
| EP0582306B1 (en) | Semiconductor device having conductor with aperture | |
| TW502362B (en) | Semiconductor device capable of detecting defects of gate contact |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |