JP2574740B2

JP2574740B2 - Ｐｃｍ信号再生装置

Info

Publication number: JP2574740B2
Application number: JP58243860A
Authority: JP
Inventors: 宏夫岡本; 正治小林; 寛之木村; 敬治野口; 孝雄荒井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-12-26
Filing date: 1983-12-26
Publication date: 1997-01-22
Anticipated expiration: 2012-01-22
Also published as: JPS60136961A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、ディジタルオーディオ信号の誤り訂正に係
り、特にディジタルオーディオテープレコーダに好適な
PCM信号再生装置に関する。

〔発明の背景〕

近年、オーディオにおける伝送信号のディジタル化が
急速に進み、ディジタルオーディオディスク（CD）や放
送衛星による音声のPCM放送等が実施または実施が予定
されている。このような状況の中で、テープレコーダに
おいてもディジタル化が考えられている。

ディジタルテープレコーダとしてはいくつかの方法が
考えられているが、記録密度が高くできる、アクセスが
容易である等の点で、回転ヘッド形テープレコーダ（以
下Ｒ−DATと称する）が優れている。

第１図にＲ−DATのブロック構成を示す。以下図に従
って説明する。

同図では、静止画に関する部分と２チャンネルのオー
ディオ信号に関する部分とが含まれている例を用いてい
るが、静止画を含まない方式でも良い。

アナログオーディオ信号入力端子１−1,1−２には例
えば左チャンネルと右チャンネルのアナログ信号が入力
される。

入力端子１−１、１−２からの入力信号は、アナログ
ディジタル変換回路２に入力され、ディジタル信号に変
換される。ここで変換されたディジタル信号は一旦メモ
リー３に記録される。メモリー３に記録された信号は、
所定の間隔で読み出され、符号化処理回路５により符号
化処理が行われる。ここで該メモリー３の記録及び読み
出し時におけるアドレスは、メモリ制御回路４により制
御され、インターリーブ処理が、施される。

次に符号化処理及びインターリーブ処理を施した信号
は、並列・直列変換回路６により並列信号を直列信号に
変換し、直列信号を得る。

この直列信号に同期信号並びに制御信号発生回路７か
らの信号を時分割多重する。

この信号を変調回路８に入力し、所定のディジタル変
調を行ってから記録アンプ９に入力し、ヘッド切換え回
路10を経てヘッド34,35に入力され、磁気テープ33上に
記録する。

再生は、磁気テープに記録された信号によるヘッド再
生信号31を、ヘッド切換え回路10を経て、再生前値増幅
器11を経て波形等化回路12に入力される。波形等化回路
12において、所定の波形等化を行ってからこの波形等化
出力信号を符号識別回路37に入力し、符号識別とデータ
クロック再生を行う。

符号識別された信号は、復調回路13に入力されると共
に、同期信号検出・保護回路14に入力され、同期信号が
生成される。この同期信号を、制御回路15に入力し、制
御信号を生成する。この制御信号は、図面上では記載さ
れていないが、諸回路ブロックに夫々入力される。

復調回路で復調された信号は順次メモリー16に記録さ
れる。このメモリー16に記録された信号はメモリー制御
回路17により制御し、所定のデインターリーブ処理等を
行って読み出し、誤り訂正回路18に入力し誤りデータの
検出・訂正処理を行う。

これらの誤りデータの検出・訂正処理を行ってデータ
は、次に誤り補正回路21に入力し、誤りデータに関し所
定の補正を行う。

この誤り補正処理データは、ディジタルアナログ変換
回路20に入力されて２チャンネルのアナログ信号19−1,
19−２に変換される。ここで38及び22はデータバスであ
る。

静止画信号７−23は画像変換回路７−24によりディジ
タルコンポーネント信号に変換され記録される。この記
録された信号は、例えばライン単位でメモリー26に移さ
れる。このメモリ26の内容はメモリー制御回路25により
制御され、順次符号回路５に入力され符号化される。符
号化された信号は、並列・直列変換回路６に入力され直
列信号に変換される。

この直列信号に同期信号・制御信号発生回路７からの
信号を時分割多重し、先の音声信号とは別のタイミング
で記録アンプ９に入力し、同様にして磁気テープ33上に
記録する。

再生も同様にして、ヘッドからの再生出力信号31を増
幅等化し、そして符号識別・同期信号の検出・保護を行
い、復調した後順次メモリー27に記録する。メモリー制
御回路28により制御し、この記録された信号を読み出
し、同様に復号処理を行った後、画像変換回路29に入力
し、映像出力信号30に変換する。

ここでシリンダ32及びテープ走行系は、所定の信号を
入力とするシリンダ・キャプスタンサーボ回路36により
制御され、所定の回転数で、所定のテープスピードで、
且つ所定のトラッキングが行われる。

以上がＲ−DATの構成と動作の概要である。

次に第２図によりＲ−DATのテープフォーマットを説
明する。

第２図Ａは２ヘッドのシリンダ32及びテープの巻き付
きを表わしたものであり、巻き付き角（ラップ角）
を例えば180゜以下で本実施例では120゜である。またν
ｔはテープ速度、Ｎはシリンダ回転数を示す。

同図Ｂはテープ33上のトラックパターンを示したもの
で、テープ幅Ａのテープ上に有効トラック幅Ｗの領域に
トラック角θ゜でトラック長がｌのトラックパターンで
ある。

同図Ｃはトラックパターンの拡大図である。ラップ角
120゜の場合の例であり、静止画領域ｐが32゜、そ
して音声領域ｓが69゜とした場合の例を示す。

第３図はブロック構成の具体的な一実施例である。ま
ずブロック長は、符号構成及び伝送系又は媒体のバース
トエラーの大きさ及びランダムエラーレートを考慮しブ
ロック当りのデータ数及びそれに伴うブロック長を決め
た。

以下同図により説明する。

１ブロックは８ビットの同期信号、８ビットの制御・
表示用信号、８ビット単位の12個のデータ語、８ビット
単位の４個のパリティ語と８ビット単位の２個の別のパ
リティ語とにより構成される。ここで先ずデータ語は16
ビットディジタル標本化信号を上位から８ビットで２分
割したものである。これらを上位８ビット分をＵそして
下位８ビット分をＬで示してある。

またパリティ語はP₀、P₁、P₂及びP₃で示される４個の
パリティ語とQ₀及びQ₁で示される他の２個のパリティ語
とがあり、それぞれは異なったデータ語の組により生成
されたものである。またそれぞれのデータ及びパリティ
語とは上位ビットから順に並んでいる。

第４図はインターリーブフォーマットである。このイ
ンターリーブフォーマットはある任意の１トラックにお
けるフォーマットであり、従ってLou及びLolとRou及びR
olはそれぞれ該トラックにおける最初の標本化データの
上位８ビット及び下位８ビットのデータ語を示す。即ち
Lou及びLolはそれぞれ１番目のＬチャンネルデータの上
位８ビット及び下位８ビットのデータ語である。

先ず標本化データは奇数番目のデータ語と偶数番目の
データ語とに分けられる。これは例えばトラックの前半
または後半が連続誤りとなった場合においても、それ以
外のデータ語が誤らなければ平均値補間等によりほぼ元
の値に近い値を生成できるからである。さらに、このよ
うに分けられたデータが連続して誤ることを避けるた
め、隣り合ったデータ例えばLouとL₂uとは一定ブロック
離して伝送または記録される。

また同図中SYNCは同期信号であり所定の８ビットパタ
ーンである。他のＣ＆Ｄは制御表示用信号語で８ビット
である。このように、１ブロックは160ビットで構成さ
れる。

第４図の場合、１フレームは256個のブロックにより
構成されており、例えば17番目のブロックのデータは順
に、L₉₆u、L₉₆l、L₂u、L₂l、L₆₇₆u、L₆₇₆l、B₅₇₆u、R
₅₇₆l、R₄₈₂u、R₄₈₂l、R₃₉₀u、R₃₉₀l、Ｒ_0,48ｕ、Ｐ_0,48
ｌ、Ｐ_2,32ｕ、Ｐ_2,32ｌ、Ｐ_2,32ｌ、Ｑ_0,16及びＱ_1,16
の18個とＣ＆D1個により構成され、同期信号が付加され
る。

第５図は、記録系の動作を示すタイミングチャートで
あり、以下図に従って説明する。

一定の標本化周波数例えば44.1KHzで標本化され、一
定の量子化ビット数例えば16ビットで量子化された２チ
ャンネルのオーディオ信号は、同図Ａのように各々のチ
ャンネルについて一定のサンプル数例えば768サンプル
毎に分割する。このように分割されたデータによりフレ
ームが構成される。即ち同一トラック上に記録される。

先ず分割されたデータ毎にそれぞれのメモリー例えば
RAM1及びRAM2に同図Ｂ、Ｃのタイミングで記録される。
ここで後述のタイミングで処理する場合は、このための
メモリーとしてはRAM1と２を交互に用いる事により可能
である。

次にRAM1及び２のメモリーに記録されたデータは同図
Ｄのタイミングで符号化される。

符号化されたデータは同図Ｅのタイミングで時間軸圧
縮し出力され静止画情報及び他の制御信号を付加して同
図Ｆの記録信号とする。Ｆのタイミング中ハッチした部
分が音声信号領域である。

第６図は再生系の動作を示すタイミングチャートであ
り以下図に従って説明する。

チャンネル１及び２の２つのヘッドからの再生信号の
タイミングを同図Ａに示す。この再生信号中の音声信号
部即ちハッチした部分を同図Ｂに示す。同図Ｂの信号を
順次処理し、メモリーに記録する。メモリーに記録され
たデータは同図Ｃのタイミングで復号処理を行う。この
処理された信号は時間軸伸張し、一定の周期で同図Ｄの
タイミングで出力する。

Ｒ−DATの問題点の１つとしてトラックずれがある。
Ｒ−DATでは、トラッキング方式として例えば特開昭54
−3507のようなATF等によってトラッキング制御を行っ
ているが、ATF信号の欠落等により、第７図の40に示す
ように複数のトラックにまたがって再生してしまう場合
がある。

このような状態では、第４図に示した１トラックの再
生データの中に複数のトラックのデータが入ってしま
う。従って、誤り訂正を行おうとする符号系列に異なる
符号系列のデータが入っている場合があり、後で詳述す
るが誤り位置が既知データが訂正する場合即ち消失訂正
を行った場合等では誤訂正を行う可能性がある。この誤
訂正は異常音の発生の原因となり、ディジタルオーディ
オ装置では問題となる。

〔発明の目的〕

本発明の目的は、トラックずれ等によってインターリ
ーブずれが生じた場合にも効率の良い誤り訂正のできる
PCM信号再生装置を提供する事にある。

〔発明の概要〕

本発明は、記録時にデータを付加されたトラックアド
レス及びブロックアドレスを再生時にチェックし、トラ
ックずれまたはブロックずれが検出された場合には誤り
訂正方法を変え、誤り検出能力の高い誤り訂正を行う事
によって、インターリーブずれに伴って生じる異常音の
発生を防止するものである。

〔発明の実施例〕

以下、本発明の一実施例を説明する。

まず、Ｒ−DATの誤り訂正符号及び誤り訂正方式につ
いて、第４図により説明する。

符号化は、符号長16語、データ語12語のリードソロモ
ン符号（以下RSC（16,12）と略す）及びRSC（18,16）に
よる２重符号化を行っている。すなわち、12語のデータ
語に対してRSC（16,12）によって４語のパリティ語を付
加する。これをC₂符号とする。次に、各データ語及びパ
リティ語に対してインターリーブを行い、それぞれ異な
るC₂符号に含まれる12語のデータ語及び４語のパリティ
語の16語に対してRSC（18,16）によって２語のパリティ
語を付加する。これをC₁符号とする。

まず、C₂符号について説明する。例えば、データ語L₀
u,L₂u,L₄u,R₀u,R₂u,R₄u,L₁u,L₃u,L₅u,R₁u,R₃u,R₅uの12
語より、P₀u,P₂u,P₁u,P₃uの４語のパリティ語を生成す
る。同様にしてデータ語L₀l,L₂l,L₄l,R₀l,R₂l,R₄l,L₁l,
L₃l,L₅l,R₁l,R₃l,R₅lの12語よりP₀l,P₂l,P₁l,P₃lの４語
のパリティ語を生成する。ここで説明を解り易くするた
めに、データ語を順にW₀,W₂,W₃,W₄,W₅,W₆,W₇,W₈,W₉,
W₁₀,W₁₁とし、パリティ語をP₀,P₁,P₂,P₃とおく。

RSC（16,12）は、ガロア体GF（2⁸）上で定義されてい
る。ここで、Ｇ（２）上の８次の既約多項式Ｆ（ｘ）＝x⁸＋x⁴＋x³＋x²＋１を原始多項式とするガロア体GF（2⁸）の原始元をαとす
ると、 g₂（ｘ）＝（ｘ＋１）（ｘ＋α）（ｘ＋α^２）（ｘ＋α
^３）を生成多項式とする符号長16語、データ語12語、パリテ
ィ語４語の符号がRSC（16,12）である。すなわち、C₂符
号の多項式表現 C₂（ｘ）＝W₀x¹⁵＋W₁x¹⁴＋…＋W₁₀x⁵＋W₁₁x⁴ ＋P₀x³＋P₁x²＋P₂x＋P₃ がg₂（ｘ）で割り切れるようにパリティ語P₀,P₁,P₂,P₃
の値を決める。

次に、C₁符号では、インターリーブされた12語のデー
タ語とC₂符号で生成された４語のパリティ語とにより２
語のパリティ語を生成する。例えば、第４図にみられる
インターリーブの場合、例えば17番目のブロックではデ
ータ語としてL₉₆u,L₉₆l,L₂u,L₂l,L₆₇₆u,L₆₇₆l,R₅₇₆u,R
₅₇₆l,R₄₈₂u,R₄₈₂l,R₃₉₀u,R₃₉₀lとパリティ語として、Ｐ
_0,48u,P_0,48l,P_2,32u,P_2,32ｌの16語よりＱ_0,16,とＱ
_1,16の２語のパリティ語を生成する。

ここで説明を解り易くするためにデータ語を順にW₀,W
₁,W₂,W₃,W₄,W₅,W₆,W₇,W₈,W₉,W₁₀,W₁₁とし、パリティ語
としてP₀,P₁,P₂,P₃及びQ₀,Q₁とおく。

RSC（18,16）は、g₁（ｘ）＝（ｘ＋１）（ｘ＋α）を
生成多項式とする符号長18語、データ語16語、パリティ
語２語の符号である。すなわち、C₁符号の多項式表現 C₁（ｘ）＝W₀x¹⁷＋…＋W₁₁x⁶＋P₀x⁵＋P₁x⁴＋P₂x³ ＋P₃x²＋Q₀x＋Q₁ がg₁（ｘ）で割り切れるようにパリティ語Q₀,Q₁の値を
決める。

復号時には、C₁符号で誤り検出及び誤り訂正を行った
後にデインターリーブを行い、そして、C₂符号で誤り検
出及び誤り訂正を行う。C₁符号では符号長18、パリティ
数２、最小距離３、C₂符号では符号長16、パリティ数
４、最小距離５のリードソロモン符号を用いている。従
って、C₁復号では１シンボルの誤り訂正が可能である。
また、C₂復号では、Ｓ個の誤り位置が不明の誤りとＥ個
の誤り位置が既知の誤り（以下の説明では、前者を誤
り、後者を消失とする。）について、 2S＋Ｅ≦４の範囲で誤り訂正を行う事ができる。（特願昭58−1109
31）そこで、C₁復号では誤り検出及び１シンボル訂正を行
い、同時に復号の状態を示すフラグを各ワードに付加
し、C₂復号ではC₁復号で付加されたフラグの状況に応じ
て、以下に示す３種類の復号のうちの最適な復号を行う
事により、能力の優れた誤り訂正を行う事ができる。

（１）Ｓ＝2,E＝0:2個の誤りを訂正する。

（２）Ｓ＝1,E＝2:1個の誤りと２個の消失を訂正する。

（３）Ｓ＝0,E＝4:4個の消失を訂正する。

第８図はC₁復号のフローチャートである。Ｎ（Ｅ）は
C₁復号で検出された誤り数であり、誤りが１個と判断さ
れた場合には１シンボル訂正を行う。また、C₁復号での
復号の状態を示すフラグとしてF₀フラグとF₁フラグを用
いる。F₀フラグは誤りが検出された場合に“1"とし、F₁
フラグは２個以上誤りがあり訂正不能となった場合に
“1"とする。

次に、C₂復号のフローチャートを第９図に示す。同図
において、Ｌ（F₀）,L（F₁）はC₂復号によって検出した
誤り位置とF₀フラグまたはF₁フラグの付加されている位
置の一致数である。Ｎ（F₀）,N（F₁）はそれぞれF₀フラ
グ及びF₁フラグの数である。また、Ｆは訂正不能と判断
したシンボルに付加する訂正不能のフラグであり、Ｆ＝
１の場合にはC₂ブロックのすべてのシンボルにフラグを
付加し、Ｆ＝F₀の場合にはF₀フラグの付加されているシ
ンボルにのみフラグを付加する。

以下、第９図によってC₂復号の手順を説明する。

（１）まず、Ｓ＝2,E＝０として復号を行う。これに
より、任意の位置にある２シンボルまでの誤りの位置を
検出できる。誤りが２個以下と判断された場合誤り位置
に付加されているフラグの有無やブロック内のフラグ数
から判断して誤訂正の可能性が少ない場合には訂正を行
う。誤訂正の可能性がある場合には、訂正不能とする。

（２）（１）で誤りが３個以上と判断された場合、F₀
フラグの数が３個ならば、F₀フラグの付加されている３
シンボルの内の２シンボルを消失としてＳ＝1,E＝２の
復号を行う。そして、フラグの付加されているシンボル
のみに誤りがあると判断された場合には、この復号の結
果を用いて訂正を行う。

（３）（１）で誤りが３個以上と判断された場合、F₀
フラグの数が４個ならば、F₀フラグの付加されている４
シンボルを消失としてＳ＝0,E＝４の復号を行い、シン
ボル訂正を行う。

（４）（１）で誤りが３個以上と判断され、F₀フラグ
の数が５個以上の場合、F₁フラグの数が３個ならば、F₁
フラグの付加されている３シンボルの内の２シンボルを
消失としてＳ＝1,E＝２の復号を行う。そして、F₁フラ
グの付加されているシンボルのみに誤りがあると判断さ
れた場合には、この復号の結果を用いて、訂正を行う。

（５）（１）で誤りが３個以上と判断され、（２）〜
（４）の訂正条件に該当しない場合には、訂正不能とす
る。

このように、異なる復号方法によって２回の復号を行
う事によって、１回の復号では訂正不能あるいは誤訂正
となる場合でも訂正可能である。

さらにC₁復号では、復調回路からのフラグすなわち誤
りフラグまたは誤りを訂正した事を示すフラグまたはそ
の両フラグを用いる事により２個までの消失訂正が可能
となる。また誤訂正を低減する事ができる。即ち2S＋Ｅ
≦２の範囲での誤り訂正を行う事ができ、C₂復号と同様
の方法をとる事により、C₁復号での誤り検出及び訂正能
力を上げる事ができる。

またC₁符号の実施例としてRSC（18,16）による符号化
としたが、第12図における制御表示用信号語（Ｃ＆Ｄ）
を含めたRSC（19,16）とする事により、制御表示用信号
語に対しても誤りの検出及び訂正を行う事ができる。

またC₁符号の実施例としては、第４図における同一ブ
ロックの語から符号化し、生成したパリティ語Q₀及びQ₁
を同ブロックに入れたが、従来例で述べたように異なっ
たブロック中の語と入れ換えてC₁符号化する事により、
再生信号中の連続誤りがC₁復号では分離されるため、C₁
符号の訂正能力を有効に用いる事ができる。

以上述べたように、誤り訂正と消失訂正及び消失と誤
りの組合せ訂正を行う事により、訂正能力及び検出能力
が共に優れた訂正を行う事ができる。しかし、消失訂正
では検出能力がないため、例えば第７図のような場合に
は誤訂正を行ってしまう。第７図のような場合には異な
るトラックのデータが入ってしまうが、C₁パリティは正
しく付加されているためにC₁フラグが付加されない。す
なわち、C₁訂正での検出もれデータとなってしまう。誤
り訂正では、誤り位置を検出する時に、この検出もれが
判断できるが、消失訂正ではフラグの付加されていない
データは全て正しいとして訂正を行うため、誤訂正を行
ってしまう。これは、１トラック内でのデータがずれて
しまった場合でも同様である。従って、トラックずれや
ブロックずれが発生した場合には、消失訂正を行わない
ようにする必要がある。また、このような場合には、他
の訂正方式でも誤訂正の可能性が大きくなる。

再生時のトラックずれ及びブロックずれを検出するた
めに、第３図の制御・表示用信号の部分に、ブロックア
ドレス信号及びトラックアドレス信号を記録している。
制御・表示用信号を第10図に示す。同図Ａは奇数ブロッ
ク、同図Ｂは偶数ブロックの制御・表示用信号を示して
いる。奇数ブロックでは、第１ビットに“0"を付加し、
第２〜８ビットにブロックアドレス（０〜255）の内の
上位７ビットを記録する。偶数ブロックでは、第１ビッ
トに“1"を付加し、第２〜４ビットにトラックアドレス
の内の下位３ビット（０〜７）を記録する。第５〜８ビ
ットは曲間コード、サンプリング周波数等を記録する。

誤訂正を防止するには、再生時にトラックアドレスや
ブロックアドレスをチェックし、トラックずれまたはブ
ロックずれが検出された場合には、C₂復号のアルゴリズ
ムを変更してやれば良い。このような場合のアルゴリズ
ムとしては、以下のようなものがある。

（１）訂正を行わない。

（２）誤り訂正のみを行う。

（３）誤り訂正または、誤り＋消失の訂正を行う。

次に、本発明のPCM信号再生装置について、第11によ
り説明する。

第11図において、42はトラックアドレスチェック回
路、45はブロックアドレスチェック回路、44はOR回路で
ある。トラックアドレス及びブロックアドレスのチェッ
クは、第６図の再生信号をメモリーに記録する時に行
う。すなわち、再生信号を復調回路13よりメモリー16に
記録する時に、同時にトラックアドレスチェック回路42
及びブロックアドレスチェック回路43に入力し、アドレ
スに異常があるかどうかをチェックする。そして異常が
発見された場合には、出力信号を“1"にする。そして、
誤り訂正回路18でC₂復号を行う時に上記出力信号をチェ
ックし、“0"の時には通常の復号を行ない、“1"の場合
には復合アルゴリズムの変更を行う。

C₂復合アルゴリズムは、通常の場合は前述の（１）〜
（５）の復号を行うが、トラックずれまたはブロックず
れが発生した場合には、例えば、誤り訂正と誤り＋消失
訂正を行うとすると、（３）を除いたアルゴリズムで行
えば良い。すなわち、（１）（２）及び（４）の条件を
“F₀フラグの数が４個以上の場合”と変えたもの及び
（５）を行えば良い。

第12図は、トラックアドレスチェック回路である。同
図において、45はラッチ回路、46は、一致検出回路、47
はＳ−Ｒラッチ回路である。まず、リセット信号入力端
子49にリセット信号を入力し、Ｒ−Ｒラッチ回路47をリ
セットする。そして、ラッチ回路45に再生信号中のトラ
ックアドレスを順次ラッチする。一致検出回路46では、
隣り合う２個のトラックアドレスを比較する。そして、
トラックアドレスが異なっている場合にはＲ−Ｓラッチ
回路47をセットし、出力50を“1"にする。この一致検出
回路46はEOR回路で構成されている。尚、入力端子48は
ラッチ回路45にトラックアドレスをラッチするためのク
ロック、すなわち復調回路13よりトラックアドレスの記
録されている制御、表示用信号が出力された場合にのみ
データをラッチするためのクロックを入力する。

第13図は、ブロックアドレスチェック回路である。こ
の回路では、第12図の回路と同様にして、再生信号中の
ブロックアドレスとメモリー制御回路17で発生したブロ
ックアドレスとを比較する。そして、一致しない場合に
は出力52を“1"にする。メモリー制御回路17で発生した
ブロックアドレスは、カウンタによって“0"より“255"
まで順次発生させたものであり、正常な場合は再生信号
中のブロックアドレスと一致する。しかし、何らかの原
因で再生信号にずれが生じた場合には一致しなくなる。

第14図は、誤り訂正装置である。同図において、57〜
59はバスライン、60はシンドローム生成回路、61,62はR
OM、65,67,69はRAM、64は演算回路、66はカウンタ、68
は比較回路、70は条件判断回路、71はプログラムROM、7
2はアドレスカウンタである。本回路は３本のバスライ
ン及びそのバスラインに接続されている回路と、プログ
ラムにより各回路の動作をコントロールするコントロー
ル回路により構成されている。バスライン57は、受信信
号や誤りパターン等のデータをやりとりするデータバ
ス、バスライン58はデータの位置（ロケーション）等の
データをやりとりするロケーションバス、バスライン59
はデータに付加されるフラグのデータをやりとりするフ
ラグバスである。また、各バスには、それぞれデータ入
出力端子78,ロケーション入出力端子79,フラグ入出力端
子80が接続されている。

シンドローム生成回路60は、データ入出力端子78より
入力された受信信号によりシンドロームを生成する。

演算回路64は、上記シンドローム生成回路で生成され
たシンドロームによって誤り位置及び誤りパターンを求
めるための演算を行うものである。演算回路では、GF
（2^m）上での乗算、除算及び加算を行う。

RAM65は、シンドロームや演算回路65での演算結果を
記憶しておくためのものである。また63は８入力OR回路
であり、データバス57上のデータが“0"かどうかを判断
するためのものである。

ROM61,62はデータバス57とロケーションバス58の間の
データ変換を行うためのROMである。すなわち、データ
バス上ではデータはベクトル表現で取扱われており、ロ
ケーションバス上ではべき表現で取扱われている。従っ
て、データバス57とロケーションバス58の間でデータの
やりとりを行う場合には、ROM61またはROM62によってデ
ータの変換を行う必要がある。

カウンタ66は１ブロック内のフラグ数をカウントする
ものである。C₂復号では、カウンタ66でF₀,F₁の数をカ
ウントし、その数を比較回路68によって所定の数と比較
し、何ワードの訂正を行うか、あるいは訂正を行うか訂
正を行わないで訂正不能とするか等の判断を行う。

RAM67は、カウンタ66でカウントしてフラグ数や誤り
位置等を記憶しておくためのものである。また、比較回
路68は、上述したフラグ数と所定の数の比較や、復号処
理途中におけるデータと定数の比較に用いられる。

RAM69は、C₂復号においてデータに付加されているC₁
復号の結果を示すフラグF₀,F₁を記憶しておくものであ
る。RAM69に記憶されているフラグの状況は、復号によ
って求められた誤り位置におけるフラグの有無をチェッ
クするために用いられる。

条件判断回路70は、OR回路63や比較回路68で判断され
た結果やRAM69に記憶されているフラグの状況に基づい
てプログラムの分岐を行うかどうかを判断するものであ
る。

プログラムROM71は、上述した各回路をコントロール
して復号を行うためのプログラムを記憶しておくもので
ある。73は、RAMのアドレスの決定や各バスライン及び
比較回路へ入力する定数を決める信号である。74はプロ
グラムの分岐を行う場合の条件を決める信号であり、条
件判断回路70では74の内容とOR回路63,比較回路68,RAM6
9等の状況を比較して分岐を行うかどうかを決定する。7
5は分岐する場合の分岐先を決める信号である。また、7
6は各バスに接続されているバッファ及びレジスタを制
御する信号である。

カウンタ72は、プログラムのアドレスをコントロール
するものである。このカウンタは、マスタークロック入
力81より入力されるクロックによりプログラムROM71の
アドレスを進め、プログラムを実行させる。また、プロ
グラムの分岐を行う場合には、分岐命令77により分岐先
アドレス75をカウンタにロードし、プログラムを分岐さ
せる。尚、入力端子82は、プログラムスタート時にカウ
ンタ72をリセットする信号を入力するものである。

誤り訂正を行う手順としては、まず、受信信号を入力
し、シンドロームの生成を行い、C₂復号ではフラグ数の
カウント、フラグの状態のRAM69への記憶を行う。次に
プログラムにより復号を行い、誤り位置及び誤りパター
ンを求め誤りデータの訂正を行う。また、C₁復号及びC₂
復号において訂正不能となった場合には、フラグ入力出
80よりデータに付加するフラグを出力する。

トラックアドレスチェック回路42及びブロックアドレ
スチェック回路43の出力は、入力端子56より条件判断回
路30に入力される。そして、プログラムによる復号を行
う時に、この信号をチェックし、“1"か“0"かによって
実行するアルゴリズムを変えてやれば良い。

以上述べたように、トラックずれあるいは、ブロック
ずれが生じた場合に誤り訂正のアルゴリズムを変更する
事により、正常な場合及びデータのずれが生じた場合に
ついて訂正能力及び検出能力が共に優れた誤り訂正を行
う事ができる。また、アルゴリズムの変更はプログラム
上で行っているため、プログラムの変更によって他のア
ルゴリズムについても容易に対応できる。

なお、Ｒ−DATでは符号が、トラック内のデータ毎に
符号化されるいわゆる完結型符号で構成されている。従
って、アドレスチェックによるアルゴリズムの選択は上
記トラック内のデータ毎に行う。即ち、上記トラック内
でトラックアドレスチェックを行う事により、不一致が
生じた場合と生じなかった場合とで上記アルゴリズムの
選択を行う。

他の実施例としては、上記不一致の個数が、所定の数
以上になった場合にのみアルゴリズムの選択を行うも
の、上記不一致のデータのみアルゴリズムの変更を行う
ものがある。

〔発明の効果〕

本発明によれば、トラックずれやブロックずれによっ
てデータのインターリーブずれが発生した場合にも、誤
訂正を行う事なしに訂正能力及び検出能力の優れた誤り
訂正を行う事ができる。

【図面の簡単な説明】

第１図はＲ−DAT装置のブロック構成、第２図はＲ−DAT
のテープフォーマット、第３図はデータのブロック構
成、第４図はインターリーブフォーマット、第５図は記
録時のタイミングチャート、第６図は再生時のタイミン
グチャート、第７図はトラックずれの説明図、第８図は
C₁復号のフローチャート、第９図はC₂復号のフローチャ
ート、第10図は制御、表示用信号の構成、第11図は本発
明の再生装置のブロック構成、第12図はトラックアドレ
スチェック回路、第13図はブロックアドレスチェック回
路、第14図は誤り訂正回路である。次に符号の説明を行う。 16……メモリー 17……メモリー制御回路 18……誤り訂正回路 20……ディジタルアナログ変換器 21……誤り補正回路 27……メモリー 28……メモリー制御回路 42……トラックアドレスチェック回路 43……ブロックアドレスチェック回路 44……OR回路 45……ラッチ回路 46……一致検出回路 47……Ｓ−Ｒラッチ回路 60……シンドローム生成回路 61……ROM 62……ROM 63……OR回路 64……演算回路 65……RAN 66……カウンタ 67……RAM 68……比較回路 69……RAM 70……条件判断回路 71……プログラムROM 72……アドレスカウンタ

フロントページの続き (72)発明者木村寛之横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (72)発明者野口敬治横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (72)発明者荒井孝雄横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (56)参考文献特開昭57−46585（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】PCM信号と、このPCM信号の少なくとも第1,
第２の２種類の誤り検出訂正パリティと、ブロック識別
用信号とトラック識別用信号との少なくともいずれか一
方と同期信号とを含む制御信号とからなる信号ブロック
が多数個記録されてなる斜めトラックが順次形成された
磁気テープを再生し、上記誤り検出訂正パリティによる
誤り検出・訂正のアルゴリズムに従って、再生される該
PCM信号の誤りの検出・訂正を行なうようにしたPCM信号
再生装置において、再生された上記PCM信号に対して上記第１の誤り検出訂
正パリティによる第１の誤り検出訂正（即ち、誤りの検
出と予め決まった個数の誤りの訂正）を行ない、この第
１の誤り検出訂正の状態を示すフラグを発生する第１の
誤り訂正回路と、再生される上記ブロック識別信号やトラック識別用信号
を検査する検査回路と、上記の第２の誤り検出訂正パリティにより、再生された
上記PCM信号に対して誤りの検出をし、検出された誤り
のうち上記第１の誤り検出訂正の状態を示すフラグに応
じた個数を消失訂正とする誤り訂正を行なうための第１
のアルゴリズムと、上記の第２の誤り検出訂正パリティ
により、再生された上記PCM信号に対して誤りの検出を
し、上記第１のアルゴリズムのうちで上記消失のみの誤
り訂正を除いた誤り訂正を行なうための第２のアルゴリ
ズムとが予め設定され、上記第１または第２のアルゴリ
ズムに従って、再生された上記PCM信号に対して誤り検
出訂正を行なうものであって、上記検査手段によって上記ブロック識別用信号やトラ
ック識別用信号に異常が検出されないときには、上記第
１のアルゴリズムに従って上記第２の誤り検出訂正パリ
ティによる再生された上記PCM信号の誤り検出訂正を行
ない、上記検査手段によって上記ブロック識別用信号やトラ
ック識別用信号に異常が検出されたときには、上記第２
のアルゴリズムに従って上記第２の誤り検出訂正パリテ
ィによる再生された上記PCM信号の誤り検出訂正を行な
うようにした第２の誤り検出訂正回路とを設けたことを特徴とするPCM信号再生装置。
【請求項２】前記第２の誤り検出訂正回路は、前記検出
手段によって前記ブロック識別用信号や前記トラック識
別用信号が不連続になったことが検出されたときに、前
記第２のアルゴリズムに従って前記第２の誤り検出訂正
パリティによる再生された前記PCM信号の誤り検出訂正
を行なうことを特徴とする特許請求の範囲第１項記載の
PCM信号再生装置。