JP3263918B2 - 誤り訂正回路 - Google Patents
誤り訂正回路Info
- Publication number
- JP3263918B2 JP3263918B2 JP36134292A JP36134292A JP3263918B2 JP 3263918 B2 JP3263918 B2 JP 3263918B2 JP 36134292 A JP36134292 A JP 36134292A JP 36134292 A JP36134292 A JP 36134292A JP 3263918 B2 JP3263918 B2 JP 3263918B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- circuit
- code
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図２〜図９） 発明が解決しようとする課題（図２〜図１０） 課題を解決するための手段（図１） 作用（図１） 実施例（図１〜図９） 発明の効果
【０００２】
【産業上の利用分野】本発明は誤り訂正回路に関し、特
に積符号形式に基づいて誤り訂正符号を付加して伝送さ
れる伝送データの誤りを検出し訂正するものに適用し得
る。
に積符号形式に基づいて誤り訂正符号を付加して伝送さ
れる伝送データの誤りを検出し訂正するものに適用し得
る。
【０００３】
【従来の技術】従来、情報データを高密度記録する記録
再生装置として、ＡＮＳＩ ＩＤ−１フオーマツト（Th
ird draft PROPOSED AMERICAN NATIONAL STANDARD 19mm
TYPEID-1 INSTRUMENTATION DIGITAL CASSETTE FORMAT
X3B6/88-12 Project 592-D 1988-03-22）に準拠したデ
ータレコーダがある。
再生装置として、ＡＮＳＩ ＩＤ−１フオーマツト（Th
ird draft PROPOSED AMERICAN NATIONAL STANDARD 19mm
TYPEID-1 INSTRUMENTATION DIGITAL CASSETTE FORMAT
X3B6/88-12 Project 592-D 1988-03-22）に準拠したデ
ータレコーダがある。
【０００４】このようなデータレコーダにおいては、情
報データに対してリードソロモン（Reed-Solomon）符号
を用いた積符号形式による誤り訂正符号化を施して、こ
れを磁気テープ上に記録し、再生時に伝送誤りを検出し
てこれを訂正するような処理が行われている。
報データに対してリードソロモン（Reed-Solomon）符号
を用いた積符号形式による誤り訂正符号化を施して、こ
れを磁気テープ上に記録し、再生時に伝送誤りを検出し
てこれを訂正するような処理が行われている。
【０００５】このデータレコーダの概要を以下に述べ
る。図２にＩＤ−１フオーマツトに準拠したデータレコ
ーダによる磁気テープ上の記録パターンを示す。ＡＮＮ
は注釈事項を記録するアノーテーシヨントラツクであ
る。ＴＲ１、ＴＲ２、ＴＲ３、……は情報データが記録
されるデータトラツクであり、１トラツク当たり１セク
タが形成されている。なお各データトラツクは交互にア
ジマス記録されている。ＣＴＬはコントロール信号が記
録されるコントロールトラツク、ＴＣはタイムコードが
記録されるタイムコードトラツクである。
る。図２にＩＤ−１フオーマツトに準拠したデータレコ
ーダによる磁気テープ上の記録パターンを示す。ＡＮＮ
は注釈事項を記録するアノーテーシヨントラツクであ
る。ＴＲ１、ＴＲ２、ＴＲ３、……は情報データが記録
されるデータトラツクであり、１トラツク当たり１セク
タが形成されている。なお各データトラツクは交互にア
ジマス記録されている。ＣＴＬはコントロール信号が記
録されるコントロールトラツク、ＴＣはタイムコードが
記録されるタイムコードトラツクである。
【０００６】このデータトラツクＴＲ１、ＴＲ２、ＴＲ
３、……の構成は、各トラツク共通に図３のように規定
されている。即ち、１データトラツクＴＲは１セクタＳ
ＥＣに対応しており、プリアンブル部ＰＲ、データ記録
部ＤＴ及びポストアンブル部ＰＳで構成されている。な
おプリアンブル部ＰＲは傾斜して形成されているデータ
トラツクＴＲ１、ＴＲ２、ＴＲ３、……の下側先頭部に
対応する。
３、……の構成は、各トラツク共通に図３のように規定
されている。即ち、１データトラツクＴＲは１セクタＳ
ＥＣに対応しており、プリアンブル部ＰＲ、データ記録
部ＤＴ及びポストアンブル部ＰＳで構成されている。な
おプリアンブル部ＰＲは傾斜して形成されているデータ
トラツクＴＲ１、ＴＲ２、ＴＲ３、……の下側先頭部に
対応する。
【０００７】このプリアンブル部ＰＲは、20バイト長の
立上がりシーケンスＲＵＳと、それぞれ４バイト長の同
期コードＳＹＮＣPR及びセクタ識別データＩＤSEC1と、
６バイト長の補助データＤＴAUX とから形成されてい
る。
立上がりシーケンスＲＵＳと、それぞれ４バイト長の同
期コードＳＹＮＣPR及びセクタ識別データＩＤSEC1と、
６バイト長の補助データＤＴAUX とから形成されてい
る。
【０００８】また続くデータ記録部ＤＴは、 256個の同
期ブロツクＢＬＫ（ＢＬＫ0 、ＢＬＫ1 、ＢＬＫ2 、…
…、ＢＬＫ255 ）からなり、入力された情報データはこ
の部分に記録されている。各同期ブロツクＢＬＫは４バ
イト長のブロツク同期コードＳＹＮＣBLK 、１バイト長
のブロツク識別データＩＤBLK 、 153バイト長のインナ
ーデータ（入力情報データが内符号化されたデータ）Ｄ
Ｉ及び８バイト長のリードソロモン符号から成るパリテ
イコードＲＩにより形成されている。さらに続くポスト
アンブル部ＰＳは、それぞれ４バイト長の同期コードＳ
ＹＮＣPS及びセクタ識別データＩＤSEC2によつて形成さ
れている。
期ブロツクＢＬＫ（ＢＬＫ0 、ＢＬＫ1 、ＢＬＫ2 、…
…、ＢＬＫ255 ）からなり、入力された情報データはこ
の部分に記録されている。各同期ブロツクＢＬＫは４バ
イト長のブロツク同期コードＳＹＮＣBLK 、１バイト長
のブロツク識別データＩＤBLK 、 153バイト長のインナ
ーデータ（入力情報データが内符号化されたデータ）Ｄ
Ｉ及び８バイト長のリードソロモン符号から成るパリテ
イコードＲＩにより形成されている。さらに続くポスト
アンブル部ＰＳは、それぞれ４バイト長の同期コードＳ
ＹＮＣPS及びセクタ識別データＩＤSEC2によつて形成さ
れている。
【０００９】図４にＩＤ−１フオーマツトのデータレコ
ーダーの記録系を示す。この記録系１においては、入力
情報データに対して、積符号形成の誤り訂正符号化を施
して、これを記録している。各回路の動作の概要は次の
とおりである。まず、１バイト８ビツト構成の入力情報
データＤＴUSE は、外符号生成回路２へ入力される。
ーダーの記録系を示す。この記録系１においては、入力
情報データに対して、積符号形成の誤り訂正符号化を施
して、これを記録している。各回路の動作の概要は次の
とおりである。まず、１バイト８ビツト構成の入力情報
データＤＴUSE は、外符号生成回路２へ入力される。
【００１０】この符号生成回路２は、図５に示すよう
に、入力情報データＤＴUSE の 118バイトを単位とする
データブロツクのそれぞれについて、所定の生成多項式
を用いて、リードソロモン符号の10バイトから成るパリ
テイコードＲＯ0 〜ＲＯ305 を外符号として生成し、こ
れを各データブロツクの後に付加してアウターデータブ
ロツクＤＯとして出力している。アウターデータブロツ
クＤＯは、第１のマルチプレクサ３を介してメモリ４に
送られる。
に、入力情報データＤＴUSE の 118バイトを単位とする
データブロツクのそれぞれについて、所定の生成多項式
を用いて、リードソロモン符号の10バイトから成るパリ
テイコードＲＯ0 〜ＲＯ305 を外符号として生成し、こ
れを各データブロツクの後に付加してアウターデータブ
ロツクＤＯとして出力している。アウターデータブロツ
クＤＯは、第１のマルチプレクサ３を介してメモリ４に
送られる。
【００１１】メモリ４の構成とメモリ中のデータ配列を
図６に示す。図に示されるように、メモリ４は、行が 1
54バイト、列が 128バイトから成るメモリＭＥＭ１及び
ＭＥＭ２で構成されており、ＭＥＭ１には順次入力され
る153 ブロツク分のアウターデータブロツクＤＯ0 〜Ｄ
Ｏ152 が、ＭＥＭ２には、アウターデータブロツクＤＯ
0 〜ＤＯ152 に続いて順次入力される 153ブロツク分の
アウターデータブロツクＤＯ153 〜ＤＯ305 が、それぞ
れ１列につき１アウターデータブロツク分書き込まれて
いる。１アウターデータブロツクの情報データは 118バ
イトであり、メモリＭＥＭ１、ＭＥＭ２にはそれぞれ 1
53ブロツク分が書き込まれるので、メモリ４には 118×
153×２バイト、即ち36,108バイトの情報データが書き
込まれていることになる。
図６に示す。図に示されるように、メモリ４は、行が 1
54バイト、列が 128バイトから成るメモリＭＥＭ１及び
ＭＥＭ２で構成されており、ＭＥＭ１には順次入力され
る153 ブロツク分のアウターデータブロツクＤＯ0 〜Ｄ
Ｏ152 が、ＭＥＭ２には、アウターデータブロツクＤＯ
0 〜ＤＯ152 に続いて順次入力される 153ブロツク分の
アウターデータブロツクＤＯ153 〜ＤＯ305 が、それぞ
れ１列につき１アウターデータブロツク分書き込まれて
いる。１アウターデータブロツクの情報データは 118バ
イトであり、メモリＭＥＭ１、ＭＥＭ２にはそれぞれ 1
53ブロツク分が書き込まれるので、メモリ４には 118×
153×２バイト、即ち36,108バイトの情報データが書き
込まれていることになる。
【００１２】メモリＭＥＭ１、ＭＥＭ２の各列でのデー
タ書き込みの順序は図中の方向Ａの順であり、メモリＭ
ＥＭ１、ＭＥＭ２のそれぞれ下側の10バイトが外符号に
相当する。メモリ４には、識別データ発生回路５で発生
された、メモリＭＥＭ１、ＭＥＭ２の各行を識別するた
めのデータであるデータブロツク識別データＩＤB も、
第１のマルチプレクサ回路３を介して送られており、デ
ータブロツク識別データＩＤB のうちの偶数分のデータ
ＩＤBEはメモリＭＥＮ１に、奇数分のデータＩＤBOはメ
モリＭＥＭ２に、それぞれ１列づつ、方向Ａの順に書き
込まれている。
タ書き込みの順序は図中の方向Ａの順であり、メモリＭ
ＥＭ１、ＭＥＭ２のそれぞれ下側の10バイトが外符号に
相当する。メモリ４には、識別データ発生回路５で発生
された、メモリＭＥＭ１、ＭＥＭ２の各行を識別するた
めのデータであるデータブロツク識別データＩＤB も、
第１のマルチプレクサ回路３を介して送られており、デ
ータブロツク識別データＩＤB のうちの偶数分のデータ
ＩＤBEはメモリＭＥＮ１に、奇数分のデータＩＤBOはメ
モリＭＥＭ２に、それぞれ１列づつ、方向Ａの順に書き
込まれている。
【００１３】メモリＭＥＭ１、ＭＥＭ２に書き込まれた
データは、１行分のデータを１ブロツクとして、各行、
方向Ｂの順に読み出される。行単位の読み出しは、デー
タブロツク識別データＩＤB （00、01、02、03、……）
に従つた順序で、メモリＭＥＭ１、ＭＥＭ２について交
互に行われる。
データは、１行分のデータを１ブロツクとして、各行、
方向Ｂの順に読み出される。行単位の読み出しは、デー
タブロツク識別データＩＤB （00、01、02、03、……）
に従つた順序で、メモリＭＥＭ１、ＭＥＭ２について交
互に行われる。
【００１４】メモリＭＥＭ１、ＭＥＭ２から読み出され
たデータは内符号生成回路６へ入力される。内符号生成
回路６は、入力されるデータブロツクのそれぞれについ
て、所定の生成多項式を用いて、リードソロモン符号の
８バイトから成るパリテイコードＲＩ0 〜ＲＩ255 を内
符号として生成し、各データブロツクの後に付加して、
図７に示すようなインナーデータブロツクＤＩ0 〜ＤＩ
255 として第２のマルチプレクサ回路７へ出力してい
る。
たデータは内符号生成回路６へ入力される。内符号生成
回路６は、入力されるデータブロツクのそれぞれについ
て、所定の生成多項式を用いて、リードソロモン符号の
８バイトから成るパリテイコードＲＩ0 〜ＲＩ255 を内
符号として生成し、各データブロツクの後に付加して、
図７に示すようなインナーデータブロツクＤＩ0 〜ＤＩ
255 として第２のマルチプレクサ回路７へ出力してい
る。
【００１５】第２のマルチプレクサ回路は、プリアンブ
ル部ポストアンブル部発生回路８で形成されるプリアン
ブルデータＰＲ、ポストアンブルデータＰＳ及び内符号
生成回路６の出力でなるインナーデータブロツクＤＩ0
〜ＤＩ255 とを順次選択して出力する。出力データの順
は、プリアンブルデータＰＲ、インナーデータブロツク
ＤＩ0 〜ＤＩ255 、ポストアンブルデータＰＳである。
ル部ポストアンブル部発生回路８で形成されるプリアン
ブルデータＰＲ、ポストアンブルデータＰＳ及び内符号
生成回路６の出力でなるインナーデータブロツクＤＩ0
〜ＤＩ255 とを順次選択して出力する。出力データの順
は、プリアンブルデータＰＲ、インナーデータブロツク
ＤＩ0 〜ＤＩ255 、ポストアンブルデータＰＳである。
【００１６】第２のマルチプレクサ回路７の出力は、デ
ータ分散回路９へ入力される。データ分散回路９は、入
力されるデータの各１バイトについて所定データとの排
他的論理和をとつてデータの分散化（ランダマイズ）を
行つている。分散化が施されたデータは、８−９変調回
路１０に入力される。この８−９変調回路１０は、磁気
テープ上に記録される信号波形の直流成分を除去（ＤＣ
フリー化）するために、データ構成を８ビツトから９ビ
ツトに変換する。この変換の概要は次のようなものであ
る。
ータ分散回路９へ入力される。データ分散回路９は、入
力されるデータの各１バイトについて所定データとの排
他的論理和をとつてデータの分散化（ランダマイズ）を
行つている。分散化が施されたデータは、８−９変調回
路１０に入力される。この８−９変調回路１０は、磁気
テープ上に記録される信号波形の直流成分を除去（ＤＣ
フリー化）するために、データ構成を８ビツトから９ビ
ツトに変換する。この変換の概要は次のようなものであ
る。
【００１７】256種の値を持つ１バイト８ビツトの入力
データの各値につき、２種の９ビツトデータがＩＤ−１
フオーマツトにより予め定められている。これら２種の
９ビツトデータは、そのＣＤＳ（Codeword Digital Su
m）の極性が正負異なるようなデータである。８−９変
調回路は、入力データに応じて出力される９ビツトデー
タのＤＳＶ（Digital Sum Variation ）を監視して、こ
の値がゼロに収束するように、ＣＤＳの値の異なる２種
の９ビツトデータのうちいずれかを選ぶ。こうして、１
バイト８ビツト構成の入力データはＤＣフリーの９ビツ
ト構成のデータに変換される。なお、８−９変調回路１
０には、ＮＲＺＬ（Nonreturn to Zero Level ）の入力
データの形式を、ＮＲＺＩ（Nonreturn to Zero Invers
e ）に変換する回路も含まれている。
データの各値につき、２種の９ビツトデータがＩＤ−１
フオーマツトにより予め定められている。これら２種の
９ビツトデータは、そのＣＤＳ（Codeword Digital Su
m）の極性が正負異なるようなデータである。８−９変
調回路は、入力データに応じて出力される９ビツトデー
タのＤＳＶ（Digital Sum Variation ）を監視して、こ
の値がゼロに収束するように、ＣＤＳの値の異なる２種
の９ビツトデータのうちいずれかを選ぶ。こうして、１
バイト８ビツト構成の入力データはＤＣフリーの９ビツ
ト構成のデータに変換される。なお、８−９変調回路１
０には、ＮＲＺＬ（Nonreturn to Zero Level ）の入力
データの形式を、ＮＲＺＩ（Nonreturn to Zero Invers
e ）に変換する回路も含まれている。
【００１８】８−９変調回路１０の出力、即ち９ビツト
構成のＮＲＺＩでなるデータは、第３のマルチプレクサ
回路１１に入力される。このマルチプレクサ回路１１
は、インナーデータブロツクＤＩ0 〜ＤＩ255 の各デー
タブロツクに対して同期コード発生回路１２で形成され
る４バイト長の固定した同期コードＳＹＮＣB を付加し
同期ブロツクＢＬＫ0 〜ＢＬＫ255 を形成する。この同
期コードＳＹＮＣB のコードパターンはＩＤ−１フオー
マツトで定められており、磁気テープ上に記録されるパ
ターンもこのコードパターンの形態を保たれなければな
らないことが規定されている。
構成のＮＲＺＩでなるデータは、第３のマルチプレクサ
回路１１に入力される。このマルチプレクサ回路１１
は、インナーデータブロツクＤＩ0 〜ＤＩ255 の各デー
タブロツクに対して同期コード発生回路１２で形成され
る４バイト長の固定した同期コードＳＹＮＣB を付加し
同期ブロツクＢＬＫ0 〜ＢＬＫ255 を形成する。この同
期コードＳＹＮＣB のコードパターンはＩＤ−１フオー
マツトで定められており、磁気テープ上に記録されるパ
ターンもこのコードパターンの形態を保たれなければな
らないことが規定されている。
【００１９】ここまでの処理で得られるデータをマツプ
表示すると図８のようになる。第３のマルチプレクサ回
路１１の出力は、このマツプＭＡＰ１、ＭＡＰ２を横方
向に走査して得られるデータ配列となつており、詳しく
は図３のとおりである。
表示すると図８のようになる。第３のマルチプレクサ回
路１１の出力は、このマツプＭＡＰ１、ＭＡＰ２を横方
向に走査して得られるデータ配列となつており、詳しく
は図３のとおりである。
【００２０】第３のマルチプレクサ回路１１の出力は、
パラレルシリアル変換回路１３に入力される。このパラ
レルシリアル変換回路１３は、入力されるビツトパラレ
ル構成のプリアンブル部ＰＲ、同期ブロツクＢＬＫ0 〜
ＢＬＫ255 、ポストアンブル部ＰＳの各データをビツト
シリアル構成のデータＳREC に変換する。
パラレルシリアル変換回路１３に入力される。このパラ
レルシリアル変換回路１３は、入力されるビツトパラレ
ル構成のプリアンブル部ＰＲ、同期ブロツクＢＬＫ0 〜
ＢＬＫ255 、ポストアンブル部ＰＳの各データをビツト
シリアル構成のデータＳREC に変換する。
【００２１】このシリアルデータＳREC は記録増幅回路
１４で増幅された後、磁気テープ１５上をヘリカル走査
する磁気ヘツド１６に記録信号として供給され、これに
よつて磁気テープ１５上には、図２に示す記録トラツク
ＴＲ（……ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４、……）が
形成される。このようにしてデータレコーダの記録系１
は、所望の情報データＤＴUSE に対してリードソロモン
積符号形式に基づいて誤り訂正符号を付加して記録し得
るようになされている。
１４で増幅された後、磁気テープ１５上をヘリカル走査
する磁気ヘツド１６に記録信号として供給され、これに
よつて磁気テープ１５上には、図２に示す記録トラツク
ＴＲ（……ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４、……）が
形成される。このようにしてデータレコーダの記録系１
は、所望の情報データＤＴUSE に対してリードソロモン
積符号形式に基づいて誤り訂正符号を付加して記録し得
るようになされている。
【００２２】またこのようにデータレコーダの記録系１
によつて磁気テープ１５上に記録された情報データＤＴ
USE は、図９に示すデータレコーダの再生系２０で再生
される。この再生系２０の信号処理は、記録系１と全く
逆の処理が行われる。すなわち、このデータレコーダの
再生系２０においては、磁気ヘツド１６を用いて磁気テ
ープ１５上の記録トラツクＴＲ（……ＴＲ１、ＴＲ２、
ＴＲ３、ＴＲ４、……）が再正信号ＳPBとして読み出さ
れ、これが再生増幅回路２１に入力される。
によつて磁気テープ１５上に記録された情報データＤＴ
USE は、図９に示すデータレコーダの再生系２０で再生
される。この再生系２０の信号処理は、記録系１と全く
逆の処理が行われる。すなわち、このデータレコーダの
再生系２０においては、磁気ヘツド１６を用いて磁気テ
ープ１５上の記録トラツクＴＲ（……ＴＲ１、ＴＲ２、
ＴＲ３、ＴＲ４、……）が再正信号ＳPBとして読み出さ
れ、これが再生増幅回路２１に入力される。
【００２３】再生増幅回路２１は、イコライザ及び２値
化回路等を含んで構成されており、入力された再生信号
ＳPBを２値化して、再生デイジタルデータＤＴPBとして
続くシリアルパラレル変換回路２２へ出力する。シリア
ルパラレル変換回路２２は、シリアル形式の再生デイジ
タルデータＤＴPBを９ビツトパラレルデータＤＴPRに変
換する。
化回路等を含んで構成されており、入力された再生信号
ＳPBを２値化して、再生デイジタルデータＤＴPBとして
続くシリアルパラレル変換回路２２へ出力する。シリア
ルパラレル変換回路２２は、シリアル形式の再生デイジ
タルデータＤＴPBを９ビツトパラレルデータＤＴPRに変
換する。
【００２４】同期コード検出回路２３は、パラレルデー
タＤＴPRの流れの中から４バイト長の同期コードＳＹＮ
ＣB を検出し、これに基づいて同期ブロツクを識別して
いる。またここでは、ＮＲＺＩ形式のパラレルデータＤ
ＴPRをＮＲＺＬ形式に変換する回路も含まれている。
タＤＴPRの流れの中から４バイト長の同期コードＳＹＮ
ＣB を検出し、これに基づいて同期ブロツクを識別して
いる。またここでは、ＮＲＺＩ形式のパラレルデータＤ
ＴPRをＮＲＺＬ形式に変換する回路も含まれている。
【００２５】同期コード検出回路２３の出力は、８−９
復調回路２４に入力される。８−９復調回路２４は、記
録系においてＤＣフリー化のために８ビツトから９ビツ
トに変換されたデータを、再び８ビツトに復元する回路
である。この回路はＲＯＭ（Reed Only Memory）で構成
され、索表処理によつて９ビツトから８ビツトにデータ
を変換する。
復調回路２４に入力される。８−９復調回路２４は、記
録系においてＤＣフリー化のために８ビツトから９ビツ
トに変換されたデータを、再び８ビツトに復元する回路
である。この回路はＲＯＭ（Reed Only Memory）で構成
され、索表処理によつて９ビツトから８ビツトにデータ
を変換する。
【００２６】８ビツトに復元されたデータは、データ統
合回路２５において、記録系で受けた処理、すなわ分散
化処理とは逆の統合化（デランダマイズ）処理を受け
る。この統合化は、分散化に用いたのと同じ所定データ
と、データ統合回路２５の入力データとの排他的論理和
演算を行うことによつて達成している。
合回路２５において、記録系で受けた処理、すなわ分散
化処理とは逆の統合化（デランダマイズ）処理を受け
る。この統合化は、分散化に用いたのと同じ所定データ
と、データ統合回路２５の入力データとの排他的論理和
演算を行うことによつて達成している。
【００２７】内符号エラー検出訂正回路２６は、判別さ
れた同期ブロツクのうち、インナーデータブロツクＤＩ
0 〜ＤＩ255 について、それぞれのブロツクに付加され
ている８バイト長の内符号ＲＩ0 〜ＲＩ255 を用いてエ
ラー検出及び訂正を行う。
れた同期ブロツクのうち、インナーデータブロツクＤＩ
0 〜ＤＩ255 について、それぞれのブロツクに付加され
ている８バイト長の内符号ＲＩ0 〜ＲＩ255 を用いてエ
ラー検出及び訂正を行う。
【００２８】内符号エラー訂正を受けたインナーデータ
ブロツクＤＩ0 〜ＤＩ255 は、識別データ検出回路２７
にて検出される各ブロツクに付加された１バイト長のブ
ロツク識別データＩＤB に基づいて、図６に示される記
録系のメモリ４と同じ構成を持つメモリ２８に、１デー
タブロツクが１行に書き込まれる。書き込みの順序は、
記録系のメモリ４の読み出しの順序と同様であり、ＭＥ
Ｍ１とＭＥＭ２に交互に、行単位でブロツク識別データ
に沿つた順である。
ブロツクＤＩ0 〜ＤＩ255 は、識別データ検出回路２７
にて検出される各ブロツクに付加された１バイト長のブ
ロツク識別データＩＤB に基づいて、図６に示される記
録系のメモリ４と同じ構成を持つメモリ２８に、１デー
タブロツクが１行に書き込まれる。書き込みの順序は、
記録系のメモリ４の読み出しの順序と同様であり、ＭＥ
Ｍ１とＭＥＭ２に交互に、行単位でブロツク識別データ
に沿つた順である。
【００２９】メモリ２８の各メモリＭＥＭ１とＭＥＭ２
に書き込まれたデータは、次の列方向に、記録系のメモ
リ４の書き込みの順序と同じ順序で読み出され、この結
果128 バイト長のアウターデータブロツクＤＯ0 〜ＤＯ
306 が再び得られる。外符号エラー検出訂正回路２９
は、メモリ２８から出力されるアウターデータブロツク
ＤＯ0 〜ＤＯ306 について、それぞれのブロツクに付加
されている10バイト長の外符号ＲＯ0 〜ＲＯ306 を用い
てエラー検出及び訂正を行う。このようにして、磁気テ
ープ１５上に記録された情報データＤＴUSE が再生され
る。
に書き込まれたデータは、次の列方向に、記録系のメモ
リ４の書き込みの順序と同じ順序で読み出され、この結
果128 バイト長のアウターデータブロツクＤＯ0 〜ＤＯ
306 が再び得られる。外符号エラー検出訂正回路２９
は、メモリ２８から出力されるアウターデータブロツク
ＤＯ0 〜ＤＯ306 について、それぞれのブロツクに付加
されている10バイト長の外符号ＲＯ0 〜ＲＯ306 を用い
てエラー検出及び訂正を行う。このようにして、磁気テ
ープ１５上に記録された情報データＤＴUSE が再生され
る。
【００３０】
【発明が解決しようとする課題】ところがかかる構成の
磁気記録再生装置の再生系２０では、内符号エラー検出
訂正回路２６において、エラー訂正不可能な同期ブロツ
クＢＬＫについて、メモリ２８に対する同期ブロツクＢ
ＬＫの書き込みを中止するように制御されている。この
ため同期ブロツクデータＤＴBLK 以外の箇所にエラーが
発生し、これが原因でエラー訂正が不可能であつた場
合、実際には誤つていない同期ブロツクデータＤＴBLK
をもメモリに書き込まないため、外符号エラー検出訂正
回路２９に正しい同期ブロツクデータＤＴBLK が送られ
ず、この結果外符号エラー検出訂正回路２９において
も、エラー訂正が不可能になつてしまう問題があつた。
磁気記録再生装置の再生系２０では、内符号エラー検出
訂正回路２６において、エラー訂正不可能な同期ブロツ
クＢＬＫについて、メモリ２８に対する同期ブロツクＢ
ＬＫの書き込みを中止するように制御されている。この
ため同期ブロツクデータＤＴBLK 以外の箇所にエラーが
発生し、これが原因でエラー訂正が不可能であつた場
合、実際には誤つていない同期ブロツクデータＤＴBLK
をもメモリに書き込まないため、外符号エラー検出訂正
回路２９に正しい同期ブロツクデータＤＴBLK が送られ
ず、この結果外符号エラー検出訂正回路２９において
も、エラー訂正が不可能になつてしまう問題があつた。
【００３１】また内符号エラー検出訂正回路２６におい
て、ある同期ブロツクＢＬＫを誤つてエラー訂正した場
合で、その同期ブロツクＢＬＫの識別データＩＤBLK が
誤つていた場合、当該同期ブロツクＢＬＫを誤つたメモ
リアドレスに、正しい同期ブロツクＢＬＫとして書き込
んでしまい、この結果外符号エラー検出訂正回路２９に
おいてイレージヤ訂正を行つた場合には、さらに誤訂正
してしまう問題があつた。
て、ある同期ブロツクＢＬＫを誤つてエラー訂正した場
合で、その同期ブロツクＢＬＫの識別データＩＤBLK が
誤つていた場合、当該同期ブロツクＢＬＫを誤つたメモ
リアドレスに、正しい同期ブロツクＢＬＫとして書き込
んでしまい、この結果外符号エラー検出訂正回路２９に
おいてイレージヤ訂正を行つた場合には、さらに誤訂正
してしまう問題があつた。
【００３２】またさらに識別データＩＤBLK が値「00」
以外の同期ブロツクBLK Ｋにおいて、磁気テープ１５上
のドロツプアウト等の原因で、オール「０」のデータが
入力された場合にも、識別データＩＤBLK が値「00」に
対応するメモリ２８のアドレスに、オール「０」の同期
ブロツクＢＬＫを正しいデータとして書き込むため、上
述と同様に外符号エラー検出訂正回路２９でイレージヤ
訂正を行うと、さらに誤訂正してしまう問題があつた。
以外の同期ブロツクBLK Ｋにおいて、磁気テープ１５上
のドロツプアウト等の原因で、オール「０」のデータが
入力された場合にも、識別データＩＤBLK が値「00」に
対応するメモリ２８のアドレスに、オール「０」の同期
ブロツクＢＬＫを正しいデータとして書き込むため、上
述と同様に外符号エラー検出訂正回路２９でイレージヤ
訂正を行うと、さらに誤訂正してしまう問題があつた。
【００３３】このような問題を解決するため、図１０に
示すようなメモリ制御回路３１を含む誤り訂正回路３０
が用いられている。このうちカウンタ３２はブロツクリ
セツトＢＲＳＴで「００」にリセツトされ、インナー符
号毎にインクリメントされる。ブロツクリセツトでリセ
ツトされた後、ブロツクＩＤ検出回路３３で検出された
ブロツクＩＤが「００」以外で、インナー系列で正しい
と判定された符号が入つてきたときに、カウンタ３２と
ブロツクＩＤの差異を引算回路３４で求め、カウンタ３
２の出力をメモリアドレスとしてメモリ２８にデータを
書き込む。
示すようなメモリ制御回路３１を含む誤り訂正回路３０
が用いられている。このうちカウンタ３２はブロツクリ
セツトＢＲＳＴで「００」にリセツトされ、インナー符
号毎にインクリメントされる。ブロツクリセツトでリセ
ツトされた後、ブロツクＩＤ検出回路３３で検出された
ブロツクＩＤが「００」以外で、インナー系列で正しい
と判定された符号が入つてきたときに、カウンタ３２と
ブロツクＩＤの差異を引算回路３４で求め、カウンタ３
２の出力をメモリアドレスとしてメモリ２８にデータを
書き込む。
【００３４】またメモリアドレスを決定した後にカウン
タ３２は、そのときのブロツクＩＤをロードする。以後
すなわちオフセツトが求められた後は、ブロツクＩＤと
ブロツク毎に１増加されるカウンタの出力の差を検出し
て、その差を判定回路３６で判定し、正しい場合はブロ
ツクＩＤをカウンタ３２にロードし、そのロードされた
値（すなわちブロツクＩＤ）とオフセツトの和を加算回
路３８で求め、メモリ２８のアドレスとしてデータを書
き込む。
タ３２は、そのときのブロツクＩＤをロードする。以後
すなわちオフセツトが求められた後は、ブロツクＩＤと
ブロツク毎に１増加されるカウンタの出力の差を検出し
て、その差を判定回路３６で判定し、正しい場合はブロ
ツクＩＤをカウンタ３２にロードし、そのロードされた
値（すなわちブロツクＩＤ）とオフセツトの和を加算回
路３８で求め、メモリ２８のアドレスとしてデータを書
き込む。
【００３５】以後この動作を続け、カウンタ３２の出力
とブロツクＩＤが最終アドレス検出回路３５で最終の符
号かどうか判定され、最終の符号と判定されたら、メモ
リ２８に対するデータの書き込みを停止する。
とブロツクＩＤが最終アドレス検出回路３５で最終の符
号かどうか判定され、最終の符号と判定されたら、メモ
リ２８に対するデータの書き込みを停止する。
【００３６】またデータをメモリ２８から読み出すとき
には、オフセツトを最初のアドレスとしてデータを読み
出し、外符号エラー検出訂正回路２９に送る。ところが
このときオフセツトを誤つて求めてしまうと、メモリア
ドレスが破壊されてしまい、外符号エラー検出訂正回路
２９に正しいデータが送れなくなつてしまう。
には、オフセツトを最初のアドレスとしてデータを読み
出し、外符号エラー検出訂正回路２９に送る。ところが
このときオフセツトを誤つて求めてしまうと、メモリア
ドレスが破壊されてしまい、外符号エラー検出訂正回路
２９に正しいデータが送れなくなつてしまう。
【００３７】実際上この誤り訂正回路ではカウンタの出
力とインナー系列において、最初に再生されかつブロツ
クＩＤが「００」でなく、正しいと判断された符号のブ
ロツクＩＤとの差をオフセツトとして求め、復調する際
に書き込みメモリのアドレスを求め、以後カウンタ３２
の連続性とブロツクＩＤの連続性を判定回路３６で判定
して、符号の書き込みアドレスを制御し、読み出す際に
は求められたオフセツトからアウター系列の読み出しア
ドレスを決定していた。
力とインナー系列において、最初に再生されかつブロツ
クＩＤが「００」でなく、正しいと判断された符号のブ
ロツクＩＤとの差をオフセツトとして求め、復調する際
に書き込みメモリのアドレスを求め、以後カウンタ３２
の連続性とブロツクＩＤの連続性を判定回路３６で判定
して、符号の書き込みアドレスを制御し、読み出す際に
は求められたオフセツトからアウター系列の読み出しア
ドレスを決定していた。
【００３８】ところがこのとき一度オフセツトが求めら
れた後は、そのオフセツトをカウンタ３２にロードし、
そこからの連続性を見ていることと、オフセツトで読み
出しアドレスを決めているため、もしそのオフセツトが
誤つていた場合、書き込み側では連続性の判定が全て不
正になり、エラーフラグを立ててそのデータをエラーに
している。
れた後は、そのオフセツトをカウンタ３２にロードし、
そこからの連続性を見ていることと、オフセツトで読み
出しアドレスを決めているため、もしそのオフセツトが
誤つていた場合、書き込み側では連続性の判定が全て不
正になり、エラーフラグを立ててそのデータをエラーに
している。
【００３９】また読み出し側では、読み出すアドレスが
違つているため、データの並びが破壊されてしまう。こ
れはオフセツトを一度誤つて求めてしまうと、論理的に
オフセツトが疑わしい場合にも、そのオフセツトを用い
て復調してしまうことが原因である。またオフセツトを
誤ると、積符号を形成しているデータの全てがエラーと
なつてしまう問題があつた。
違つているため、データの並びが破壊されてしまう。こ
れはオフセツトを一度誤つて求めてしまうと、論理的に
オフセツトが疑わしい場合にも、そのオフセツトを用い
て復調してしまうことが原因である。またオフセツトを
誤ると、積符号を形成しているデータの全てがエラーと
なつてしまう問題があつた。
【００４０】本発明は以上の点を考慮してなされたもの
で、オフセツトを正しく把握して誤り訂正効率及び精度
を一段と向上し得る誤り訂正回路を提案しようとするも
のである。
で、オフセツトを正しく把握して誤り訂正効率及び精度
を一段と向上し得る誤り訂正回路を提案しようとするも
のである。
【００４１】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、情報データに対して積符号形式に
基づいて誤り訂正符号を付加して伝送される伝送データ
を受け誤り訂正する誤り訂正回路４０において、伝送デ
ータの内符号誤りを検出すると共に訂正する内符号誤り
検出訂正手段２６と、その内符号誤り検出訂正手段２６
からブロツクデータ単位ＢＬＫで送出される内符号訂正
データをブロツクデータ単位で動作するカウンタ３２か
ら得られるアドレス情報に応じてメモリ２８に書き込
み、エラーが存在しない又はエラー訂正可能なブロツク
データに含まれる識別データＩＤＢＬＫとアドレス情報
とに基づいてメモリオフセツト情報ＳＯＦＦを求めると
共にメモリオフセツト情報ＳＯＦＦの連続性を判定し、
正しいと判定された場合メモリオフセツト情報ＳＯＦＦ
を送出し、疑わしい場合メモリオフセツト情報ＳＯＦＦ
を求め直すメモリ制御手段４１と、そのメモリ制御手段
４１から送出されるメモリオフセツト情報ＳＯＦＦを用
いてメモリ２８を外符号系列に応じて読み出し、外符号
誤りを検出すると共に訂正して送出する外符号誤り検出
訂正手段２９とを設けるようにした。
め本発明においては、情報データに対して積符号形式に
基づいて誤り訂正符号を付加して伝送される伝送データ
を受け誤り訂正する誤り訂正回路４０において、伝送デ
ータの内符号誤りを検出すると共に訂正する内符号誤り
検出訂正手段２６と、その内符号誤り検出訂正手段２６
からブロツクデータ単位ＢＬＫで送出される内符号訂正
データをブロツクデータ単位で動作するカウンタ３２か
ら得られるアドレス情報に応じてメモリ２８に書き込
み、エラーが存在しない又はエラー訂正可能なブロツク
データに含まれる識別データＩＤＢＬＫとアドレス情報
とに基づいてメモリオフセツト情報ＳＯＦＦを求めると
共にメモリオフセツト情報ＳＯＦＦの連続性を判定し、
正しいと判定された場合メモリオフセツト情報ＳＯＦＦ
を送出し、疑わしい場合メモリオフセツト情報ＳＯＦＦ
を求め直すメモリ制御手段４１と、そのメモリ制御手段
４１から送出されるメモリオフセツト情報ＳＯＦＦを用
いてメモリ２８を外符号系列に応じて読み出し、外符号
誤りを検出すると共に訂正して送出する外符号誤り検出
訂正手段２９とを設けるようにした。
【００４２】
【００４３】
【作用】内符号誤り検出訂正手段２６から所定のブロツ
クデータＢＬＫ単位で送出される内符号訂正データを、
カウンタ３２から得られるアドレス情報に応じてメモリ
２８に書き込み、エラーが存在しない又はエラー訂正可
能なブロツクデータに含まれる識別データＩＤＢＬＫと
アドレス情報とに基づいてメモリオフセツト情報Ｓ
ＯＦＦを求めると共にメモリオフセツト情報ＳＯＦＦの
連続性を判定し、正しいと判定された場合メモリオフセ
ツト情報ＳＯＦＦを送出し、疑わしい場合メモリオフセ
ツト情報ＳＯＦＦを求め直し、その結果得られたメモリ
オフセツト情報ＳＯＦＦを用いて、メモリ２８を外符号
符号系列に応じて読み出すようにしたことにより、識別
データＩＤＢＬＫにエラーが発生した場合にも、ブロツ
クデータを外符号誤り検出訂正手段２９に伝送でき、エ
ラー検出精度及びエラー訂正能力を向上し得る。
クデータＢＬＫ単位で送出される内符号訂正データを、
カウンタ３２から得られるアドレス情報に応じてメモリ
２８に書き込み、エラーが存在しない又はエラー訂正可
能なブロツクデータに含まれる識別データＩＤＢＬＫと
アドレス情報とに基づいてメモリオフセツト情報Ｓ
ＯＦＦを求めると共にメモリオフセツト情報ＳＯＦＦの
連続性を判定し、正しいと判定された場合メモリオフセ
ツト情報ＳＯＦＦを送出し、疑わしい場合メモリオフセ
ツト情報ＳＯＦＦを求め直し、その結果得られたメモリ
オフセツト情報ＳＯＦＦを用いて、メモリ２８を外符号
符号系列に応じて読み出すようにしたことにより、識別
データＩＤＢＬＫにエラーが発生した場合にも、ブロツ
クデータを外符号誤り検出訂正手段２９に伝送でき、エ
ラー検出精度及びエラー訂正能力を向上し得る。
【００４４】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００４５】本発明は図１０との対応部分に同一符号を
付した図１において、４０は全体として本発明による誤
り訂正回路を示し、従来と比較して引算回路３４及びオ
フセツト検出回路４５間にスイツチ回路４２と、第１及
び第２の判定回路４３及び４４を設けて構成されてい
る。
付した図１において、４０は全体として本発明による誤
り訂正回路を示し、従来と比較して引算回路３４及びオ
フセツト検出回路４５間にスイツチ回路４２と、第１及
び第２の判定回路４３及び４４を設けて構成されてい
る。
【００４６】すなわち本発明は一度求めたオフセツトを
その後復調の際に疑わしいと判断された場合には、もう
一度オフセツトを求め直すようにしている。このことに
よつて万一オフセツトを誤つて求めた場合でも、オフセ
ツトのチエツクを行い、そのチエツクを通過したオフセ
ツトのみを、正規のオフセツトとして用いるようになさ
れている。
その後復調の際に疑わしいと判断された場合には、もう
一度オフセツトを求め直すようにしている。このことに
よつて万一オフセツトを誤つて求めた場合でも、オフセ
ツトのチエツクを行い、そのチエツクを通過したオフセ
ツトのみを、正規のオフセツトとして用いるようになさ
れている。
【００４７】実際上第１の判定回路４３は従来の判定回
路と同様にオフセツトが所定の範囲内に存在するか否か
を判定するもので、オフセツトの値が所定範囲から逸脱
したとき、スイツチ４２をオフ制御して、正しいオフセ
ツトの値になるまで、オフセツト検出回路４５にオフセ
ツトを供給しないようになされている。
路と同様にオフセツトが所定の範囲内に存在するか否か
を判定するもので、オフセツトの値が所定範囲から逸脱
したとき、スイツチ４２をオフ制御して、正しいオフセ
ツトの値になるまで、オフセツト検出回路４５にオフセ
ツトを供給しないようになされている。
【００４８】また第２の判定回路４４はカウンタ３２の
出力とブロツクＩＤの差を監視し、オフセツトが誤つて
求められた場合、そのオフセツトがカウンタ３２にロー
ドされるので、その後の動作としては、ブロツクＩＤが
連続して入つてくれば、カウンタ３２とブロツクＩＤの
差もある値を保持する。
出力とブロツクＩＤの差を監視し、オフセツトが誤つて
求められた場合、そのオフセツトがカウンタ３２にロー
ドされるので、その後の動作としては、ブロツクＩＤが
連続して入つてくれば、カウンタ３２とブロツクＩＤの
差もある値を保持する。
【００４９】従つてこのずれがいくつかのブロツクで続
いた場合には、オフセツト検出回路４５をクリアして、
再度オフセツトを求めさせる。ただしここで再び求めた
オフセツトが第２の判定回路４４で正しくないと判定さ
れた場合には、再度オフセツトを求め直し、この動作を
繰り返し最終的に残つたものをオフセツトとして読み出
し側の最初のメモリアドレスとして決定する。
いた場合には、オフセツト検出回路４５をクリアして、
再度オフセツトを求めさせる。ただしここで再び求めた
オフセツトが第２の判定回路４４で正しくないと判定さ
れた場合には、再度オフセツトを求め直し、この動作を
繰り返し最終的に残つたものをオフセツトとして読み出
し側の最初のメモリアドレスとして決定する。
【００５０】以上の構成によれば、一度求めたオフセツ
トをその後復調の際に疑わしいと判断された場合には、
もう一度オフセツトを求め直すようにし、万一オフセツ
トを誤つて求めた場合でも、オフセツトのチエツクを行
い、そのチエツクを通過したオフセツトのみを、正規の
オフセツトとして用いることにより、オフセツトを正し
く把握して誤り訂正効率及び精度を一段と向上し得る誤
り訂正回路を実現できる。
トをその後復調の際に疑わしいと判断された場合には、
もう一度オフセツトを求め直すようにし、万一オフセツ
トを誤つて求めた場合でも、オフセツトのチエツクを行
い、そのチエツクを通過したオフセツトのみを、正規の
オフセツトとして用いることにより、オフセツトを正し
く把握して誤り訂正効率及び精度を一段と向上し得る誤
り訂正回路を実現できる。
【００５１】なお上述の実施例においては、本発明をＩ
Ｄ−１フオーマツトのデータレコーダの再生系に適用し
たが、本発明はこれに限らず、誤り訂正用に積符号形式
でパリテイ符号が付されたデータを復号化するものであ
れば、種々の情報処理装置に広く適用し得る。
Ｄ−１フオーマツトのデータレコーダの再生系に適用し
たが、本発明はこれに限らず、誤り訂正用に積符号形式
でパリテイ符号が付されたデータを復号化するものであ
れば、種々の情報処理装置に広く適用し得る。
【００５２】
【発明の効果】上述のように本発明によれば、内符号誤
り検出訂正手段から所定のブロツクデータ単位で送出さ
れる内符号訂正データを、カウンタから得られるアドレ
ス情報に応じてメモリに書き込み、エラーが存在しない
又はエラー訂正可能なブロツクデータに含まれる識別デ
ータとアドレス情報とに基づいてメモリオフセツト情報
を求めると共にメモリオフセツト情報の連続性を判定
し、正しいと判定された場合メモリオフセツト情報を送
出し、疑わしい場合メモリオフセツト情報を求め直し、
その結果得られたメモリオフセツト情報を用いて、メモ
リを外符号符号系列に応じて読み出すようにしたことに
より、識別データにエラーが発生した場合にも、ブロツ
クデータを外符号誤り検出訂正手段に伝送でき、エラー
検出精度及びエラー訂正能力を向上し得る。
り検出訂正手段から所定のブロツクデータ単位で送出さ
れる内符号訂正データを、カウンタから得られるアドレ
ス情報に応じてメモリに書き込み、エラーが存在しない
又はエラー訂正可能なブロツクデータに含まれる識別デ
ータとアドレス情報とに基づいてメモリオフセツト情報
を求めると共にメモリオフセツト情報の連続性を判定
し、正しいと判定された場合メモリオフセツト情報を送
出し、疑わしい場合メモリオフセツト情報を求め直し、
その結果得られたメモリオフセツト情報を用いて、メモ
リを外符号符号系列に応じて読み出すようにしたことに
より、識別データにエラーが発生した場合にも、ブロツ
クデータを外符号誤り検出訂正手段に伝送でき、エラー
検出精度及びエラー訂正能力を向上し得る。
【図１】本発明による誤り訂正回路の一実施例を示すブ
ロツク図である。
ロツク図である。
【図２】ＩＤ−１フオーマツトの記録パターンの説明に
供する略線図である。
供する略線図である。
【図３】ＩＤ−１フオーマツトにおけるデータトラツク
の内容を示す略線図である。
の内容を示す略線図である。
【図４】ＩＤ−１フオーマツトのデータレコーダの記録
系を示すブロツク図である。
系を示すブロツク図である。
【図５】データレコーダの記録系におけるアウターデー
タブロツクを示す略線図である。
タブロツクを示す略線図である。
【図６】データレコーダの記録系におけるメモリ中のデ
ータ配列を示す略線図である。
ータ配列を示す略線図である。
【図７】データレコーダの記録系におけるインナーデー
タブロツクを示す略線図である。
タブロツクを示す略線図である。
【図８】データをマツプ表示して示す略線図である。
【図９】ＩＤ−１フオーマツトのデータレコーダの再生
系を示すブロツク図である。
系を示すブロツク図である。
【図１０】従来の誤り訂正回路を示すブロツク図であ
る。
る。
１……記録系、２……外符号生成回路、３、７、１１…
…ＭＵＸ、４……メモリ、５……識別データ発生回路、
６……内符号生成回路、８……プリアンブル部ポストア
ンブル部発生回路、９……データ分散回路、１０……８
−９変調回路、１２……同期コード発生回路、１３……
パラレル／シリアル変換回路、１４……記録増幅回路、
１５……磁気テープ、１６……磁気ヘツド、２０……再
生系、２１……再生増幅回路、２２……シリアルパラレ
ル変換回路、２３……同期コード検出回路、２４……８
−９復調回路、２５……データ統合回路、２６……内符
号エラー検出訂正回路、２７……識別データ検出回路、
２８……メモリ、２９……外符号エラー検出訂正回路。
…ＭＵＸ、４……メモリ、５……識別データ発生回路、
６……内符号生成回路、８……プリアンブル部ポストア
ンブル部発生回路、９……データ分散回路、１０……８
−９変調回路、１２……同期コード発生回路、１３……
パラレル／シリアル変換回路、１４……記録増幅回路、
１５……磁気テープ、１６……磁気ヘツド、２０……再
生系、２１……再生増幅回路、２２……シリアルパラレ
ル変換回路、２３……同期コード検出回路、２４……８
−９復調回路、２５……データ統合回路、２６……内符
号エラー検出訂正回路、２７……識別データ検出回路、
２８……メモリ、２９……外符号エラー検出訂正回路。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/18 G06F 11/10 H03M 13/00
Claims (1)
- 【請求項１】情報データに対して積符号形式に基づいて
誤り訂正符号を付加して伝送される伝送データを受け誤
り訂正する誤り訂正回路において、 上記伝送データの内符号誤りを検出すると共に訂正する
内符号誤り検出訂正手段と、 当該内符号誤り検出訂正手段からブロツクデータ単位で
送出される内符号訂正データを上記ブロツクデータ単位
で動作するカウンタから得られるアドレス情報に応じて
メモリに書き込み、エラーが存在しない又はエラー訂正
可能な上記ブロツクデータに含まれる識別データと上記
アドレス情報とに基づいてメモリオフセツト情報を求め
ると共に当該メモリオフセツト情報の連続性を判定し、
正しいと判定された場合上記メモリオフセツト情報を送
出し、疑わしい場合上記メモリオフセツト情報を求め直
すメモリ制御手段と、 当該メモリ制御手段から送出される上記メモリオフセツ
ト情報を用いて上記メモリを外符号系列に応じて読み出
し、外符号誤りを検出すると共に訂正して送出する外符
号誤り検出訂正手段と を具えることを特徴とする誤り訂
正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36134292A JP3263918B2 (ja) | 1992-12-31 | 1992-12-31 | 誤り訂正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36134292A JP3263918B2 (ja) | 1992-12-31 | 1992-12-31 | 誤り訂正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06203490A JPH06203490A (ja) | 1994-07-22 |
| JP3263918B2 true JP3263918B2 (ja) | 2002-03-11 |
Family
ID=18473190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36134292A Expired - Fee Related JP3263918B2 (ja) | 1992-12-31 | 1992-12-31 | 誤り訂正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3263918B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100452314B1 (ko) * | 1997-08-20 | 2004-12-17 | 삼성전자주식회사 | 에러 정정 코드 발생 제어회로 |
-
1992
- 1992-12-31 JP JP36134292A patent/JP3263918B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06203490A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5192949A (en) | Digital data transmission system having error detecting and correcting function | |
| US5666338A (en) | Recording medium formatted for error correction and density recording and an apparatus for recording information thereon and/or recording information therefrom | |
| JPH09326169A (ja) | 磁気テープにおいてデジタル・データをフォーマット及び記録／再生するための装置と方法 | |
| US4254500A (en) | Single track digital recorder and circuit for use therein having error correction | |
| US4292684A (en) | Format for digital tape recorder | |
| US5608740A (en) | Error correcting method | |
| JP2811802B2 (ja) | 情報伝送装置 | |
| KR100190797B1 (ko) | 정보 데이타 기록 및 재생장치 | |
| US4912695A (en) | Method for recording information including error information on a disk | |
| JP3263918B2 (ja) | 誤り訂正回路 | |
| KR920003496B1 (ko) | 디지탈 신호의 기록 및 재생장치에 있어서의 디지탈신호의 에러정정방법 | |
| JP2001023316A (ja) | ディジタルデータ再生方法及びディジタルデータ再生回路並びに誤り検出方法 | |
| US6338155B1 (en) | Data generation method and apparatus | |
| US6259660B1 (en) | Optical disk apparatus having error correction circuit | |
| JPH06291682A (ja) | エラー訂正装置 | |
| JP3282425B2 (ja) | ディジタル信号記録装置 | |
| JPH1049997A (ja) | 記録媒体およびその記録装置ならびに再生装置 | |
| JP2517222B2 (ja) | 情報デイスクの記録再生方式 | |
| JPS62256270A (ja) | 誤り訂正装置 | |
| KR100324763B1 (ko) | 디지털신호 기록/재생장치의 테이프 성능판별 방법 및 장치 | |
| JPH03116586A (ja) | 記録再生装置および記録再生システム | |
| KR100548223B1 (ko) | 자기기록재생기기의 버스트 에러 검출장치 및 검출방법 | |
| JP2004288310A (ja) | ディジタルデータ記録再生装置及び再生方法 | |
| JPH06124548A (ja) | データ再生装置 | |
| JP3768640B2 (ja) | 再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |