JPS62247653A - パケツト交換機の構成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パケット交換機に係り、特に高速回線を多数
収容する高速パケット交換機に好適な、交換機内にパケ
ットを蓄積せずに交換するパケット交換機の構成方式に
関する。

〔従来の技術〕

高速回線を多数収容する高速パケット交換機の構成方式
については、電子通信学会技術研究報告５Ｅ８５−９１
　ｒ高速パケット交換方式」及び５Ｅ８５−１２３　ｒ
同報機能を持つ高速多元パケット交換システム構成力の
検討」において論じられているが、パケットの処理を回
線個別に行い、さらに回線毎にパケットを蓄積する構成
としている。

〔発明が解決しようとする問題点〕

上記従来技術では、パケットのルーティング処理は、呼
毎の固定ルーティングとなり、回線へのパケットトラヒ
ックが偏り回線を効率的に使用できずさらに、パケット
を蓄積するための時間だけ交換機の遅延時間が増加する
。この結果、トラヒツトの増加に対しては、トラヒック
の偏りを考慮して、トラヒック増加分以上の回線を増加
せざるを得す、さらに交換機での遅延時間が大きいため
、高速の処理を要するコンピュータ間の通信や高速の通
信を必要とするローカルエリアネットワーク同士の接続
に関して制限を加えざるを得ない。

〔問題点を解決するための手段〕

上記目的は、パケットのルーティング処理において、着
局対応の複数の回線から空きの１回線を予め定められた
優先順位に従って選ぶ機能を持った競合回路と１回線毎
に受信したパケットのヘッダ部を分析し、着局を定め、
前記競合回路へ要求を出すヘッダ分析部と、人出回線間
のスイッチを制御するスイッチ制御部と、前記処理に必
要な時間だけパケットを遅延させる遅延用バッファを用
いて、人出回線間のスイッチを制御し、パケットを交換
することにより、達成される。

〔作用〕

上記した競合回路は、入回線のパケット毎に発生する出
回線割当て要求に対応して空回線を割当てるので、パケ
ット毎のダイナミックルーティングを可能とする。また
、上記したヘッダ分析部は。

ヘッダを蓄積すると着局分析及び出回線要求を上記した
競合回路へ送出し、上記した競合回路で選択された空回
線と入回線間の接続を上記したスイッチ制御部で行い、
前記処理の間上記した遅延用バッファでパケットを蓄積
し、送出することにより短い遅延時間でパケットを交換
できる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図において、１は入回線、２は入回線プロトコル処理部
、３は遅延用バッファ、４はヘッダ分析部、５は競合回
路対応の出回線要求信号線、６は出回線割付信号線、７
はプロトコル処理部と遅延用バッファ間の制御信号線、
８は遅延バッファ入力線、９はプロトコル処理部とヘッ
ダ分析部間の制御信号線、１０はスイッチ入力線、１１
は着局対応に設けられた出回線選択競合回路、１２はス
イッチ制御信号線、１３は出回線使用信号線、１４はス
イッチ開閉制御部、１５はスイッチ、１６はスイッチ出
力線、１７は出回線プロトコル処理部、１８は出回線で
ある。

なお、遅延用バッファ３はファーストインファーストア
ウトのメモリ又は通常のランダムメモリを用いて構成で
き、ヘッダ処理部４や競合回路１１やスイッチ開閉制御
部１４は動作をパターン化し易いので、読み出し専用メ
モリを用いた布線論理又はマイクロプロセッサを用いた
蓄積プログラム制御等により構成できる。

第１図において、入回線プロトコル処理部２はＨＤＬＣ
手順に基づくフレーム　の０削除や３２ビット未満フレ
ームの検出やフレーム誤りの検出を行い、検出した異常
を遅延用バッファ３やヘッダ分析部４へ制御信線７又は
９により通知する。

ヘッダ分析部４は遅延バッファ入力線８よりパケットの
ヘッダ部を取り込み宛先を分析し着局を決め５着局対応
の出回線要求信号線５により競合回路１１へ出回線割当
て要求を出す。競合回路１１は各入回線１対応のヘッダ
分析部４からの出回線要求から１つを選び、スイッチ開
閉制御部１４からの出回線使用信号線１３により空回線
を捜し、選ばれた出回線要求に空回線を割当て、スィッ
チ開閉制御部１４ヘスイツチ制御信号線１２でスイッチ
１５の対応接点閉接指示を出すと同時に選ばれた出回線
要求対応のヘッダ処理部４へ出回線割付信号線６により
応答を返す。競合回路１１は前記処理を出回線割当て要
求が無くなるまで繰り返し続け、途中で空回線が無くな
った場合は空回線ができるまで処理を中断する。ヘッダ
分析部４は、競合回路１１により出回線割付信号線６に
より応答を受は取ると。

遅延用バッファ３へ送出指示を出し、パケットが遅延用
バッファ３より送出完了するまで出回線要求信号線５に
より要求を出し続ける。遅延用バッファ３は、遅延バッ
ファ入力線８より受信したパケットをバッファに格納し
、ヘッダ分析部４より送信指示を受は取るまで遅延させ
た後スイッチ入力線１０経由してスイッチ１５ヘパケツ
トを送る。スイッチ１５で交換されたパケットは、スイ
ッチ出力線１６を経由して出回線プロトコル処理部１７
へ送られる。出回線プロトコル処理部１７は、ＨＤＬＣ
手順に基づくＯ挿入やＦｅ２の付加等を行い、出回線１
８ヘパケツトを送信する。

以上説明した処理により入回線１より入ったバケラトは
、ヘッダ処理部４におけるヘッダ蓄積時間と分析時間及
び競合回路１１の処理時間とスイッチ開閉制御部１４の
処理時間の合計時間だけ遅延して出回線より次の局へ送
られる。なお、ヘッダ処理部４や競合回路１１やスイッ
チ開閉制御部１４は、前記したように布線論理化容易で
あり、現在の技術水準でも十分高速化可能であるため、
パケットの交換遅延時間をパケットを全て蓄積する場合
に比べて十分小さくできる。

また、第１図における入回線プロトコル処理部２、制御
信号線７や９及び出回線プロトコル処理部１７を省いた
構成方式も可能であり、動作も第１図を用いて説明した
のと同様であるので、ここでは説明を省略する。さらに
、スイッチ１５を開閉スイッチでなく、バス又はループ
等を用いた構成にする事も可能である。

以上説明した様に本発明によれば、パケット毎に複数の
出回線より空回線を選択する事により、特定の回線にト
ラヒックが集中する事を防止でき、全回線を均等に使用
できるため、回線の使用効率を向１−できる。さらに、
パケットの遅延時間をヘッダの上積時間とルーティング
処理時間の和にできるため、パケット全てを蓄積してか
ら処理する場合に比入で遅延時間を短縮することができ
る。

〔発明の効果〕

本発明によれば、パケット毎のダイナミックルーティン
グを実現できるので、特定回線にトラヒックが集中する
のを防止でき、回線の使用効率を向上する事ができ、さ
らに、パケットのヘッダを蓄積するだけで交換動作を開
始できるので、交換機の遅延時間減少に効果がある。

【図面の簡単な説明】

第１図は本発明によるパケット交換機の構成図である。 １・・・入回線 ２・・・入目線プロトコル処理部 ３・・・遅延用バッファ ４・・・ヘッダ分析部 ５・・・競合回路対応の出回線要求信号６・・・出回線
割付信号 ７・・・プロトコル処理部と遅延用バッファ間の制御信
号 ８・・・遅延バッファ入力線 ９・・・プロトコル処理部とヘッダ分析部間の制御信号 １０・・・スイッチ入力線 １１・・・出回線選択競合回路 １２・・・スイッチ制御信号 １３・・・出回線使用信号 １４・・・スイッチ開閉制御部 １５・・・スイッチ １６・・・スイッチ出力線 １７・・・出回線プロトコル処理部 １８・・・出回線 第１図

Claims (1)

【特許請求の範囲】
1. パッケト交換機において、あらかじめ定められた時間だ
   け遅延を付加できるバッファメモリとパケットのヘッダ
   部を蓄積、分析し着局を定める機能を有するブロックと
   前記ブロックらかの要求に従って着局対応に管理してい
   る回線の空きを監視、抽出する機能を有するブロックと
   前記ブロックで選択された空回線とこの空回線を割当て
   られた要求元の回線の間のスイッチを閉じる機能を有す
   るスイッチを有し、着局対応に管理する回線を複数とし
   、パケット毎に空回線を割当て、ヘッダ部を蓄積すると
   直ちに空回線を抽出し、受信中のパケットを着局へ向け
   て送信開始することを特徴とするパケット交換機の構成
   方式。