JP2540624B2 - 交換装置 - Google Patents
交換装置Info
- Publication number
- JP2540624B2 JP2540624B2 JP63500953A JP50095388A JP2540624B2 JP 2540624 B2 JP2540624 B2 JP 2540624B2 JP 63500953 A JP63500953 A JP 63500953A JP 50095388 A JP50095388 A JP 50095388A JP 2540624 B2 JP2540624 B2 JP 2540624B2
- Authority
- JP
- Japan
- Prior art keywords
- crosspoint
- token
- mode
- output
- output means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は情報の交換に関する。
背景及び問題 周知の電話交換システム、例えば、クロスバー シス
テムは回路セットアップ時間が長すぎるため、頻繁な短
い期間のデータ通信を要求する用途には実用的でない。
これらシステムにおいては、回路は、典型的には、中央
制御複合体によって大きな集中データベースをハンティ
ングすることによって使用可能な網経路が発見された後
にはじめて確立される。この経路ハンティングは速度が
遅いばかりか、回路の要求を行なうため、及び中央デー
タベースに個々の網状態の変化を通知するための両者の
目的で多くの追加の通信が要求される。
テムは回路セットアップ時間が長すぎるため、頻繁な短
い期間のデータ通信を要求する用途には実用的でない。
これらシステムにおいては、回路は、典型的には、中央
制御複合体によって大きな集中データベースをハンティ
ングすることによって使用可能な網経路が発見された後
にはじめて確立される。この経路ハンティングは速度が
遅いばかりか、回路の要求を行なうため、及び中央デー
タベースに個々の網状態の変化を通知するための両者の
目的で多くの追加の通信が要求される。
パケット化された情報を交換するためのこの問題に対
する１つのアプローチがM.オーシック（M.Orsic）に公
布された合衆国特許第4,524,440号において開示され
る。このシステムは、個々のパケット化されたサイズの
データ通信のために別個の回路が確立されるため、高速
回路交換システムと呼ばれる。情報はソースチャネル内
の複数の通信モジュールから複数のポート コントロー
ラ、そして、網へと運ばれる。個々の通信モジュールは
要求された宛先チャネルを定義する回路セットアップ要
求信号を送信する。個々のポート コントローラはこの
宛先チャネルの使用状態及び通信モジュール内に含まれ
る関連する受信機の使用状態の両方を定義する複数の状
態語の１つを格納する。個々のこれら状態語は個々のポ
ート コントローラにサイクルされる。あるポート コ
ントローラにサイクルされた状態語の１つが要求された
宛先チャネル及び関連する通信モジュール受信機が空き
であることを定義すると、このポート コントローラは
回路セットアップ要求信号及び続くデータを網に送信す
る。この網はこの回路セットアップ要求信号に応答し
て、要求された宛先チャネルへの１つの回路を確立す
る。このシステムのポート コントローラはこのサイク
ルされた状態語をうまく利用して通信モジュールによる
パケットの伝送を制御する。ただし、この状態語をポー
ト コントローラにサイクルするために時間がかかるた
めかなりの回路セットアップ遅延が起こる。この遅延
は、結果として、宛先への使用可能な網バンド幅のかな
りを浪費する。例えば、任意のポート コントローラか
ら特定の宛先に対する状態がいまサイクルされてきたも
のとする、この宛先へのパケットの伝送は、この状態語
が全てのポート コントローラにサイクルされ、このポ
ート コントローラに再び戻されるまで遅延される。こ
の遅延は、他の通信モジュールのいずれもがこの宛先へ
のパケットの送信に対して競合しないときでも発生す
る。この状態語サイクル時間はまた受信機の使用状態の
変化を反映しての状態語の更新をも遅延させる。これは
空きになったばかりの受信機へのパケットの伝送を不必
要に遅延させるのみでなく、この状態語が空きでないこ
とを反映するように更新される前に空きでない受信機に
パケットが伝送される可能性があることを意味する。後
者の場合、パケットは失われる。信頼性の高いパケット
通信が要求される用途においては、損失パケットの再伝
送を行なうための複雑なパケット プロトコール及び追
加のパケット緩衝が準備される。
する１つのアプローチがM.オーシック（M.Orsic）に公
布された合衆国特許第4,524,440号において開示され
る。このシステムは、個々のパケット化されたサイズの
データ通信のために別個の回路が確立されるため、高速
回路交換システムと呼ばれる。情報はソースチャネル内
の複数の通信モジュールから複数のポート コントロー
ラ、そして、網へと運ばれる。個々の通信モジュールは
要求された宛先チャネルを定義する回路セットアップ要
求信号を送信する。個々のポート コントローラはこの
宛先チャネルの使用状態及び通信モジュール内に含まれ
る関連する受信機の使用状態の両方を定義する複数の状
態語の１つを格納する。個々のこれら状態語は個々のポ
ート コントローラにサイクルされる。あるポート コ
ントローラにサイクルされた状態語の１つが要求された
宛先チャネル及び関連する通信モジュール受信機が空き
であることを定義すると、このポート コントローラは
回路セットアップ要求信号及び続くデータを網に送信す
る。この網はこの回路セットアップ要求信号に応答し
て、要求された宛先チャネルへの１つの回路を確立す
る。このシステムのポート コントローラはこのサイク
ルされた状態語をうまく利用して通信モジュールによる
パケットの伝送を制御する。ただし、この状態語をポー
ト コントローラにサイクルするために時間がかかるた
めかなりの回路セットアップ遅延が起こる。この遅延
は、結果として、宛先への使用可能な網バンド幅のかな
りを浪費する。例えば、任意のポート コントローラか
ら特定の宛先に対する状態がいまサイクルされてきたも
のとする、この宛先へのパケットの伝送は、この状態語
が全てのポート コントローラにサイクルされ、このポ
ート コントローラに再び戻されるまで遅延される。こ
の遅延は、他の通信モジュールのいずれもがこの宛先へ
のパケットの送信に対して競合しないときでも発生す
る。この状態語サイクル時間はまた受信機の使用状態の
変化を反映しての状態語の更新をも遅延させる。これは
空きになったばかりの受信機へのパケットの伝送を不必
要に遅延させるのみでなく、この状態語が空きでないこ
とを反映するように更新される前に空きでない受信機に
パケットが伝送される可能性があることを意味する。後
者の場合、パケットは失われる。信頼性の高いパケット
通信が要求される用途においては、損失パケットの再伝
送を行なうための複雑なパケット プロトコール及び追
加のパケット緩衝が準備される。
上記の説明から、当分野における１つの問題として、
周知の交換装置内におけるパケット伝送の遅延の問題が
あることがわかる。この遅延は利用可能なシステムのバ
ンド幅を浪費するばかりか、信頼性の高い通信を確保す
るための複雑なパケット処理技術の使用を必要とする。
周知の交換装置内におけるパケット伝送の遅延の問題が
あることがわかる。この遅延は利用可能なシステムのバ
ンド幅を浪費するばかりか、信頼性の高い通信を確保す
るための複雑なパケット処理技術の使用を必要とする。
解決 上記の問題の解決及び技術上の進歩が本発明の原理に
よる一例としての交換装置によって達成される。この交
換装置はクロスポイント要素のクロスバー アレイを含
む。クロスポイント要素の個々の列はそれ自体の制御リ
ング メカニズムと関連し、列内の個々のクロスポイン
ト要素の起動及びその後のデータ伝送は、関連する制御
リング上に巡回されるトークン、例えば、単一の起動ビ
ットに応答してすみやかに遂行される。この制御メカニ
ズムは遅延なしにパケット伝送を効率的に起動し、シス
テムのバンド幅の浪費を回避し、また複雑なパケット処
理を必要とすることなく信頼性の高いパケット通信を提
供する。
よる一例としての交換装置によって達成される。この交
換装置はクロスポイント要素のクロスバー アレイを含
む。クロスポイント要素の個々の列はそれ自体の制御リ
ング メカニズムと関連し、列内の個々のクロスポイン
ト要素の起動及びその後のデータ伝送は、関連する制御
リング上に巡回されるトークン、例えば、単一の起動ビ
ットに応答してすみやかに遂行される。この制御メカニ
ズムは遅延なしにパケット伝送を効率的に起動し、シス
テムのバンド幅の浪費を回避し、また複雑なパケット処
理を必要とすることなく信頼性の高いパケット通信を提
供する。
本発明による装置はＭ個の入力手段からＮ個の出力手
段に情報を交換するために使用される。この装置は個々
がこれら入力手段の１つ及びこれら出力手段の１つと関
連するＭ×Ｎ個のクロスポイント要素のアレイを含む。
個々のクロスポイント要素はトークンに応答してそれと
関連する入力手段からの情報をそれと関連する出力手段
に交換する。この装置はさらに個々がこれら出力手段の
異なる１つの関連するその出力手段と関連するクロスポ
イント要素間でトークンを巡回させるためのＮ個の制御
リングを含む。
段に情報を交換するために使用される。この装置は個々
がこれら入力手段の１つ及びこれら出力手段の１つと関
連するＭ×Ｎ個のクロスポイント要素のアレイを含む。
個々のクロスポイント要素はトークンに応答してそれと
関連する入力手段からの情報をそれと関連する出力手段
に交換する。この装置はさらに個々がこれら出力手段の
異なる１つの関連するその出力手段と関連するクロスポ
イント要素間でトークンを巡回させるためのＮ個の制御
リングを含む。
本発明の一例として実施態様においては、パケット間
の競合遅延は、パケット伝送の後ではなく、パケット伝
達の最中にトークンをパスすることによって排除され
る。１つのラインが網の出力のビジー状態を定義するビ
ジー信号をこの状態情報を順番にサイクルするのでなく
その列内の全てのクロスポイント要素に同時に同報通信
するために使用される。このビジー通信が不在のときに
のみ次の競合クロスポイント要素が起動され、この出力
への次のパケットの伝送が実行される。このクロスポイ
ント要素は２つのモードにて動作する。つまり、第１の
モードにおいては、受信されたトークンが格納されるこ
となくパスされ、第２のモードにおいては、受信された
トークンがパスされる前に格納される。ある列内のパケ
ットの送信を競合するクロスポイント要素のみが第２の
モードにて動作する。従って、このトークンは非競合ク
ロスポイント要素をバイパスし、この競合プロセスをさ
らにすみやかにする。
の競合遅延は、パケット伝送の後ではなく、パケット伝
達の最中にトークンをパスすることによって排除され
る。１つのラインが網の出力のビジー状態を定義するビ
ジー信号をこの状態情報を順番にサイクルするのでなく
その列内の全てのクロスポイント要素に同時に同報通信
するために使用される。このビジー通信が不在のときに
のみ次の競合クロスポイント要素が起動され、この出力
への次のパケットの伝送が実行される。このクロスポイ
ント要素は２つのモードにて動作する。つまり、第１の
モードにおいては、受信されたトークンが格納されるこ
となくパスされ、第２のモードにおいては、受信された
トークンがパスされる前に格納される。ある列内のパケ
ットの送信を競合するクロスポイント要素のみが第２の
モードにて動作する。従って、このトークンは非競合ク
ロスポイント要素をバイパスし、この競合プロセスをさ
らにすみやかにする。
図面の簡単な説明 第１図は本発明による一例としての交換システムのブ
ロック図であり； 第２図は第１図のシステム内のクロスポイント要素の
回路図であり； 第３図は第１図のシステム内の入力コントローラに対
する状態図であり； 第４図は第３図の状態図内の状態の個々に対する出力
定義のリストであり； 第５図は第２図のクロスポイント要素に対する状態図
であり；そして 第６図は第５図の状態図内の状態の個々に対する出力
定義のリストである。
ロック図であり； 第２図は第１図のシステム内のクロスポイント要素の
回路図であり； 第３図は第１図のシステム内の入力コントローラに対
する状態図であり； 第４図は第３図の状態図内の状態の個々に対する出力
定義のリストであり； 第５図は第２図のクロスポイント要素に対する状態図
であり；そして 第６図は第５図の状態図内の状態の個々に対する出力
定義のリストである。
発明の詳細な説明 第１図において、交換システム100は複数のユーザ入
力デバイス11及び12からの情報を複数のユーザ出力デバ
イス21及び22に交換する。これらデバイスは、例えば、
顧客テレターミナル、ベンダー、データベース、ビデオ
送信機及びモニタ、並びにパケット アクセス ポート
を含むユーザ端末装置を表わす。これら装置は、通常、
双方向通信のために１つのユーザ入力デバイス及び１つ
のユーザ出力デバイスを含む。システム100はＭ個の入
力コントローラ101−１から101−Ｍ、Ｎ個の出力コント
ローラ102−１から102−Ｎ、及び１つのクロスバー網11
0を含む。網110はＭ個の行及びＮ個の列に配列されたＭ
×Ｎ個のクロスポイント要素107−11から107−MNのアレ
イを含む。ここで、個々のクロスポイント要素は１つの
入力コントローラと関連し、個々の列のクロスポイント
要素は１つの出力コントローラと関連する。個々の入力
コントローラは１つの３導線入力バスを持つが、これは
これら入力コントローラをクロスポイント要素のそれと
関連する行と接続する。入力バスは１つの送信ライン
（Ｔ−ライン）、要求ライン（Ｒ−ライン）及び承諾ラ
イン（Ｇ−ライン）を含む。例えば、入力コントローラ
101−１は、これをクロスポイント要素107−11から107
−1Nの行に接続する入力バス103−１を持つ。個々の出
力コントローラはこれら出力コントローラをそれと関連
するクロスポイント要素の列に接続する１つの２導線出
力バスを持つ。この出力バスは１つの出力ライン（Ｏ−
ライン）及び１つのビジー ライン（Ｂ−ライン）を含
む。例えば、出力コントローラ102−１は、これをクロ
スポイント要素107−11から107−M1の列に接続する出力
バス104−１を持つ。これらＮ個の出力コントローラ102
−１から102−Ｎとは、Ｎ個の制御リング105−１から10
5−Ｎが関連する。個々の制御リングは、１つのトーク
ン、つまり、単一の起動ビット（Ｅ−ビット）を１つの
出力コントローラと関連するクロスポイント要素の列に
サイクルさせるために使用される。例えば、制御リング
105−１は、１つのＥビットを出力コントローラ102−１
と関連するクロスポイント要素の列にサイクルするのに
使用される。１つのビット保存フリップフロップが以下
に説明されるようにＥビットを保存するために個々の列
のボタム クロスポイント要素とトップ クロスポイン
ト要素との間に挿入される。例えば、フリップフロップ
106−１が第１列のクロスポイント要素107−M1と107−1
1の間に挿入される。
力デバイス11及び12からの情報を複数のユーザ出力デバ
イス21及び22に交換する。これらデバイスは、例えば、
顧客テレターミナル、ベンダー、データベース、ビデオ
送信機及びモニタ、並びにパケット アクセス ポート
を含むユーザ端末装置を表わす。これら装置は、通常、
双方向通信のために１つのユーザ入力デバイス及び１つ
のユーザ出力デバイスを含む。システム100はＭ個の入
力コントローラ101−１から101−Ｍ、Ｎ個の出力コント
ローラ102−１から102−Ｎ、及び１つのクロスバー網11
0を含む。網110はＭ個の行及びＮ個の列に配列されたＭ
×Ｎ個のクロスポイント要素107−11から107−MNのアレ
イを含む。ここで、個々のクロスポイント要素は１つの
入力コントローラと関連し、個々の列のクロスポイント
要素は１つの出力コントローラと関連する。個々の入力
コントローラは１つの３導線入力バスを持つが、これは
これら入力コントローラをクロスポイント要素のそれと
関連する行と接続する。入力バスは１つの送信ライン
（Ｔ−ライン）、要求ライン（Ｒ−ライン）及び承諾ラ
イン（Ｇ−ライン）を含む。例えば、入力コントローラ
101−１は、これをクロスポイント要素107−11から107
−1Nの行に接続する入力バス103−１を持つ。個々の出
力コントローラはこれら出力コントローラをそれと関連
するクロスポイント要素の列に接続する１つの２導線出
力バスを持つ。この出力バスは１つの出力ライン（Ｏ−
ライン）及び１つのビジー ライン（Ｂ−ライン）を含
む。例えば、出力コントローラ102−１は、これをクロ
スポイント要素107−11から107−M1の列に接続する出力
バス104−１を持つ。これらＮ個の出力コントローラ102
−１から102−Ｎとは、Ｎ個の制御リング105−１から10
5−Ｎが関連する。個々の制御リングは、１つのトーク
ン、つまり、単一の起動ビット（Ｅ−ビット）を１つの
出力コントローラと関連するクロスポイント要素の列に
サイクルさせるために使用される。例えば、制御リング
105−１は、１つのＥビットを出力コントローラ102−１
と関連するクロスポイント要素の列にサイクルするのに
使用される。１つのビット保存フリップフロップが以下
に説明されるようにＥビットを保存するために個々の列
のボタム クロスポイント要素とトップ クロスポイン
ト要素との間に挿入される。例えば、フリップフロップ
106−１が第１列のクロスポイント要素107−M1と107−1
1の間に挿入される。
個々の入力コントローラは１つあるいは複数のユーザ
入力デバイスから情報を受信する。同様に、個々の出力
コントローラは情報を１つあるいは複数のユーザ出力デ
バイスに送くる。情報はパケットにて網110内を送信さ
れる。入力コントローラ101−１から出力コントローラ1
02−１へのパケットの伝送には以下のステップが含まれ
る。
入力デバイスから情報を受信する。同様に、個々の出力
コントローラは情報を１つあるいは複数のユーザ出力デ
バイスに送くる。情報はパケットにて網110内を送信さ
れる。入力コントローラ101−１から出力コントローラ1
02−１へのパケットの伝送には以下のステップが含まれ
る。
１）コントローラ101−１が、これがコントローラ102−
１に送信すべきパケットを持つことを決定した時点で、
コントローラ102−１のアドレスを入力バス103−１のＲ
−ライン上に送出する。このアドレスが送出された後、
コントローラ101−１はバス103−１のＧライン上の承諾
信号（高値）を待つ。待っている間、コントローラ101
−１はバス103−１のＲラインを高値に保つ。
１に送信すべきパケットを持つことを決定した時点で、
コントローラ102−１のアドレスを入力バス103−１のＲ
−ライン上に送出する。このアドレスが送出された後、
コントローラ101−１はバス103−１のＧライン上の承諾
信号（高値）を待つ。待っている間、コントローラ101
−１はバス103−１のＲラインを高値に保つ。
２）同時にその行内の全てのクロスポイント要素に伝送
されたアドレスは、該当するクロスポイント要素、この
例においては、要素107−11によって認識される。クロ
スポイント要素107−11は後に説明される接続スキーム
を通じて要求されるコントローラ102−１へのアクセス
を確保する。クロスポイント要素107−11はバス103−１
のＴラインから出力バス104−１の０ラインへの接続を
確立する。コントローラの接続がいったん確立される
と、クロスポイント要素107−11は承諾信号をバス103−
１のＧライン上に返信し、そして、バス104−１のＢラ
インをこれに高値の信号を加えることによってビジーと
マークする。
されたアドレスは、該当するクロスポイント要素、この
例においては、要素107−11によって認識される。クロ
スポイント要素107−11は後に説明される接続スキーム
を通じて要求されるコントローラ102−１へのアクセス
を確保する。クロスポイント要素107−11はバス103−１
のＴラインから出力バス104−１の０ラインへの接続を
確立する。コントローラの接続がいったん確立される
と、クロスポイント要素107−11は承諾信号をバス103−
１のＧライン上に返信し、そして、バス104−１のＢラ
インをこれに高値の信号を加えることによってビジーと
マークする。
３）この承諾信号に応答して、コントローラ101−１バ
ス103−１のＴライン上のパケットをクロスポイント要
素107−11及びバス104−１の０ラインを介してコントロ
ーラ102−１に送信する。このパケットの伝送がいった
ん完了すると、コントローラ101−１はバス103−１のＲ
ライン上に低値信号を加えることによって切断を要求す
る。クロスポイト要素107−11はこの切断要求に応答し
てこの接続を切断する。クロスポイト要素107−11は、
次に低値の信号をバス103−１のＧライン及びバス104−
１のＢラインに加えることによってこの接続が切断され
たことを示す。
ス103−１のＴライン上のパケットをクロスポイント要
素107−11及びバス104−１の０ラインを介してコントロ
ーラ102−１に送信する。このパケットの伝送がいった
ん完了すると、コントローラ101−１はバス103−１のＲ
ライン上に低値信号を加えることによって切断を要求す
る。クロスポイト要素107−11はこの切断要求に応答し
てこの接続を切断する。クロスポイト要素107−11は、
次に低値の信号をバス103−１のＧライン及びバス104−
１のＢラインに加えることによってこの接続が切断され
たことを示す。
任意の列内のクロスポイト要素間の競合を解決するた
めには、“ビット パシング（bit passing）”競合解
決メカニズムが採用される。１個のＥビットが制御リン
グを介して任意の列の全てのクロスポイト要素を巡回す
る。このＥビットを格納してクロスポイト要素のみが、
入力バスのＴラインを出力バスのＯラインに接続するこ
とが許される。Ｅビットとの関連で、クロスポイト要素
は２つのモードにて動作する。モード１（バイパス モ
ード（bypassing mode）においては、クロスポイト要素
はＥビットに対して競合を行なっていない。モード１に
て動作している場合、クロスポイト要素は制御リングの
入力ラインを制御リングの出力ラインに短絡させ、この
ためＥビットはこのクロスポイト要素をバイパスする。
しかし、クロスポイト要素がモード２で動作していると
きは、これは、Ｅビットが到着するのを待ち、これが接
続を確立しているあいだＥビットを格納する。
めには、“ビット パシング（bit passing）”競合解
決メカニズムが採用される。１個のＥビットが制御リン
グを介して任意の列の全てのクロスポイト要素を巡回す
る。このＥビットを格納してクロスポイト要素のみが、
入力バスのＴラインを出力バスのＯラインに接続するこ
とが許される。Ｅビットとの関連で、クロスポイト要素
は２つのモードにて動作する。モード１（バイパス モ
ード（bypassing mode）においては、クロスポイト要素
はＥビットに対して競合を行なっていない。モード１に
て動作している場合、クロスポイト要素は制御リングの
入力ラインを制御リングの出力ラインに短絡させ、この
ためＥビットはこのクロスポイト要素をバイパスする。
しかし、クロスポイト要素がモード２で動作していると
きは、これは、Ｅビットが到着するのを待ち、これが接
続を確立しているあいだＥビットを格納する。
ビット パシング メカニズムの一般的な問題の１つ
はビット伝搬遅延である。例えば、クロスポイト要素が
“バイパス”モードにて動作する場合、Ｅビットはこれ
がそのクロスポイト要素を通過するとき少なくとも１ゲ
ート時間の遅延を受ける。この遅延は累積的なものであ
る。Ｅビットがパケットの伝送が完結され（その後次の
競合クロスポイト要素にパスされるまで）能動のクロス
ポイト要素に格納される場合は、このＥビットが次の競
合クロスポイト要素に到達するまてにかなりの累積遅延
が起こる。この間、Ｏラインはアイドルとなる。この遅
延問題のために、利用可能な網バンド幅のかなりの部分
が浪費される。
はビット伝搬遅延である。例えば、クロスポイト要素が
“バイパス”モードにて動作する場合、Ｅビットはこれ
がそのクロスポイト要素を通過するとき少なくとも１ゲ
ート時間の遅延を受ける。この遅延は累積的なものであ
る。Ｅビットがパケットの伝送が完結され（その後次の
競合クロスポイト要素にパスされるまで）能動のクロス
ポイト要素に格納される場合は、このＥビットが次の競
合クロスポイト要素に到達するまてにかなりの累積遅延
が起こる。この間、Ｏラインはアイドルとなる。この遅
延問題のために、利用可能な網バンド幅のかなりの部分
が浪費される。
システム100は異なる競合解決スキームを採用する。
このスキームにおいては、能動のクロスポイト要素はこ
のＥビットをこれが接続を確立し、入力バスのＧライン
及び出力バスのＢラインに高値信号を加えると、ただち
にパスする。このため、この競合解決動作がパケットの
伝送と同時的に起こる。Ｅビットを格納する次のクロス
ポイント要素は、出力コントローラにアクセスする次の
クロスポイント要素である。ただし、出力コントロー
ラ、のアクセスは、出力バスのＢラインが出力コントロ
ーラがパケットを受信するのに使用できることを示すま
で延期される。出力バスのＢライン上の信号は１つの列
の全てのクロス要素に同時に送信されるため、次のパケ
ット伝送はこの出力コントローラが空くとただちに起こ
る。
このスキームにおいては、能動のクロスポイト要素はこ
のＥビットをこれが接続を確立し、入力バスのＧライン
及び出力バスのＢラインに高値信号を加えると、ただち
にパスする。このため、この競合解決動作がパケットの
伝送と同時的に起こる。Ｅビットを格納する次のクロス
ポイント要素は、出力コントローラにアクセスする次の
クロスポイント要素である。ただし、出力コントロー
ラ、のアクセスは、出力バスのＢラインが出力コントロ
ーラがパケットを受信するのに使用できることを示すま
で延期される。出力バスのＢライン上の信号は１つの列
の全てのクロス要素に同時に送信されるため、次のパケ
ット伝送はこの出力コントローラが空くとただちに起こ
る。
フリップフロップが個々の列のトップの所にその列内
のクロスポイト要素のいずれもが出力コントローラへの
アクセスに競合していないときＥビットを保存するため
に含まれる。このフリップフロップはまた網110がリセ
ットしたとき、あるいは１つの列がリセットしたときに
もＥビットを格納する。列は故障のためにその列のＥビ
ットが失なわれるとリセットされる。タイミング回路
（図示なし）がＥビットの損失を検出するために使用さ
れる。タイミング回路がＥビットが制御リングの最大巡
回時間より長い期間現れないことを決定すると、タイミ
ング回路はその列の全てのクロスポイト要素をリセット
し、新たなＥビットを生成する。
のクロスポイト要素のいずれもが出力コントローラへの
アクセスに競合していないときＥビットを保存するため
に含まれる。このフリップフロップはまた網110がリセ
ットしたとき、あるいは１つの列がリセットしたときに
もＥビットを格納する。列は故障のためにその列のＥビ
ットが失なわれるとリセットされる。タイミング回路
（図示なし）がＥビットの損失を検出するために使用さ
れる。タイミング回路がＥビットが制御リングの最大巡
回時間より長い期間現れないことを決定すると、タイミ
ング回路はその列の全てのクロスポイト要素をリセット
し、新たなＥビットを生成する。
システム100は制御論理及び制御経路を伝送経路から
分離する。従って、網110を通じてのパケット伝送速度
は、制御論理が動作する速度よりかなり速い。
分離する。従って、網110を通じてのパケット伝送速度
は、制御論理が動作する速度よりかなり速い。
入力コントローラ101−１ 入力コントローラ101−１に対する状態図が第３図に
示される。個々の状態に対する出力定義は第４図に示さ
れる。伝送されるべきパケットが存在しないときは、コ
ントローラ101−１は“アイドル”状態S0にある。コン
トローラ101−１が伝送すべきパケットを持つと、これ
は、“要求”状態S1となる。状態S1において、コントロ
ーラ101−１は宛先出力コントローラのアドレスを入力
バス103−１のＲライン上に送信し、その後、Ｒライン
を高値に保つ。コントローラ101−１は状態S1に、これ
がバス103−１のＧライン上に承諾信号を受けるまでと
どまる。この承諾信号はコントローラ101−１にこれが
宛先出力コントローラに接続されたことを示す。この承
諾信号に応答して、コントローラ101−１は“伝送”状
態S2となり、パケットをバス103−１のＴライン上に伝
送する。コントローラ101−１がパケット伝送を完結さ
せると、これは“完了”状態S3になる。状態S3におい
て、コントローラ101−１はバス103−１のＲラインから
の高値信号を除去することによって切断を要求する。該
当するクロスポイト要素がこの接続を切断し、次にバス
103−１のＧラインからの承諾信号を除去する。この承
諾信号の除去に応答して、コントローラ103−１は“ア
イドル”状態S0に戻どる。
示される。個々の状態に対する出力定義は第４図に示さ
れる。伝送されるべきパケットが存在しないときは、コ
ントローラ101−１は“アイドル”状態S0にある。コン
トローラ101−１が伝送すべきパケットを持つと、これ
は、“要求”状態S1となる。状態S1において、コントロ
ーラ101−１は宛先出力コントローラのアドレスを入力
バス103−１のＲライン上に送信し、その後、Ｒライン
を高値に保つ。コントローラ101−１は状態S1に、これ
がバス103−１のＧライン上に承諾信号を受けるまでと
どまる。この承諾信号はコントローラ101−１にこれが
宛先出力コントローラに接続されたことを示す。この承
諾信号に応答して、コントローラ101−１は“伝送”状
態S2となり、パケットをバス103−１のＴライン上に伝
送する。コントローラ101−１がパケット伝送を完結さ
せると、これは“完了”状態S3になる。状態S3におい
て、コントローラ101−１はバス103−１のＲラインから
の高値信号を除去することによって切断を要求する。該
当するクロスポイト要素がこの接続を切断し、次にバス
103−１のＧラインからの承諾信号を除去する。この承
諾信号の除去に応答して、コントローラ103−１は“ア
イドル”状態S0に戻どる。
クロスポイト要素107−11 第２図はクロスポイト要素107−11のより詳細な図で
ある。前述のごとく、クロスポイト要素107−11は、制
御リング105−１上に巡回されるＥビットに対して、２
つのモード、つまり、モード１及びモード２にて動作す
る。クロスポイト要素107−11はモード１においてはフ
リップフロップ106−１から受信されたＥビットを1:2セ
レクター117及びORゲート116を介してフリップフロップ
108内にこれを格納することなくクロスポイント要素107
−21にパスする。クロスポイト要素107−11は、論理回
路111が第１の信号をライン118を介してセレクター117
に送信し、セレクター117がフリップフロップ106−１を
ORゲート116に接続するとモード１に入いる。クロスポ
イト要素107−11は、論理回路111が第２の信号をライン
118を介してセレクター117がフリップフロップ106−１
をフリップフロップ108に接続するように送くるとモー
ド２に入いり、フリップフロップ106−１から受信され
るＥビットはパスされるまでフリップフロップ108内に
格納される。Ｅビットをパスするためには、論理回路11
1がライン114上に１つのパルスを生成する。これは、最
初、フリップフロップ108からのＥビットをANDゲート11
5及びORゲート116を介してクロスポイント要素107−21
に送くり、次にフリップフロップ108を解除する。
ある。前述のごとく、クロスポイト要素107−11は、制
御リング105−１上に巡回されるＥビットに対して、２
つのモード、つまり、モード１及びモード２にて動作す
る。クロスポイト要素107−11はモード１においてはフ
リップフロップ106−１から受信されたＥビットを1:2セ
レクター117及びORゲート116を介してフリップフロップ
108内にこれを格納することなくクロスポイント要素107
−21にパスする。クロスポイト要素107−11は、論理回
路111が第１の信号をライン118を介してセレクター117
に送信し、セレクター117がフリップフロップ106−１を
ORゲート116に接続するとモード１に入いる。クロスポ
イト要素107−11は、論理回路111が第２の信号をライン
118を介してセレクター117がフリップフロップ106−１
をフリップフロップ108に接続するように送くるとモー
ド２に入いり、フリップフロップ106−１から受信され
るＥビットはパスされるまでフリップフロップ108内に
格納される。Ｅビットをパスするためには、論理回路11
1がライン114上に１つのパルスを生成する。これは、最
初、フリップフロップ108からのＥビットをANDゲート11
5及びORゲート116を介してクロスポイント要素107−21
に送くり、次にフリップフロップ108を解除する。
クロスポイト要素107−11は、入力バス103−１のＴラ
インから出力バス104−１の０ラインへの接続を、論理
回路111が高値信号をライン112を介してバス103−１の
Ｔラインとバス104−１のＯラインの間に挿入されたAND
ゲート113に伝送したとき確立される。
インから出力バス104−１の０ラインへの接続を、論理
回路111が高値信号をライン112を介してバス103−１の
Ｔラインとバス104−１のＯラインの間に挿入されたAND
ゲート113に伝送したとき確立される。
クロスポイト要素107−11に対する状態図が第５図に
示される。これら状態に対する出力定義が第６図に示さ
れる。非能動状態S0から開始して、クロスポイト要素10
7−11はモード１にて動作しており、ライン112が低値で
あり、バス103−１のＴラインからバス104−１のＯライ
ンへの接続は存在せず、バス104−１のＢラインに加え
られる信号は存在しない。クロスポイト要素107−11が
バス103−１のＲライン上の接続要求、これと関連する
出力コントローラ102−１のアドレス及びこれに続く高
値の信号を検出すると、クロスポイト要求は状態S1にな
り、モード２での動作を開始する。その後、Ｅビットが
到着すると、クロスポイト要素107−11はフリップフロ
ップ108内にＥビットを格納し、状態S2へと移る。バス1
04−１のＢライン上にビジー（高値）信号が存在し、他
のパケットが現在コントローラ102−１に伝送されてい
ること、あるいはコントローラがその他の理由でパケッ
トを受信できないことを示すと、クロスポイト要素107
−11は状態S2にとどまる。ビジー信号がバス104のＢラ
インから除去されると、クロスポイト要素107−11は状
態S3に入いり、バス103−１のＴラインからバス104−１
のＯラインへの接続を確立し、バス103−１のＧライン
上に承諾（高値）信号を送くり、バス104のＢライン上
にビジー（高値）信号を送くり、フリップフロップ108
内に格納されたＥビットをパスし、再びモード１での動
作を開始する。クロスポイト要素107−11は、状態S3に
これが切断要求を受信するまで（バス103−１のＲライ
ンが低値になるまで）とどまる。切断要求を受信する
と、クロスポイト要素107−11は状態S0に戻どる。
示される。これら状態に対する出力定義が第６図に示さ
れる。非能動状態S0から開始して、クロスポイト要素10
7−11はモード１にて動作しており、ライン112が低値で
あり、バス103−１のＴラインからバス104−１のＯライ
ンへの接続は存在せず、バス104−１のＢラインに加え
られる信号は存在しない。クロスポイト要素107−11が
バス103−１のＲライン上の接続要求、これと関連する
出力コントローラ102−１のアドレス及びこれに続く高
値の信号を検出すると、クロスポイト要求は状態S1にな
り、モード２での動作を開始する。その後、Ｅビットが
到着すると、クロスポイト要素107−11はフリップフロ
ップ108内にＥビットを格納し、状態S2へと移る。バス1
04−１のＢライン上にビジー（高値）信号が存在し、他
のパケットが現在コントローラ102−１に伝送されてい
ること、あるいはコントローラがその他の理由でパケッ
トを受信できないことを示すと、クロスポイト要素107
−11は状態S2にとどまる。ビジー信号がバス104のＢラ
インから除去されると、クロスポイト要素107−11は状
態S3に入いり、バス103−１のＴラインからバス104−１
のＯラインへの接続を確立し、バス103−１のＧライン
上に承諾（高値）信号を送くり、バス104のＢライン上
にビジー（高値）信号を送くり、フリップフロップ108
内に格納されたＥビットをパスし、再びモード１での動
作を開始する。クロスポイト要素107−11は、状態S3に
これが切断要求を受信するまで（バス103−１のＲライ
ンが低値になるまで）とどまる。切断要求を受信する
と、クロスポイト要素107−11は状態S0に戻どる。
出力コントローラ102−１ システム100内のパケット交換に対し、出力コントロ
ーラ102−１は緩衝設備及びフロー制御のみを提供す
る。コントローラ102−１の所のパケットの緩衝は網110
の伝送速度が外部伝送設備の速度より高いとき遂行され
る。コントローラ102−１はパケットの流れを、例え
ば、緩衝設備が満杯のとき、ビジー信号をバス104−１
のＢライン上に加えることによって停止できる。
ーラ102−１は緩衝設備及びフロー制御のみを提供す
る。コントローラ102−１の所のパケットの緩衝は網110
の伝送速度が外部伝送設備の速度より高いとき遂行され
る。コントローラ102−１はパケットの流れを、例え
ば、緩衝設備が満杯のとき、ビジー信号をバス104−１
のＢライン上に加えることによって停止できる。
Claims (14)
- 【請求項１】Ｍ個の入力手段からＮ個の出力手段に情報
を交換するための装置において、ここで、Ｍ及びＮがそ
れぞれ１より大きな正の整数であり、該装置が 個々が該入力手段の１つ及び該出力手段の１つと関連
し、個々がトークンに応答してそれと関連する入力手段
からの情報をそれと関連する出力手段に交換するための
Ｍ×Ｎ個のクロスポイント手段のアレイ、及び 個々が該出力手段の異なる１つと関連し、トークンをそ
の出力手段と関連する該クロスポイント手段の間で巡回
させるためのＮ個の制御リング手段を含むことを特徴と
する装置。 - 【請求項２】該クロスポイント手段の個々がトークンに
応答してそれと関連する入力手段からの情報をそれと関
連する出力手段に交換し、同時にその出力手段と関連す
る該制御リング手段の１つを介してそのトークンをパス
することを特徴とする請求項１記載の装置。 - 【請求項３】個々が該出力手段の異なる１つと関連する
該出力手段と関連する該クロスポイント手段の１つにそ
の出力手段がビジーであると定義するビジー信号を同報
通信（broadcast）するためのＮ個の手段がさらに含ま
れることを特徴とする請求項２記載の装置。 - 【請求項４】該クロスポイント手段の個々がトークンに
応答してそれと関連する入力手段からの情報をそれと関
連する出力手段に、その出力手段と関連する該同報通信
手段の１つの上にビジー信号が存在しないときにのみ交
換することを特徴とする請求項３記載の装置。 - 【請求項５】該クロスポイント手段の個々が第１のモー
ドにて動作し、受信されたトークンをこれらを格納する
ことなしにパスし、また第２のモードにて動作し、受信
されたトークンを送信する前に格納し、 該クロスポイント手段の個々がそれと関連する入力手段
からのそれと関連する出力手段を定義する要求信号に応
答して該第２のモードにて動作し、そして 該クロスポイント手段の個々が第２のモードにて動作し
ている際にトークンの格納に応答してそれと関連する入
力手段からの情報をそれと関連する出力手段に交換する
ことを特徴とする請求項４記載の装置。 - 【請求項６】個々が該出力手段の異なる１つと関連する
該出力手段と関連する該クロスポイント手段の１つにそ
の出力手段がビジーであると定義するビジー信号を同報
通信するためのＮ個の手段がさらに含まれることを特徴
とする請求項１記載の装置。 - 【請求項７】該クロスポイント手段の個々がトークンに
応答してそれと関連する入力手段からの情報をそれと関
連する出力手段に、その出力手段と関連する該同報通信
手段の１つの上にビジー信号が存在しないときにのみ交
換することを特徴とする請求項６記載の装置。 - 【請求項８】該クロスポイント手段の個々が、第１のモ
ードにて動作し、受信されたトークンをこれらを格納す
ることなしにパスし、また第２のモードにて動作し、受
信されたトークンを送信する前に格納し、 該クロスポイント手段の個々が、それと関連する入力手
段からのそれと関連する出力手段を定義する要求信号に
応答して該第２のモードにて動作し、そして 該クロスポイント手段の個々が第２のモードにて動作し
ている際にトークンの格納に応答してそれと関連する入
力手段からの情報をそれと関連する出力手段に交換する
ことを特徴とする請求項１記載の装置。 - 【請求項９】共有資源への該資源の複数のユーザによる
順次アクセスを制御するための装置において、該装置が 個々が該ユーザの異なる１つと関連する複数のクロスポ
イント手段、及び 該複数のクロスポイント手段の間でトークンを巡回させ
るための制御リング手段を含み、 該クロスポイント手段の個々が第１のモードにて動作
し、受信されたトークンを格納することなくパスし、ま
た第２のモードにて動作し、受信されたトークンをパス
する前に格納し、 該クロスポイント手段の個々が該個々のクロスポイント
手段と関連する該ユーザの１つからの要求信号に応答し
て該第２のモードにて動作し、 該クロスポイント手段の個々が該第２のモードにて動作
している際のトークンの格納に応答し、該個々のクロス
ポイント手段と関連する該ユーザの１つによる該資源へ
のアクセスを実行することを特徴とする装置。 - 【請求項１０】入力手段から出力手段に情報を交換する
ためのクロスポイント要素において、該要素が 第１のモードにて動作し、受信されたトークンをこれら
を格納することなく別のクロスポイント要素にパスし、
また、第２のモードにて動作し、これらを該別のクロス
ポイント要素にパスする前に格納するための第１の手
段、 要求信号に応答して該第１の手段を該第２のモードにす
るための第２の手段、及び 該第２のモードに動作している該第１の手段によるトー
クンの格納に応答して、該入力手段からの情報を該出力
手段に伝送するための手段を含むことを特徴とするクロ
スポイント要素。 - 【請求項１１】該第１の手段が該第３の手段による該伝
送の開始に応答して、該第１の手段によって格納された
トークンを該別のクロスポイント要素にパスすることを
特徴とする請求項10記載のクロスポイント要素。 - 【請求項１２】該第２の手段が該第３の手段による伝送
の終端に応答して該第１の手段を該第１のモードにする
ことを特徴とする請求項11記載のクロスポイント要素。 - 【請求項１３】該第２の手段が該第３の手段による伝送
の終端に応答して該第１の終端を該第１のモードにする
ことを特徴とする請求項10記載のクロスポイント要素。 - 【請求項１４】トークンをベースとする装置内において
使用される複数のユーザ間の共有資源のアクセスの競合
を解決するための方法において、該方法が Ａ）該複数のユーザの第１のユーザによるトークンの受
信に応答して該第１のユーザ該資源にアクセスするステ
ップ、 Ｂ）ステップＡ）と平行して、該第１のユーザが該トー
クンを該複数のユーザの第２のユーザにパスするステッ
プ、及び Ｃ）該第２のユーザによるトークンの受信及び該第１の
ユーザによるアクセスの終端に応答して、該第２のユー
ザが該資源にアクセスするステップから成ることを特徴
とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US023,722 | 1987-03-09 | ||
| US07/023,722 US4817082A (en) | 1987-03-09 | 1987-03-09 | Crosspoint switching system using control rings with fast token circulation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02502505A JPH02502505A (ja) | 1990-08-09 |
| JP2540624B2 true JP2540624B2 (ja) | 1996-10-09 |
Family
ID=21816822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63500953A Expired - Fee Related JP2540624B2 (ja) | 1987-03-09 | 1987-12-03 | 交換装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4817082A (ja) |
| EP (1) | EP0373161B1 (ja) |
| JP (1) | JP2540624B2 (ja) |
| KR (1) | KR960009473B1 (ja) |
| CA (1) | CA1286751C (ja) |
| DE (1) | DE3785855T2 (ja) |
| WO (1) | WO1988007299A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268896A (en) * | 1988-03-26 | 1993-12-07 | Alcatel N.V. | Communication switching element |
| GB8810094D0 (en) * | 1988-04-28 | 1988-06-02 | Plessey Co Plc | Asychronous time division network |
| US4991172A (en) * | 1988-10-28 | 1991-02-05 | International Business Machines Corporation | Design of a high speed packet switching node |
| US5189665A (en) * | 1989-03-30 | 1993-02-23 | Texas Instruments Incorporated | Programmable configurable digital crossbar switch |
| US5113431A (en) * | 1989-10-31 | 1992-05-12 | At&T Bell Laboratories | Distributed control teleconferencing voice bridge |
| JP2910139B2 (ja) * | 1990-03-28 | 1999-06-23 | ソニー株式会社 | マトリクススイッチャ装置 |
| US5024993A (en) * | 1990-05-02 | 1991-06-18 | Microelectronics & Computer Technology Corporation | Superconducting-semiconducting circuits, devices and systems |
| US5280483A (en) * | 1990-08-09 | 1994-01-18 | Fujitsu Limited | Traffic control system for asynchronous transfer mode exchange |
| JP2770936B2 (ja) * | 1990-12-18 | 1998-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 通信ネットワークおよび通信チャンネルをつくる方法 |
| US5250943A (en) * | 1991-03-29 | 1993-10-05 | International Business Machines Corporation | GVT-NET--A Global Virtual Time Calculation Apparatus for Multi-Stage Networks |
| JPH0530127A (ja) * | 1991-06-21 | 1993-02-05 | Fujitsu Ltd | 出力信号制御方式 |
| WO1993003582A1 (en) * | 1991-08-05 | 1993-02-18 | Honeywell Inc. | Crossbar with return net for scalable self-routing non-blocking message switching and routing system |
| US5559971A (en) * | 1991-10-30 | 1996-09-24 | I-Cube, Inc. | Folded hierarchical crosspoint array |
| JPH05199255A (ja) * | 1992-01-18 | 1993-08-06 | Mitsubishi Electric Corp | 電子クロスポイントスイッチ装置 |
| SE515177C2 (sv) * | 1992-06-01 | 2001-06-25 | Ericsson Telefon Ab L M | Kvadratisk väljararkitektur |
| GB2268859B (en) * | 1992-07-16 | 1995-09-20 | Northern Telecom Ltd | Network system |
| US5317565A (en) * | 1993-01-26 | 1994-05-31 | International Business Machines Corporation | Method of sequencing bus operations in a simplex switch |
| US5696764A (en) * | 1993-07-21 | 1997-12-09 | Fujitsu Limited | ATM exchange for monitoring congestion and allocating and transmitting bandwidth-guaranteed and non-bandwidth-guaranteed connection calls |
| US5465056A (en) * | 1994-06-30 | 1995-11-07 | I-Cube, Inc. | Apparatus for programmable circuit and signal switching |
| EP0702471B1 (en) * | 1994-09-13 | 2001-11-21 | Alcatel | Method for modifying a multicast tree in a switching network |
| US5566178A (en) * | 1994-12-22 | 1996-10-15 | International Business Machines Corporation | Method and system for improving the performance of a token ring network |
| US5537403A (en) * | 1994-12-30 | 1996-07-16 | At&T Corp. | Terabit per second packet switch having distributed out-of-band control of circuit and packet switching communications |
| US5978379A (en) * | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| US7430171B2 (en) * | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| US7197032B1 (en) * | 2001-08-10 | 2007-03-27 | Alcatel Lucent | Switch architecture using multiple crossbars |
| JP3904498B2 (ja) * | 2002-09-17 | 2007-04-11 | 沖電気工業株式会社 | プロセッサ間通信システム |
| US7048292B2 (en) * | 2003-09-25 | 2006-05-23 | David Weagle | Bicycle suspension systems |
| US8930582B2 (en) * | 2003-10-31 | 2015-01-06 | Oracle America, Inc. | Method and apparatus for regulating communications between multiple transmitters and receivers |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3165719A (en) * | 1959-11-13 | 1965-01-12 | Ibm | Matrix of coincidence gates having column and row selection |
| US3141067A (en) * | 1960-11-17 | 1964-07-14 | Lester M Spandorfer | Automatic electronic communication switching exchange |
| US3534331A (en) * | 1967-08-15 | 1970-10-13 | Stanford Research Inst | Encoding-decoding array |
| US4281381A (en) * | 1979-05-14 | 1981-07-28 | Bell Telephone Laboratories, Incorporated | Distributed first-come first-served bus allocation apparatus |
| US4331956A (en) * | 1980-09-29 | 1982-05-25 | Lovelace Alan M Administrator | Control means for a solid state crossbar switch |
| US4417245A (en) * | 1981-09-02 | 1983-11-22 | International Business Machines Corp. | Digital space division exchange |
| US4454508A (en) * | 1982-03-05 | 1984-06-12 | Burroughs Corporation | Timed token ring |
| FR2527401A1 (fr) * | 1982-05-18 | 1983-11-25 | Philips Ind Commerciale | Procede et dispositif d'allocation deterministe explicite du jeton dans un reseau local distribue de transmission avec priorites |
| US4683564A (en) * | 1982-11-22 | 1987-07-28 | Data Switch Corporation | Matrix switch system |
| DE3275692D1 (en) * | 1982-12-28 | 1987-04-16 | Ibm | Synchronizing system for a multiplexed loop communication network |
| US4590468A (en) * | 1983-03-10 | 1986-05-20 | Western Digital Corporation | Token access controller protocol and architecture |
| JPS59188256A (ja) * | 1983-04-11 | 1984-10-25 | Hitachi Ltd | ル−プ伝送システムの伝送方法 |
| US4524440A (en) * | 1983-12-06 | 1985-06-18 | At&T Bell Laboratories | Fast circuit switching system |
| US4602365A (en) * | 1984-02-10 | 1986-07-22 | Prime Computer, Inc. | Multi-token, multi-channel single bus network |
| US4536873A (en) * | 1984-03-19 | 1985-08-20 | Honeywell Inc. | Data transmission system |
| CA1252168A (en) * | 1985-07-24 | 1989-04-04 | Kenneth A. Bobey | Communications network |
-
1987
- 1987-03-09 US US07/023,722 patent/US4817082A/en not_active Expired - Lifetime
- 1987-12-03 WO PCT/US1987/003185 patent/WO1988007299A1/en active IP Right Grant
- 1987-12-03 JP JP63500953A patent/JP2540624B2/ja not_active Expired - Fee Related
- 1987-12-03 EP EP88900729A patent/EP0373161B1/en not_active Expired - Lifetime
- 1987-12-03 DE DE8888900729T patent/DE3785855T2/de not_active Expired - Fee Related
-
1988
- 1988-01-27 CA CA000557476A patent/CA1286751C/en not_active Expired - Fee Related
- 1988-11-07 KR KR88701412A patent/KR960009473B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US4817082A (en) | 1989-03-28 |
| EP0373161B1 (en) | 1993-05-12 |
| KR890700981A (ko) | 1989-04-28 |
| WO1988007299A1 (en) | 1988-09-22 |
| KR960009473B1 (en) | 1996-07-19 |
| CA1286751C (en) | 1991-07-23 |
| DE3785855T2 (de) | 1993-08-26 |
| EP0373161A1 (en) | 1990-06-20 |
| JPH02502505A (ja) | 1990-08-09 |
| DE3785855D1 (de) | 1993-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2540624B2 (ja) | 交換装置 | |
| EP0366935B1 (en) | High-speed switching system with flexible protocol capability | |
| JP3158223B2 (ja) | スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法 | |
| CA1237799A (en) | Lockup detection and recovery in a packet switching network | |
| US4815071A (en) | Packet-switched communications network for efficiently switching non-burst signals | |
| JPH021671A (ja) | パケット交換機の負荷制御方式 | |
| KR100235584B1 (ko) | 동기 신호를 제공하기 위한 스위칭 네트워크 이용 방법 및 스위칭 네트워크 동작 동기화 방법 | |
| KR920007096B1 (ko) | 회로 스위칭 시스템 | |
| RU2117405C1 (ru) | Система связи | |
| JPH0319745B2 (ja) | ||
| JPH06197130A (ja) | 高速パケット交換装置およびデータパケットの経路指定方法 | |
| US6252879B1 (en) | Single counter for controlling multiple finite state machines in a multi-port bridge for local area network | |
| JP3427926B2 (ja) | 交換機システム及び交換機アーキテクチャ | |
| US6157951A (en) | Dual priority chains for data-communication ports in a multi-port bridge for a local area network | |
| JPH06261077A (ja) | 優先順位付け方法 | |
| FI83008C (fi) | Foerfarande och anordning foer att vaelja en station fraon en grupp av stationer vilka kommunicerar med en huvudstation. | |
| JPH0720131B2 (ja) | 伝送線アクセス制御装置 | |
| US5613067A (en) | Method and apparatus for assuring that multiple messages in a multi-node network are assured fair access to an outgoing data stream | |
| US6058111A (en) | System and method for providing a droppable switched circuit | |
| JPH05336141A (ja) | ループネットワーク | |
| US5264842A (en) | Generalized usage of switch connections with wait chain | |
| GB2301995A (en) | Software driver for a system bus | |
| EP1187422B1 (en) | Method and device for tunable packet arbitration | |
| EP0169324B1 (en) | Switching protocol with retry | |
| JP2724704B2 (ja) | 通話路スイッチの分散制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |