JPS62245362A - マルチプロセツサシステムのリセツト方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のプロセッサから構成される装置夕伝送装
置などのマルチプロセッサシステムのリセット方式に関
する。

〔従来の技術〕

複数のプロセッサから構成されるマルチプロセッサシス
テムにおけるリセット方式としては、従来、各プロセッ
サごとに設けられたリセット釦などの押下によってその
プロセッサにリセット要求が発せられたとき、各プロセ
ッサに備えられたリセット機構により、他プロセツサと
は無関係に自プロセッサ内のみでリセットを行なう方式
が一般に採用されている。

〔発明が解決しようとする問題点〕

しかし、上述した従来のりセント方式では、各プロセッ
サのリセットのタイミングが他プロセツサの処理と非同
期で行なわれているので、プロセッサ間で何等かの通信
が行なわれている場合、最悪時にはプログラムの暴走を
引き起こすという欠点があった。即ち、第１のプロセッ
サと第２のプロセッサが通信を行なっている際に、第２
のプロセッサが単独でリセットされると、第２のプロセ
ッサのりセント後の初期設定において通信用レジスタな
どの内容が破壊されるが、第１のプロセッサは第２のプ
ロセッサがリセットされたことを認識していないので、
それについての対策を講じる′ことができず、誤ったデ
ータを受信することなどから最悪の場合プログラムの暴
走という事態を招くことになる。このようなことは、後
述する実施例のデータ伝送装置の如く第１のプロセッサ
が更に別のプロセッサと通信し合ってシステム全体とし
て多数のチャネルを取り扱う装置においては、数チャネ
ルを取り扱う第２のプロセンサのリセット扱作により、
第１のプロセッサのプログラムが暴走し、これがシステ
ム全体に波及して全てのチャネルの動作が停止する危険
性があり、システムの致命的な欠点ともなり得る。

本発明はこのような従来の欠点を解決したものであり、
その目的は、互いに通信を行なうプロセッサのりセット
を、プロセッサの暴走などを招来することなく行なうこ
とができるリセット方式を提供することにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、プロセッサと、該
プロセッサと通信を行なう別のプロセッサとを含むマル
チプロセッサシステムのリセット方式において、 前記プロセッサを、上位プロセッサと下位プロセッサと
に階層化し、 前記下位プロセッサ側に、 自プロセッサに対するリセット要求が発せられたときそ
の旨を前記上位プロセッサに通知するリセット要求通知
手段と、 前記上位プロセッサからのリセット信号がリセット状態
になったとき自プロセッサをリセット状態とし、前記リ
セット信号がリセット解除状態になったとき自プロセッ
サの初期化を行なう初期化手段とを設け、 前記上位プロセッサ側に、 自プロセッサに対する外部からのリセット信号がリセッ
ト状態になったとき前記下位プロセッサに対するリセッ
ト信号をリセット状態とした後に自プロセッサをリセッ
ト状態とするリセット手段と、 自プロセッサに対するリセット信号がリセット解除状態
になったとき自プロセッサの初期化を行なった後に前記
下位プロセッサ間の通信制御をセントし、その後前記下
位プロセッサに対するリセット信号をリセット解除状態
とする初期化手段と、前記下位プロセッサからリセット
要求通知があったとき、前記下位プロセッサに対するリ
セット信号をリセット状態にした後に前記下位プロセッ
サ間の通信制御をセットし、その後前記下位プロセッサ
に対するリセット信号をリセット解除状態にする下位プ
ロセッサ制御手段とを設ける。

〔作用〕

下位プロセッサに対するリセット要求が、例えば下位プ
ロセッサに設けられたリセット釦の押下などにより発せ
られると、下位プロセッサはリセット要求通知手段によ
りその旨を上位プロセッサに通知し、この通知を受けた
上位プロセッサは下位プロセッサ制御手段により下位プ
ロセッサに対するリセット信号をリセット状態にし、前
記下位プロセッサ間の通信制御をセットした後前記下位
プロセッサのリセット状態を解除する。下位プロセッサ
は、前記上位プロセッサからのリセット信号がリセット
状態となることによりリセット手段で自プロセッサをリ
セット状態とし、上位リセット信号がリセット解除状態
となることによりその初期化手段で自プロセンサの初期
化を行なう。

また、上位プロセッサに外部から加わるリセット信号が
、そのリセット釦の押下、電源立上げなどによりリセッ
ト状態になると、リセット手段により上位プロセッサは
下位プロセッサに対するリセット信号をリセット状態に
した後に自プロセッサをリセット状態とし、外部からの
リセット信号がリセット解除状態になると、初期化手段
により自プロセッサの初期化と下位プロセッサ間の通信
制御のセットを行ない、その後下位プロセッサのリセッ
ト状態を解除して下位プロセッサに初期化を行なわせる
。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例のブロック図であり、本発明
を７台のプロセッサで構成されるデータ伝送装置に適用
した例を示す。

第１図において１〜７はプロセッサであり、プロセッサ
１は他の装置およびデータバスＢ［ＩＳｌに接続され、
このデータバスＢＵＳＩを介してプロセッサ２、プロセ
ッサ３と通信を行なってデータ伝送処理を行なう、又、
プロセッサ２はデータバスＢｕｓｔとデータバスＢＵＳ
２に接続され、データバスＢＵＳ２に接続されたプロセ
ッサ４．５とそのバスを介して通信を行ない、プロセッ
サ３はデータバスＢＵＳＩとデータバスＢＵＳ３に接続
され、データバスＢＵＳ３に接続されたプロセッサ６．
７とそのバスを介して通信を行ない、それぞれデータ伝
送処理を行なっている。なお、プロセッサ２，４．５に
より一つのサブシステムが構成され、プロセッサ３．　
６．　７により他の一つのサブシステムが構成される。

第１図において、プロセッサ４とプロセッサ５のリセッ
ト制御はプロセッサ２が行ない、プロセッサ６とプロセ
ッサ７のリセット制御はプロセッサ３が行ない、プロセ
ッサ２とプロセッサ３のリセット制御はプロセッサｌが
行なう、即ち、リセット制御に関し、第１図のシステム
は階層化されている。

第２図は、そのようなリセット制御の階層化を図示した
ものであり、プロセッサ４〜７はレベル３、プロセッサ
２．３はレベル２．プロセッサ１はレベル１となってお
り、プロセッサ１に対してリセット信号を送出する手段
たとえばパワーアップリセット回路８がレベル０となっ
ている。なお、第２図において、Ｒ１−Ｒ１４はリセッ
ト信号である。

第３図はプロセッサ１のリセット制御処理例の流れ図で
あり、同図（ａｌはパワーアップリセット回路８からの
リセット信号Ｒ１或いはプロセッサ１に設けられたリセ
ット釦の押下によって生成されるリセット信号Ｒ２がリ
セット状態（以下オンという）になっときに行なわれる
処理を、同図（ｂｌはリセット信号Ｒ１或いはリセット
信号Ｒ２がリセット解除状態（以下オフという）になっ
たとき行なわれる処理を、同図１ｃＩはプロセッサ２，
３からデータバスＢｕｓｔを介してリセット要求があっ
たときに行なわれる処理をそれぞれ示す。

また、第４図はレベル２のプロセッサ２，３のリセット
制御処理例の流れ図であり、同図（ａｌはプロセッサ２
．３に設けられたリセットＳ口の押下によって生成され
るリセット信号Ｒ５，Ｒ６がオンとなったときに行なわ
れる処理を、同図世）は上位のプロセッサ１からのリセ
ット信号Ｒ３，Ｒ４がオンとなったときに行なわれる処
理を、同図（Ｃ１は上記リセット信号Ｒ３，Ｒ４がオフ
となったときに行なわれる処理を、同図＋ｄｉは下位プ
ロセッサ４゜５あるいは下位プロセッサ６．７からデー
タバスＢｔｌＳ２或いはデータバスＢｕＳ３を介してリ
セット要求があったときに行なわれる処理をそれぞれ示
す。

更に第５図はレベル３のプロセッサ４〜７のリセット制
御処理例の流れ図であり、同図（ａｌはプロセッサ４〜
７に設けられたリセットＳ口の押下によって生成される
リセット信号Ｒ１１〜Ｒ１４がオンになったときに行な
われる処理を、同図（ｂｌはデータバス８１５２或いは
データバス１ｌＵｓ３を介して上位のプロセッサ２或い
はプロセッサ３からのりセント信号Ｒ７〜ＲＩＯがオン
となったときに行なわれる処理を、同図（Ｃ１は上記リ
セット信号Ｒ７〜ＲＩＯがオフになったときに行なわれ
る処理をそれぞれ示す。

以下、各図を参照して本実施例の動作を説明する。

［システムリセット時（電源立上げ時）］第２図のパワ
ーアップリセット回路８からのリセット信号Ｒ１がオン
になると、プロセッサ１では第３図（ａｌの処理を開始
し、先ずリセット信号Ｒ３、Ｒ４をオンにしく３１）、
次いで自プロセッサ１をリセット状態とする　（Ｓ２）
、このとき、リセット信号Ｒ３，Ｒ４がオンになること
により、プロセッサ２，３では第４図（ｂｌの処理を開
始してそれぞれリセット信号Ｒ７，Ｒ８とリセット信号
Ｒ９，Ｒ１０をオンにしく５ｌｌ）　、次いで自プロセ
ッサ２．３をリセット状態とする（５１２）、また、リ
セット信号Ｒ７〜ＲＩＯがオンになることにより、プロ
セッサ４〜７ではそれぞれ第５図（ｂｌの処理を開始し
、自プロセッサをリセット状態とする（Ｓ２１）。

所定時間の後にパワーアンプリセット回路８からのリセ
ット信号Ｒ１がオフになると、プロセッサｌでは第３図
（ｂｌの処理が行なわれ、自プロセッサｌの初期化と、
下位のプロセッサ２．３間の通信制御のセットとを行な
った後（３３，３４）、即ち下位プロセッサとの通信が
可能な状態に遷移した後、下位のプロセッサ２．３に対
するリセット信号Ｒ３，Ｒ４をオフにする（３５）、こ
れにより、プロセッサ２．３では第４図（Ｃ１の処理が
開始され、自プロセッサの初期化と、プロセッサ４゜５
或いはプロセッサ６．７間の通信制御のセットとを行な
い（３１３，３１４）　、その後、プロセッサ４．５或
いはプロセッサ６．７に対するリセット信号Ｒ７，Ｒ８
或いはリセット信号１？９．ＲＩＯをオフにする（Ｓ１
５）、なお、プロセッサ２或いはプロセッサ３における
プロセッサｌとの通信は、下位プロセッサ４〜７のリセ
ット信号Ｒ７〜ＲＩＯをオフにする前に行なっても、プ
ロセッサ４〜７との通信後に行なってもよく、それはプ
ロセッサ間の通信プロトコルによる。

また、上述のようにしてリセット信号Ｒ７〜Ｒ１Ｏがオ
フされることから、下位のプロセッサ４〜７では第５図
（Ｃ１の処理が開始され、自プロセッサの初期化が行な
われる。

このように本実施例のシステムリセット制御は、プロセ
ッサｌから順次下位のプロセッサに対し階層的にリセッ
ト制御が実行され、上位のプロセッサは下位のプロセッ
サとの通信が可能な状態に遷移した後に下位のプロセッ
サのリセット状態を解除して初期化させるものであるか
ら、下位のプロセッサは初期化により立ち上がったとき
、既に上位プロセッサの通信は可能状態となっている。

従って、下位のプロセッサは、上位のプロセッサが通信
可能な状態になっているか否かを特別に検出しなくても
正常動作を開始することができ、プロトコルが簡素化さ
れる。これに対し、システムリセット時に各々のプロセ
ッサで非同期でリセット処理が行なわれる従来方式にお
いては、自プロセッサ内の初期設定が終了しても、上位
のプロセッサが通信可能になっているか否かは分からな
い為、上位のプロセッサと一度通信を行なって正常に動
作しているか否かを確認する必要があり、その為の非同
期処理の複雑なプロトコルを必要とする。

［サブシステム単位のリセット制ｍ１ 次に、サブシステム単位のリセット制御を、プロセッサ
２．　４．　５で構成されるサブシステムを例にして説
明する。

このサブシステムを他のサブシステム即ちプロセッサ３
，６．７で構成されるサブシステムに影響を与えずに再
立上げ等を行なわせる場合、プロセッサ２に設けられた
リセット釦の押下によってリセット信号Ｒ５をオンにす
る。

リセット信号Ｒ５がオンになると、プロセッサ２では第
４図（ａｌの処理が開始され、上位のプロセッサ１ヘデ
ータバスＢＬＩＳＩを介してリセット要求を送出する。

プロセッサｌでは、このリセット要求を受けると第３図
（Ｃ１の処理が開始され、先ずそのプロセッサ２に対す
るリセット信号Ｒ３をオンにしくＳ６）、次いでプロセ
ッサ２間の通信制御をセラトスる（Ｓ７）、プロセッサ
２ではりセット信号Ｒ３がオンされたことにより、第４
図Ｏ１＋）のステップＳｌｌにて下位のプロセッサ４．
５のリセ・７ト信号Ｒ７，Ｒ８をオンにして次に自プロ
セッサをリセット状態としく３１２）　、下位のプロセ
ッサ４．５はリセット信号Ｒ７，Ｒ８がオンになること
から第５図（ｂｌの処理にて自プロセッサをリセット状
態とする　（Ｓ　２１）。

プロセッサｌはステップＳ７の処理により下位のプロセ
ッサとの間の通信が可能な状態に遷移すると、次にプロ
セッサ２のリセット信号Ｒ３をオフにするものであり（
Ｓ８）、これにより、プロセッサ２では第４図（Ｃ１の
処理が開始され、自プロセッサの初期化と、下位プロセ
ッサ４．５間の通信制御のセットとを行なった後（Ｓ１
３．　５１４）、下位プロセッサ４．５のリセット信号
Ｒ７，ｒ２８をオフとする（Ｓ１５）。従って、プロセ
ッサ４゜５は第５図（Ｃ）の処理にて自プロセッサの初
期化を行なう　（Ｓ　２２）。

このように、サブシステムの立上げ等はその最上位のプ
ロセッサ（上記の例ではプロセッサ２）にリセット要求
を発するだけで可能となり、サブシステム単位の立上げ
が極めて簡単に行なえる利点がある。また、プロセッサ
２のリセットはその上位のプロセッサであるプロセッサ
１の管理の下に行なわれるので、例えばプロセッサ１が
プロセッサ２と通信し合っている際にプロセッサ２のリ
セット釦が押下されても、誤ったデータを受信し続ける
などが原因でプロセッサ１のプログラムが暴走するよう
なことはなくなり、データ伝送装置全体の動作が停止し
てしまうことはなくなる。更に、リセットが現在実行中
の処理と非同期で行なわれる従来方式では、リセット操
作がいつ行なわれても通信相手のプロセッサの処理が正
常に行なわれるようにガードする必要があるが、本実施
例ではそのようなことは必ずしも要しない。

［１１下位レベルのプログラム単独のリセット］例えば
、プロセッサ４のリセット釦の押下によってリセット信
号Ｒ１１がオンにされると、プロセッサ４は第５図（ａ
ｌの処理にて上位のプロセッサ２ヘリセツト要求を送出
する（Ｓ２０）　、これに応答してプロセッサ２は、プ
ロセッサ１が行なった第３図ｆｃｌと同様な処理を行な
い（第４図（ｄｌのステップＳ１６〜５１８）、プロセ
ッサ４はプロセッサ２からのリセット信号のオフに応答
して自プロセッサの初期化を行なう　（Ｓ２２）　。

このように、プロセッサが単独でリセットされる場合も
、そのリセットは上位のプロセッサで制御されているの
で、プログラムの暴走等を防止することができる。

以上説明したように、本実施例は、データ伝送装置を構
成するプロセッサをその処理レベルに従って階層化し、
リセットに関しては上位のプロセッサが下位のプロセッ
サを管理するようにし、リセットを一つのイベントとし
て考えて管理するプロセッサからの指示としてとらえる
ことにより、上位プロセッサの処理途中における下位プ
ロセッサのリセット動作を上位プロセッサの処理に同期
させることができ、複数のプロセッサ間の通信を正常に
保つことができる。また、階層化されたリセット制御に
より、自プロセッサより下位のプロセ、すのリセット状
態制御、サブシステムの障害時の停止切り分け、再初期
化などの制御、そのプロセッサとの通信制御などが容易
に行なえる効果がある。

なお、以上の実施例では７台のプロセッサから構成され
るマルチプロセッサシステムに対し、本発明を適用した
が、本発明は少なくとも２台のプロセッサを有するマル
チプロセッサシステムに対し適用可能である。

〔発明の効果〕

以上説明したように、本発明は、下位プロセッサのリセ
ット釦の押下などによるリセット要求時には、その旨を
上記プロセッサが１ｆｆｉｔｌ＆し、上位プロセッサが
下位プロセッサをリセット状態にした後にプロセッサ間
の通信制御のセットを行ない、その後下位プロセッサの
リセット状態を解除して下位プロセッサに初期設定を行
なわせ、また上位プロセッサが外部からリセットされる
時には、先ず下位プロセッサをリセット状態にしてから
上位プロセッサの初期設定、下位プロセッサ間の通信制
御のセットを行ない、その後下位プロセッサのリセット
状態を解除して下位プロセッサに初期設定を行なわせる
ものであり、下位プロセッサのリセットを上位プロセッ
サにおいて管理していることから、独自にリセット処理
が行なわれる従来方式のようにリセット時にプロセッサ
の暴走などが引き起こされることがなくなり、またシス
テム立上げ時などにおけるプロトコルを簡略化すること
ができる効果がある。

また本発明によれば、上位プロセッサをリセットすれば
下位プロセッサも自動的にリセットされるように構成し
たので、例えば前述した実施例の如く複数のプロセッサ
から構成され、そのうちの所定個数のプロセッサでサブ
システムが構成されているようなデータ伝送装置におい
て、そのサブシステムの最上位プロセッサを前記上位プ
ロセッサとして本発明を適用することにより、その上位
プロセッサに対し外部からリセットをかけるだけでサブ
システム単位の再立上げ制御を他のサブシステムに影響
を与えることなく行なうことができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図におけるリセット制御の階層化の説明図、 第３図はプロセッサ１の処理例の流れ図、第４図はプロ
セッサ２．３の処理例の流れ図および、 第５図はプロセッサ４〜７の処理例の流れ図である。 図において、１〜７・・・プロセッサ、８・・・パワー
アップリセット回路、Ｂｕｓｔ〜ＢＵＳ３・・・データ
バス、Ｒ１−Ｒ１４・・・リセット信号。

Claims (1)

1. 【特許請求の範囲】 プロセッサと、該プロセッサと通信を行なう別のプロセ
   ッサとを含むマルチプロセッサシステムのリセット方式
   において、 前記プロセッサを、上位プロセッサと下位プロセッサと
   に階層化し、 前記下位プロセッサ側に、 自プロセッサに対するリセット要求が発せられたときそ
   の旨を前記上位プロセッサに通知するリセット要求通知
   手段と、 前記上位プロセッサからのリセット信号がリセット状態
   になったとき自プロセッサをリセット状態とし、前記リ
   セット信号がリセット解除状態になったとき自プロセッ
   サの初期化を行なう初期化手段とを設け、 前記上位プロセッサ側に、 自プロセッサに対する外部からのリセット信号がリセッ
   ト状態になったとき前記下位プロセッサに対するリセッ
   ト信号をリセット状態とした後に自プロセッサをリセッ
   ト状態とするリセット手段と、 自プロセッサに対するリセット信号がリセット解除状態
   になったとき自プロセッサの初期化を行なった後に前記
   下位プロセッサ間の通信制御をセットし、その後前記下
   位プロセッサに対するリセット信号をリセット解除状態
   とする初期化手段と、前記下位プロセッサからリセット
   要求通知があったとき、前記下位プロセッサに対するリ
   セット信号をリセット状態にした後に前記下位プロセッ
   サ間の通信制御をセットし、その後前記下位プロセッサ
   に対するリセット信号をリセット解除状態にする下位プ
   ロセッサ制御手段とを設けたことを特徴とするマルチプ
   ロセッサシステムのリセット方式。