JPS62243336A - 半導体装置のスクリ−ニング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体装置のスクリーニング方法に係わり、
詳しくは、すでに発生している欠陥をエツチングにより
増進し、半導体装置の完成後になされる電気的検査で発
見し易くした半導体装置のスクリーニング方法に関する
。

〈従来の技術〉 一般に半導体装置の製造工程においては、種々の導体パ
ターンを層間絶縁膜で電気的に分離して積層し、所定の
電気回路を形成している。しかしながら、層間絶縁膜に
該層間絶縁膜を貫通するピンホール、クラック等がある
と、層間絶縁膜上に再び導体パターンを形成する際、層
間絶縁膜を貫通するピンホール等を通って上層の導体が
下層の導体パターンに達し、回路を短絡させてしまうこ
とがある。又、完全に到達していない場合でも層間絶縁
耐電圧が低下していることもある。

これまで、半導体装置の完成後にプローブ検査を行い、
半導体装置に形成された電気回路が正常に作動するか否
かを検査し、電気回路を構成する導体パターンの異常の
有無を判別していたが、不完全な短絡は極めて検出し難
く、実使用段階での故障となるケースがあった。

〈発明の解決しようとする問題点〉 しかしながら上記プローブ検査による導体パターンの異
常の発見は、ピンホール等が層間絶縁膜を貫通している
場合で、しかも、その後に形成された導体パターンが該
ピンホール等を貫通し下層導体に短絡した場合に限られ
ており、最上層の保護膜においてはピンホール等の欠陥
があっても、発見が極めて困難であり、半導体装置の長
期使用の間に外部から水分等が侵入し、半導体装置の特
性を劣化させてしまうという問題点もあった。

さらに、層間絶縁膜に発生しているピンホール等が該層
間絶縁膜を貫通していない場合は、後に上層導体形成工
程が続いても下層の導体パターンと短絡することはない
ので、プローブ検査では発見できない。しかしながら、
かかるピンホール等があると、半導体装置の長期使用の
間に、ピンホール等が熱応力あるいは放電による絶縁破
壊により層間絶縁膜を貫通し、半導体装置の特性を劣化
させてしまうという問題点があった。

それで、本発明は、最上層の保護膜または層間絶縁膜等
を貫通しているか又は貫通しかけているピンホール等を
極めて微小なものを含めて効率良く発見可能な半導体装
置のスクリーニング方法を提供することを目的にしてい
る。

〈問題点を解決するための手段〉 本発明は、半導体装置を構成する導体膜をパターン形成
し、該パターン形成された導体膜を絶縁物で被った後に
該導体膜のみを選択的にエツチング可能なエッチャント
によりエツチングを行うことによりすでに絶縁物に発生
している欠陥を通して前記エッチャントが浸込み下層の
導体パターンを強制的に断線せしめ、半導体装置の完成
後に該半導体装置の動作を電気的に検査し、スクリーニ
ングすることを要旨としている。

〈作用および効果〉 上記半導体装置のスクリーニング方法にあっては、パタ
ーン形成された導体膜を被う絶縁膜にピンホール等が発
生していると、後続するエラチングにより導体パターン
が破壊され、すでに半導体装置に発生していた欠陥は発
達し顕著なものになる。したがって、前記絶縁膜が最上
層の保護膜であっても、半導体装置完成後の電気的検査
で発見することができる。一方、眉間絶縁膜を貫通して
いないピンホール等の場合は、前記下層導体の強制エツ
チング前に層間絶縁膜をわずかにエツチングすることに
よりピンホール等を貫通させたうえで導体パターンを破
壊することができ、すでに半導体装置に発生している欠
陥を発達させ、これを電気的検査で検出することができ
る。

〈実施例〉 図は、多層配線構造を有するＭＯ８半導体集積回路の一
部を模式的に裏した断面図であり、図において、１は半
導体基板を示している。この半導体基板１にはソース・
ドレイン領域２，３が形成されており、ソース領域２に
はフィールド酸化膜４上を延在するアルミニウムのソー
ス配線５が接続されている。ソース配線５は層間絶縁膜
６に被われでおり、ソース・ドレイン領域２，３間の半
導体基板１にゲート酸化膜を介して対向するゲート電極
７は、層間絶縁膜６の上を延在するアルミニウムのゲー
ト配線８に接続されている。このゲート配線８は保護膜
９に被われている。

かかる多層配線構造を有するＭＯ８半導体集積回路の製
造工程ではゲート電極７の形成後、ソース・ドレイン領
域２，３を形成しゲート電極７を絶縁体で被った後、ソ
ース配線５を形成する。しかる後、ソース配線５を層間
絶縁膜６で被い、続いて、ゲート配線８を形成する。

しかしながら、この実施例では、層間絶縁膜６を形成し
た後、界面活性剤を含む燐酸系のエツチング剤に浸漬し
て所定時間のエツチングを行なう。

しかる後、半導体基板１を真空雰囲気中に投入するか、
加熱してエツチング剤を蒸散させる。かようにして検査
工程の前段階を経た後、ゲート配線８を形成し、全体を
保護膜９で被う。この後、再び界面活性剤を含む燐酸系
のエツチング剤に浸漬して所定時間のエツチングを行な
い、しかる後、半導体基板１を真空雰囲気中に投入する
か、加熱してエツチング剤を蒸散させ、検査工程の前段
階を行う。

このようにして層間絶縁膜６と保護膜９とを形成した後
１、界面活性剤を含む燐酸系のエツチング剤によるエツ
チングを行うので、仮に層間絶縁膜６と保護膜９とにク
ラック１０がそれぞれ発生していても、エツチング剤が
クラック１０を伝わって配線５，８に達し、これら配線
５，８をエツチングしてしまう。従って、配線５，８が
断線し、半導体装置完成後のプローブ検査で異常が発見
できる。しかも、エツチング後にエツチング剤を洗浄及
び蒸散させるので、クラック等の無い良品が残留エツチ
ング剤で破壊されることはない。なお、界面活性剤をエ
ツチング剤に含めることにより、エツチング剤の浸透量
を増加させることができる。

本実施例では、燐酸系のエツチング剤のみ使用してアル
ミニウムの配線のみエツチングを行ったが、その前に眉
間絶縁膜５および保護膜９のエツチングを僅かに行えば
これらを貫通していないビンホール等をも発見できる。

【図面の簡単な説明】

図は多層配線構造を有するＭＯ８半導体集積回路の断面
図である。 ５．８・・・・・導体膜、 ６．９・・・・・絶縁物。

Claims (1)

【特許請求の範囲】
1. 半導体装置を構成する導体膜をパターン形成する工程と
   、該パターン形成された導体膜を絶縁物で被う工程と、
   半導体装置の完成後に該半導体装置の動作を電気的に検
   査する工程とを有する半導体装置のスクリーニング方法
   において、前記導体膜を絶縁物で被う工程の後にエッチ
   ングを行い、すでに発生している欠陥を発達させること
   を特徴とする半導体装置のスクリーニング方法。