JPS62229564A - Tracking deviation adjusting device - Google Patents

Tracking deviation adjusting device

Info

Publication number
JPS62229564A
JPS62229564A JP61070769A JP7076986A JPS62229564A JP S62229564 A JPS62229564 A JP S62229564A JP 61070769 A JP61070769 A JP 61070769A JP 7076986 A JP7076986 A JP 7076986A JP S62229564 A JPS62229564 A JP S62229564A
Authority
JP
Japan
Prior art keywords
circuit
signal
difference
tracking
envelope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61070769A
Other languages
Japanese (ja)
Inventor
Hisashi Katafuchi
潟渕 久志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61070769A priority Critical patent/JPS62229564A/en
Publication of JPS62229564A publication Critical patent/JPS62229564A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the operability of a VTR by applying a rotating phase control to a capstan control system so as to reduce the difference of the peak levels in a reproduced envelope at two different times to zero all the time, thereby obtaining automatically an optimum tracking position. CONSTITUTION:When the video tape recorder is in the reproduction mode, the envelope 100 is inputted to a detector 11 and the peal level is fed to hold circuits 13, 14, then a differential amplifier 15 outputs the difference of the peak levels of two points of times stored in the circuits 13, 14 to a switch circuit 26, the switching noise of the circuit 26 is eliminated by a low pass filter 28, the result is digitized by a converter 29 and outputted to a delay circuit 30. If any tracking deviation is caused, a digital signal making the peak level difference zero is outputted from the converter 29 to the circuit 30 to change the delay time and the phase of the comparison signal of a capstan control circuit 32 is deviated to correct the deviation of the control signal thereby correcting the tracking deviation.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はビデオテープレコーダ(VTR)のドラッギン
グずれ調整装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a dragging deviation adjustment device for a video tape recorder (VTR).

(従来の技術) 一般に、回転磁気ヘッドによりビデオ信号の記録再生を
行なう家庭用VTRでは、ヘッドの回転周波数や回転位
相を制御するヘッドナーボ系や、磁気テープを記録時に
一定速度で駆動し、再生時はテープに記録されたコント
ロール信号に同期してテープを駆動させるキャプスタン
サーボ系が設けられている。前記コントロール信号は記
録されているビデオ信号に同期したものであるが、コン
トロールヘッドとビデオヘッドが機構的に別個のもので
あるため、記録するビデオ信号とコントロール信号の位
相関係はコントロールヘッドとビデオヘッドの取付位置
によって変化し、これが再生時のトラッキングずれとな
って再生画面上に現われる。
(Prior Art) In general, home VTRs that use a rotating magnetic head to record and play back video signals use a head navigation system that controls the rotational frequency and rotational phase of the head, and a head navigation system that drives the magnetic tape at a constant speed during recording and drives the magnetic tape at a constant speed during playback. is equipped with a capstan servo system that drives the tape in synchronization with control signals recorded on the tape. The control signal is synchronized with the video signal being recorded, but since the control head and the video head are mechanically separate, the phase relationship between the video signal to be recorded and the control signal is the same as that of the control head and the video head. This changes depending on the mounting position of the tracker, and this appears as a tracking deviation during playback on the playback screen.

そこで、従来このトラッキングずれを調整するために第
4図に示すようなトラッキングずれ調整装置が用いられ
ている。即ち、キャプスタン制御回路(IC化されてい
る)1にお【プるコントロール信号の位相を比較する比
較信号の遅延時間は、トラッキングボリューム2、サブ
トラッキングボリューム3及びコンデンサ4の各位によ
り決定される。従って、操作者は画面を見ながら前記ド
ラッギングボリューム2及びサブトラッキングボリュー
ム3を調整することにより、前記比較信号の遅延時間(
比較信号の位相)を変化させてトラッキングずれを調整
することができる。
Therefore, in order to adjust this tracking deviation, a tracking deviation adjusting device as shown in FIG. 4 has conventionally been used. That is, the delay time of the comparison signal that compares the phase of the control signal input to the capstan control circuit (IC) 1 is determined by the tracking volume 2, sub-tracking volume 3, and capacitor 4. . Therefore, the operator adjusts the dragging volume 2 and sub-tracking volume 3 while looking at the screen to adjust the delay time (
Tracking deviation can be adjusted by changing the phase of the comparison signal.

しかし、上記1〜ラツキングずれ調整装置では、他のビ
デオテープレコーダで記録したテープを再生する場合や
、トラッキングボリューム2のばらつき、経n)変化、
温度ドリフト等により1度調整した前記遅延時間がずれ
、そのたびに操作者がいちいちトラッキングボリューム
2を操作してトラッキングずれを修正しなければならな
いという欠点があった。
However, in the above-mentioned 1 to rucking deviation adjustment device, when playing back a tape recorded with another video tape recorder, variations in tracking volume 2, changes in tracking volume 2, etc.
There is a drawback that the delay time, which has been adjusted once, deviates due to temperature drift or the like, and the operator has to operate the tracking volume 2 to correct the tracking deviation each time.

(発明が解決しようとする問題点) 上記の如〈従来のトラッキング調整回路では、!・ラッ
キングずれが生じる毎に、操作者がいちいちトラッキン
グボリュームを調整して前記ドラッギングずれを修正し
なければならないという欠点が市っだ。そこで本発明は
上記の欠点を除去するもので、トラッキングずれを自動
的に修正することができるトラッキングずれ調整装置を
提供することを目的とする。
(Problems to be Solved by the Invention) As mentioned above, in the conventional tracking adjustment circuit,! - A common drawback is that the operator must adjust the tracking volume each time a racking shift occurs to correct the dragging shift. SUMMARY OF THE INVENTION The present invention aims to eliminate the above-mentioned drawbacks and provides a tracking deviation adjustment device that can automatically correct tracking deviations.

[発明の構成] (問題点を解決するための手段) 本発明のトラッキングずれ調整装置は、ビデオテープレ
コーダの再生エンベロープのピークレベルを検出するピ
ークレベル検出手段と、所定の時間差を持つ2時点の前
記エンベロープのピークレベルをそれぞれ所定のサンプ
リング周期で保持するホールド手段と、前記2時点のエ
ンベロープのピークレベルの差を比較する比較手段と、
前記ピークレベルの差がなくなる方向ヘキャプスタンリ
ーボ系の回転位相をずらす制御信号を発生する制御信号
発生手段とから構成される。
[Structure of the Invention] (Means for Solving the Problems) The tracking deviation adjusting device of the present invention includes a peak level detecting means for detecting the peak level of the playback envelope of a video tape recorder, and a peak level detecting means for detecting the peak level of the playback envelope of a video tape recorder, holding means for holding the peak levels of the envelope at respective predetermined sampling periods; and comparison means for comparing the difference between the peak levels of the envelope at the two points in time;
and control signal generating means for generating a control signal for shifting the rotational phase of the capstan lever system in a direction in which the difference in peak levels disappears.

(作用〉 本発明のトラッキングずれ調整装置において、トラッキ
ングずれが生じている場合、ピークレベル検出手段が検
出する再生エンベロープのピークレベルはそれが得られ
た時間差によって変化するため、ホールド手段によって
ホールドされる2時点のピークレベルを比較手段により
比較ザると差が生じる。そこで、制御信号発生手段が前
記ピークレベルの差がなくなる方向へキャプスタンサー
ボ系の回転位相をずらす制御信号を常に発生することに
より、トラッキングずれが生じた場合は自動的にこれを
修正することができる。
(Function) In the tracking deviation adjusting device of the present invention, when a tracking deviation occurs, the peak level of the reproduction envelope detected by the peak level detection means changes depending on the time difference at which it is obtained, and is therefore held by the holding means. When the peak levels at two points in time are compared by the comparing means, a difference occurs.Therefore, the control signal generating means constantly generates a control signal to shift the rotational phase of the capstan servo system in a direction in which the difference in peak levels disappears. If a tracking deviation occurs, it can be automatically corrected.

(実施例) 以下本発明の一実施例を図面を参照して説明する。第1
図は本発明のトラッキングずれ調整装置の一実施例を示
したブロック図である。11は再生エンベロープ100
のピークレベルを検波する検波器、12はビデオテープ
レコーダの立ち上がり時の過渡時の不安定な信号入力を
避けるためのスイッチ、13.14はピークレベルを保
持するホールド回路、15はホールド回路13とホール
ド回路14とに保持されたピークレベルの差を求める差
動アンプ、16はスイッチングパルス200を分周する
分周器、17は分周信号300に基づいて新たな信号4
00を作出するフリップ70ツブ、18は信@300を
反転するインバータ、19は信号300と信@4OOの
アンド条件をとり条件が成立した時に信号500を出力
するアンド回路、20は信号300の反転信号と信号4
00のアンド条件をとり条件が成立した時に信号600
を出力するアンド回路、21.22はそれぞれ信号so
o 、sooを遅延して出力する遅延回路、23.24
は遅延回路21.22からの信号に基づいてサンプリン
グ信号700 、800を作出するサンプリング回路、
25は差動アンプ15の出力を反転する反転回路、26
は信号400に基づいて差動アンプ15の出力とその反
転出力とを切換えて取り出すスイッチ、27はホールド
回路13.14及び反転回路25の動作基準電圧を出力
する基準電圧発生回路、28はスイッチ26の切換ノイ
ズを除去するローパスフィルタ、29はローパスフィル
タからのアナログ値をデジタル値に変換するA/D変換
器、30はトラッキング制御回路32の比較信号を遅延
させる信号を発生する遅延回路で、A/D変換器29の
デジタル信号によってその遅延量が変化される。31は
遅延回路30の遅延時間カウント用のクロックを発生す
るクロック回路、32はキャプスタンモータの速度及び
位相を制御するキャプスタンIIJ 111回路である
(Example) An example of the present invention will be described below with reference to the drawings. 1st
The figure is a block diagram showing an embodiment of the tracking deviation adjusting device of the present invention. 11 is the playback envelope 100
12 is a switch for avoiding unstable signal input at the time of transition when the video tape recorder starts up, 13 and 14 are hold circuits that hold the peak level, and 15 is a hold circuit 13. A differential amplifier 16 calculates the difference between the peak level held in the hold circuit 14, a frequency divider 16 divides the frequency of the switching pulse 200, and a numeral 17 generates a new signal 4 based on the frequency divided signal 300.
18 is an inverter that inverts signal @300, 19 is an AND circuit that takes an AND condition of signal 300 and signal @4OO, and outputs signal 500 when the condition is met; 20 is an inversion of signal 300. Signal and signal 4
Takes the AND condition of 00 and outputs a signal of 600 when the condition is met.
AND circuits 21 and 22 output signals so
o, delay circuit that delays and outputs soo, 23.24
is a sampling circuit that generates sampling signals 700 and 800 based on the signals from the delay circuits 21 and 22;
25 is an inverting circuit that inverts the output of the differential amplifier 15; 26;
27 is a reference voltage generating circuit that outputs the operating reference voltage of the hold circuit 13, 14 and the inverting circuit 25; 28 is the switch 26; 29 is an A/D converter that converts the analog value from the low-pass filter into a digital value; 30 is a delay circuit that generates a signal that delays the comparison signal of the tracking control circuit 32; The amount of delay is changed by the digital signal from the /D converter 29. 31 is a clock circuit that generates a clock for counting the delay time of the delay circuit 30, and 32 is a capstan IIJ 111 circuit that controls the speed and phase of the capstan motor.

次に本実施例の動作について説明する。先ず、ビデオテ
ープレコーダが再生モードとなると、エンベロープ10
0が検波器11に入力されてここでピーク検波される。
Next, the operation of this embodiment will be explained. First, when the video tape recorder enters the playback mode, the envelope 10
0 is input to the detector 11 and peak detected there.

、その債、検波器11の出力が安定した時点でスイッチ
12が閉じられ、検波器11からのピークレベルがホー
ルド回路13.14に供給される。一方、第2図(A)
に示したヘッドスイッチング信@200は分周器16に
て分周されて第2図(8)に示した信号300となる。
Then, when the output of the detector 11 becomes stable, the switch 12 is closed and the peak level from the detector 11 is supplied to the hold circuit 13.14. On the other hand, Fig. 2 (A)
The head switching signal @200 shown in FIG. 2 is frequency-divided by the frequency divider 16 to become the signal 300 shown in FIG. 2(8).

この信号300の立ち下がりによりフリップ70ツブ1
7をセット、リセットして第2図(G)の信@400が
得られる。アンド回路19はこの信号300と信号40
0のアンド条件をとり、条件が成立した時点で第2図(
C)に示す信、 @500を遅延回路21に出力する。
Due to the fall of this signal 300, flip 70 knob 1
By setting and resetting 7, the signal @400 shown in Fig. 2 (G) is obtained. AND circuit 19 combines this signal 300 and signal 40
Take the AND condition of 0, and when the condition is satisfied, the diagram in Figure 2 (
The signal @500 shown in C) is output to the delay circuit 21.

アンド回路20はインバータ18による信号300の反
転信号と信号400のアンド条件をとり、条件が成立し
た時点で第2図(E)に示す信号600を遅延回路22
に出力する。遅延回路21.22は、ホールド回路13
.14が所定時間間隔にて交互に検波器11からのピー
クレベルをホールドするように信号500.600の時
間調整を行なった後、これら信号をサンプリング回路2
3.24に出力する。サンプリング回路23.24は入
力信号の波形整形を行ない、第2図(D) 、(F)で
示すサンプリング信号700.800をホールド回路1
3.14に出力する。このため、ホールド回路13は第
2図(D)で示したサンプリング信号700のサンプリ
ング周期によってエンベロープ100のピークレベルを
ホールドし、ホールド回路14は第2図(F)で示した
サンプリング信号800のサンプリング周期にてエンベ
ロープ100のピークレベルをホールドする。このため
ホールド回路13.14には、サンプリング信号700
 、800の出力タイミングだけずれた2時点のピーク
レベルが次々と保持される。差動アンプ15はホールド
回路13.14に保持された2時点のピークレベルの差
をとり、これをスイッチ回路26の端子aと反転回路2
5の負入力端子に出力する。反転回路25にて符号反転
された差信号はスイッチ回路26の端子すに入力される
。ところで差動アンプ15の出力はホールド回路13.
14にホールドされるピークレベルが交互に新、旧と変
化するため、その差もこれに同期して正、負と変化する
。そこで、フリップフロップ17からの信号400に同
期してスイッチ回路26を端子a1端子す側に切換える
ことにより、差動アンプ15から出力される信号の符号
を一定とする。スイッチ回路26から取り出された差動
アンプ15の差信号は、ローパスフィルタ28によって
スイッチ回路26の切換ノイズが除去された後、A/D
変換器29にてデジタル信号化され遅延回路30に入力
される。ここで、トラッキングずれが生じている場合に
はホールド回路13.14に保持されているピークレベ
ルに差が生じている。そこで、この差が零となるように
A/D変換器29からのデジタル信号により遅延回路3
0の遅延時間を変化させる。このため、キャプスタン制
御回路32の比較信号の位相がずれて、コントロール信
号のずれを補正してトラッキングずれが修正され、ホー
ルド回路13.14に保持される再生エンベロープ10
0の箕なる2時点のピークレベルの差がなくなる。従っ
て、検波器11、差動アンプ15、A/D変換器29、
遅延回路30.キャプスタン制御回路32によって代表
される制御ループにより、常にトラッキングずれが自動
調整され、最適なトラッキング位置にてキャプスタンモ
ータにサーボがかかるようになる。なお、遅延回路30
はカウンタを有し、このカウンタはキャプスタン制御回
路32から出力される第3図(B)に示すフレームパル
ス900によってカラン:−が開始される。このカウン
タのカウント終了値は上記A/D変換器29の出力信号
によって変化される。このため、前記カウンタのカウン
ト量が通常値の場合、この遅延回路30の遅延時間Tは
第3図(C)に示す如く通常値<16.683m5)と
なるが、前記カウント終了値の変化によって、前記遅延
時間Tが第3図(C)に示す如くΔ下だけ変化されて、
キャプスタン制御回路32によるキャプスタンモータの
位相が最適トラッキング位置となるように調整される。
The AND circuit 20 performs an AND condition on the inverted signal 300 from the inverter 18 and the signal 400, and when the condition is satisfied, the signal 600 shown in FIG. 2(E) is sent to the delay circuit 20.
Output to. The delay circuits 21 and 22 are the hold circuits 13
.. After adjusting the time of the signals 500 and 600 so that the peak levels from the detector 11 are held alternately at predetermined time intervals, these signals are sent to the sampling circuit 2.
Output on 3.24. The sampling circuits 23 and 24 shape the waveforms of the input signals, and send the sampling signals 700 and 800 shown in FIG. 2 (D) and (F) to the hold circuit 1.
Output on 3.14. Therefore, the hold circuit 13 holds the peak level of the envelope 100 according to the sampling period of the sampling signal 700 shown in FIG. 2(D), and the hold circuit 14 samples the sampling signal 800 shown in FIG. 2(F). The peak level of the envelope 100 is held at the cycle. Therefore, the hold circuits 13 and 14 contain the sampling signal 700.
, 800 output timings are successively held at two points in time. The differential amplifier 15 takes the difference between the peak levels at two points held in the hold circuits 13 and 14, and outputs the difference between the peak levels at the terminal a of the switch circuit 26 and the inverting circuit 2.
Output to the negative input terminal of 5. The difference signal whose sign has been inverted by the inverting circuit 25 is input to a terminal of a switch circuit 26 . By the way, the output of the differential amplifier 15 is connected to the hold circuit 13.
Since the peak level held at 14 alternately changes from new to old, the difference also changes from positive to negative in synchronization with this. Therefore, by switching the switch circuit 26 to the terminal a1 side in synchronization with the signal 400 from the flip-flop 17, the sign of the signal output from the differential amplifier 15 is made constant. The difference signal of the differential amplifier 15 taken out from the switch circuit 26 is filtered by the low-pass filter 28 to remove the switching noise of the switch circuit 26, and then sent to the A/D.
The signal is converted into a digital signal by the converter 29 and input to the delay circuit 30 . Here, if a tracking deviation occurs, a difference occurs in the peak levels held in the hold circuits 13 and 14. Therefore, in order to make this difference zero, the digital signal from the A/D converter 29 is used to control the delay circuit 3.
Change the delay time of 0. For this reason, the phase of the comparison signal of the capstan control circuit 32 is shifted, the tracking shift is corrected by correcting the shift of the control signal, and the playback envelope 10 held in the hold circuits 13 and 14.
The difference between the peak levels at two points in time, which is 0, disappears. Therefore, the detector 11, the differential amplifier 15, the A/D converter 29,
Delay circuit 30. A control loop represented by the capstan control circuit 32 automatically adjusts the tracking deviation at all times, so that the servo is applied to the capstan motor at the optimal tracking position. Note that the delay circuit 30
has a counter, and this counter is started by the frame pulse 900 shown in FIG. 3(B) output from the capstan control circuit 32. The count end value of this counter is changed by the output signal of the A/D converter 29. Therefore, when the count amount of the counter is the normal value, the delay time T of the delay circuit 30 becomes the normal value < 16.683 m5 as shown in FIG. , the delay time T is changed by Δ as shown in FIG. 3(C),
The phase of the capstan motor by the capstan control circuit 32 is adjusted so as to reach the optimum tracking position.

なお、キャプスタン制御回路32は前記フレームパルス
900を第3図(八)に示したスイッチングパルス信号
200に同期して作出する。
Note that the capstan control circuit 32 generates the frame pulse 900 in synchronization with the switching pulse signal 200 shown in FIG. 3 (8).

本実施例によれば、検波器11、ホールド回路13.1
4、差動アンプ15、A/D変換器29、遅延回路30
、キャプスタン制御回路32によるループにより、常に
最適1〜ラッキング位置が得られるような制御を行なう
ことができ、トラッキング調整に対する操作者の一切の
手間を省略して、VTRの操作性を著しく向上させるこ
とができる。
According to this embodiment, the detector 11, the hold circuit 13.1
4, differential amplifier 15, A/D converter 29, delay circuit 30
, the loop by the capstan control circuit 32 enables control to always obtain the optimal 1 to racking position, and eliminates the operator's effort for tracking adjustment, significantly improving the operability of the VTR. be able to.

[発明の効果] 以上記述した如く本発明のトラッキングずれ調整装置に
よれば、再生エンベロープのピークレベルの異なる2時
点の差が常に零となるようにキャプスタン制御系の回転
位相副部を行なうことにより、常に自動的に最適なトラ
ッキング位置を得ることができる。
[Effects of the Invention] As described above, according to the tracking deviation adjustment device of the present invention, the rotational phase sub-section of the capstan control system is controlled so that the difference between two points of different peak levels of the reproduction envelope is always zero. This allows you to always automatically obtain the optimal tracking position.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のトラッキングずれ調整装置の一実施例
を示したブロック図、第2図は第1図に示したホールド
回路の動作タイミングを説明するタイムチャート、第3
図は第1図に示した遅延回路の動作を示すタイムチャー
ト、第4図は従来の1〜ラツキングずれ調整装置の一例
を示したブロック図である。 11・・・検波器    13.14・・・ホールド回
路15・・・差動アンプ  23.24・・・ザンプリ
ング回路29・・・Δ/D変換器 30・・・遅延回路
32・・・キャプスタン制御回路 代理人 弁理士 則 近 憲 佑 同  宇治 弘
FIG. 1 is a block diagram showing an embodiment of the tracking deviation adjusting device of the present invention, FIG. 2 is a time chart explaining the operation timing of the hold circuit shown in FIG. 1, and FIG.
1 is a time chart showing the operation of the delay circuit shown in FIG. 1, and FIG. 4 is a block diagram showing an example of a conventional 1-racking shift adjustment device. 11... Detector 13.14... Hold circuit 15... Differential amplifier 23.24... Sampling circuit 29... Δ/D converter 30... Delay circuit 32... Capstan Control circuit agent Patent attorney Nori Chika Yudo Hiroshi Uji

Claims (1)

【特許請求の範囲】[Claims] ビデオテープレコーダにあって、再生エンベロープのピ
ークレベルを検出するピークレベル検出手段と、所定の
時間差を持つ2時点の前記エンベロープのピークレベル
をそれぞれ所定のサンプリング周期で保持するホールド
手段と、前記2時点のエンベロープのピークレベルの差
を比較する比較手段と、前記ピークレベルの差がなくな
る方向へキャプスタンサーボ系の回転位相をずらす制御
信号を発生する制御信号発生手段とを具備して成ること
を特徴とするトラッキングずれ調整装置。
The video tape recorder includes: a peak level detection means for detecting a peak level of a playback envelope; a holding means for holding the peak level of the envelope at two time points with a predetermined time difference at a predetermined sampling period; and the two time points. and a control signal generating means for generating a control signal for shifting the rotational phase of the capstan servo system in a direction in which the difference in the peak levels disappears. tracking deviation adjustment device.
JP61070769A 1986-03-31 1986-03-31 Tracking deviation adjusting device Pending JPS62229564A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61070769A JPS62229564A (en) 1986-03-31 1986-03-31 Tracking deviation adjusting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61070769A JPS62229564A (en) 1986-03-31 1986-03-31 Tracking deviation adjusting device

Publications (1)

Publication Number Publication Date
JPS62229564A true JPS62229564A (en) 1987-10-08

Family

ID=13441056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61070769A Pending JPS62229564A (en) 1986-03-31 1986-03-31 Tracking deviation adjusting device

Country Status (1)

Country Link
JP (1) JPS62229564A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504455B1 (en) * 1997-07-15 2005-10-04 엘지전자 주식회사 DVCR's Track Positioning Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504455B1 (en) * 1997-07-15 2005-10-04 엘지전자 주식회사 DVCR's Track Positioning Device

Similar Documents

Publication Publication Date Title
US3982277A (en) Timing-error compensation for low-speed tape systems
JPS6292686A (en) Slow reproducing device for video tape recorder
EP0328828B1 (en) Spindle servo unit for disk playing device
US5012358A (en) Tracking control apparatus for use with magnetic tape having video track and control track
KR950011518B1 (en) A drum servo system
JPS62229564A (en) Tracking deviation adjusting device
US5065385A (en) Time base control system with coarse and fine correction for a spindle servo
JP2615794B2 (en) Time axis correction device
JPS62226459A (en) Tracking adjusting circuit
JP2542398B2 (en) Time axis correction device
JP2708176B2 (en) Video signal playback device
JPH01138658A (en) Synchronizing control device
SU1398109A1 (en) Device for correcting amplitude-frequency characteristic of video tape recorder
JP2502616B2 (en) Servo device
JP2808676B2 (en) Time axis correction device
JPS63131787A (en) Clock signal generating circuit
JPS63220472A (en) Phase locked circuit
JPH0584584B2 (en)
JPH07336649A (en) Time base fluctuation correcting device
JPH084337B2 (en) Time axis error correction device
JPS61280059A (en) Control pulse recording circuit of magnetic recording and reproducing and reproducing device
JPS59198554A (en) Control signal generating circuit of magnetic recording and reproducing device
JPH0397168A (en) Digital signal reproducing device
JPS6089850A (en) Magnetic recording and reproducing device
JPH0312381B2 (en)