JPH01138658A - Synchronizing control device - Google Patents
Synchronizing control deviceInfo
- Publication number
- JPH01138658A JPH01138658A JP29653387A JP29653387A JPH01138658A JP H01138658 A JPH01138658 A JP H01138658A JP 29653387 A JP29653387 A JP 29653387A JP 29653387 A JP29653387 A JP 29653387A JP H01138658 A JPH01138658 A JP H01138658A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time code
- recording
- reproducing device
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、フレーム周期の異なる信号記録再生装置、例
えば、ＶＴＲと回転ヘッド方式ディジタルオーディオテ
ープレコーダ（以下Ｒ−ＤＡＴと略す）を同期させて記
録及び再生させるだめの同期制御装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is a method for recording and reproducing signals by synchronizing signal recording and reproducing apparatuses with different frame periods, such as a VTR and a rotary head digital audio tape recorder (hereinafter abbreviated as R-DAT). This invention relates to a synchronous control device for playback.
従来の技術
近年、映像におけるＶＴＲの高画質化に伴い、オーディ
オチープレコータ責以下ＡＴＲと略す）に対する高音質
化への要求が一層高まって来ている。従来のアナログ録
音に替わる高音質の録音装置としてＲ−ＤＡＴが考えら
れるが、問題となるのは映像と音声の同期収録、同期再
生である。2. Description of the Related Art In recent years, as the image quality of VTRs has increased, there has been a growing demand for higher sound quality for audio recorders (hereinafter abbreviated as ATR). R-DAT can be considered as a high-quality recording device to replace conventional analog recording, but the problem is synchronous recording and synchronous playback of video and audio.
従来、ＶＴＲどうしの同期運転にはテープ上の絶対番地
を指定するためにタイムコードを同時記録し、再生時に
両ＶＴＲのタイムコードを比較して両者が一致す２様に
ＶＴＲのテープ走行を制御する方式がとられている。同
じ事をｖＴＲとＲ−ＤＡＴとの同期運転時に行なうため
には、ＶＴＲのタイムコードと同じものをＲ−ＤＡＴに
記録する必要があるが、その１つの方法としてＲ−ＤＡ
ＴのサブコードエリアにＶＴＲのタイムコードを記録す
ることによって、再生時に両者の同期をとる同期制御装
置が考えられる。Conventionally, when operating VTRs in synchronization, time codes were simultaneously recorded to specify absolute addresses on the tape, and during playback, the time codes of both VTRs were compared and the tape running of the VTRs was controlled in two ways until the two matched. A method has been adopted to do so. In order to do the same thing when synchronizing vTR and R-DAT, it is necessary to record the same time code as the VTR on R-DAT, but one method is to use R-DAT.
A synchronization control device can be considered that synchronizes both during playback by recording the time code of the VTR in the subcode area of T.
以下、図面を参照しながら、上述したような従来の同期
制御装置について説明を行う。Hereinafter, the conventional synchronous control device as described above will be explained with reference to the drawings.
第５図にオイ−ｒ３１ ｉｄＶ Ｔ Ｒ，３２ｉＲ−Ｄ
ＡＴ。Figure 5 shows O-r31 idV TR, 32iR-D.
A.T.
３３はタイムコード調整器、３４は周波数変換器である
。周波数変換器３４はＶＴＲ３１から出力されたフレー
ム同期信号から、これとは周期の異なるＲ−ＤＡＴ３２
のフレーム同期信号を発生することＶｃＬつ”Ｃ’１Ｔ
Ｒ３１とＦｌ−ＤＡＴ３２を同期運転する。タイムコー
ド調整器３３は記録時には、ＶＴＲ３１にはＶＴＲ３１
のフレーム周期を単位とするタイムコードを書き込み、
Ｒ−ＤＡＴ３２にこのタイムコードをＲ−ＤＡＴ３２の
フレーム同期信号に同期してサンプリングしてＲ−ＤＡ
Ｔ３２のサブコードエリアに書き込む。再生時は、Ｒ−
ＤＡＴ３２からタイムコードをフレーム周期毎に読み出
す度に、ＶＴＲ３１から読み出したタイムコードと比較
を行ない、両方のタイムコードが一致ｆる様ＫＶＴＲｓ
１とＲ−ＤＡＴ３３（７）？−プ走行系へ制御信号を出
す。33 is a time code adjuster, and 34 is a frequency converter. The frequency converter 34 converts the frame synchronization signal output from the VTR 31 into an R-DAT 32 having a different period from the frame synchronization signal output from the VTR 31.
To generate a frame synchronization signal of VcL"C'1T
Run R31 and Fl-DAT32 synchronously. During recording, the time code adjuster 33
Write a time code in units of frame periods,
This time code is sampled on the R-DAT32 in synchronization with the frame synchronization signal of the R-DAT32 and sent to the R-DAT32.
Write in the subcode area of T32. During playback, R-
Every time the time code is read out from the DAT32 for each frame period, it is compared with the time code read out from the VTR31, and the KVTRs are checked so that both time codes match.
1 and R-DAT33 (7)? - Sends a control signal to the drive system.
発明が解決しようとする問題点
しかしながら、上記の様な構成ではＶＴＲとＲ−ＤＡＴ
のそれぞれのフレーム同期信号の位相が、記録時と再生
時とでは普通一致しないため、タイムコードの比較時に
誤差が大きくなってしまうという問題点がある。Problems to be Solved by the Invention However, in the above configuration, VTR and R-DAT
Since the phases of the respective frame synchronization signals during recording and playback do not normally match, there is a problem in that an error becomes large when comparing time codes.
第６図はその説明のための位相状態を示す信号波形図で
ある。FIG. 6 is a signal waveform diagram showing phase states for the purpose of explanation.
第６図において、ムは記録時のＶＴＲのフレーム同期信
号、Ｂは記録時のＲ−ＤＡＴのフレーム同期信号、Ｃは
再生時のＶＴＲのフレーム同期信号、Ｄｉ再生時のＲ−
ＤＡＴのフレーム同期信号であり、図中の数字は各フレ
ーム同期信号の立ち下がりと同期して出力されるタイム
コードのフレーム数である。この図の様な状態では、再
生時にＤの立ち下がりのタイミングでタイムコ−ドラＣ
と比較した場合のタイムコードの読み取υ値は一致して
いるが、図から明らかな様に、ＶＴＲとＲ−ＤＡＴのフ
レーム間の位相の関係は、記録時と再生時とではズレが
生じている。即ち、ＶＴＲとＲ−ＤＡＴの同期再生時に
両者の出力の時間的関係が記録時のそれと同一にならず
に、誤差が出ることになる。In Fig. 6, M is the VTR frame synchronization signal during recording, B is the R-DAT frame synchronization signal during recording, C is the VTR frame synchronization signal during playback, and R-DAT during playback.
This is a DAT frame synchronization signal, and the numbers in the figure indicate the number of time code frames output in synchronization with the falling edge of each frame synchronization signal. In the state shown in this figure, the time co-driver C changes at the falling edge of D during playback.
Although the time code read υ values match when compared with There is. That is, when the VTR and the R-DAT are synchronously reproduced, the temporal relationship between their outputs will not be the same as that during recording, and an error will occur.
本発明は上記問題点を解決するために、Ｒ−ＤＡＴにＶ
ＴＲのフレーム同期信号との位相差をタイムコードと共
に記録することによって、再生時の位相誤差を無くすこ
とのできる同期制御装置を提供するものである。In order to solve the above problems, the present invention provides V
The present invention provides a synchronization control device that can eliminate phase errors during playback by recording the phase difference between a TR frame synchronization signal and a time code.
問題点を解決するための手段
上記問題点を解決するために本発明の同期制御装置は、
第１のフレーム周期を有する第１の信号記録再生装置と
、第１のフレーム周期とは異なる第２のフレーム周期を
有する第２の信号記録再生装置とを同期運転するだめの
同期制御装置であって、第１の信号記録再生装置の出力
する第１のフレーム同期信号から第２のフレーム周期を
持つ第２のフレーム同期信号を同期発生する周波数変換
器と、記録時に、前記第１の信号記録再生装置へ第１の
フレーム周期を単位とするタイムコードを書き込み、第
２の信号記録再生装置にはタイムコードを第２のフレー
ム同期信号に同期してサンプリングしたタイムコードを
書き込み、第１のフレーム同期信号と第２のフレーム同
期信号の位相差を検出し、この位相差を第２の信号記録
再生装置へ書き込む位相差検出器と、再生時には第１の
信号記録再生装置から読み出したタイムコードと第２の
信号記録再生装置から読み出したタイムコードを比較し
、両者が一致する様に第１及び第２の信号記録再生装置
を制御するタイムコード調整器と、第２の信号記録再生
装置から読み出した位相差に応じて周波数変換器の出力
する第２のフレーム同期信号の位相を制御する信号を出
力する位相制御信号発生器から構成されている。Means for Solving the Problems In order to solve the above problems, the synchronous control device of the present invention includes:
A synchronous control device for synchronously operating a first signal recording and reproducing device having a first frame period and a second signal recording and reproducing device having a second frame period different from the first frame period. a frequency converter that synchronously generates a second frame synchronization signal having a second frame period from a first frame synchronization signal output from the first signal recording/reproducing device; A time code with a first frame period as a unit is written to the playback device, a time code sampled in synchronization with the second frame synchronization signal is written to the second signal recording and playback device, and the time code is sampled in synchronization with the second frame synchronization signal. A phase difference detector that detects a phase difference between the synchronization signal and the second frame synchronization signal and writes this phase difference to the second signal recording and reproducing device, and a time code read from the first signal recording and reproducing device during reproduction. A time code adjuster that compares the time code read from the second signal recording and reproducing device and controls the first and second signal recording and reproducing devices so that the two match, and a time code readout from the second signal recording and reproducing device. The frame synchronization signal generator includes a phase control signal generator that outputs a signal that controls the phase of the second frame synchronization signal output from the frequency converter in accordance with the phase difference generated by the frequency converter.
作用
本発明は上記の構成によって、フレーム周期の相異なる
第１及び第２の信号記録再生装置を同期再生する場合に
おいて、第２の信号記録再生装置から読み出した位相差
に応じて、第２の信号記録再生装置のフレーム同期信号
の位相を制御することにより、第１及び第２の信号記録
再生装置のフレーム同期信号の位相関係を記録時と同一
のものにし、タイムコード調整器において行わｎるタイ
ムコード比較時における誤差全敗り除き、第１及び第２
の信号記録再生装置の同期再生を精度良く行なうことが
できる。Effect of the present invention With the above configuration, when the first and second signal recording/reproducing devices having different frame periods are synchronously reproduced, the second signal recording/reproducing device is adjusted according to the phase difference read from the second signal recording/reproducing device. By controlling the phase of the frame synchronization signal of the signal recording and reproducing device, the phase relationship of the frame synchronization signal of the first and second signal recording and reproducing devices is made the same as that during recording, and the time code adjustment is performed by the time code adjuster. Excluding all errors during time code comparison, 1st and 2nd
The signal recording and reproducing device can perform synchronized reproduction with high accuracy.
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。EXAMPLE An example of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例における同期制御装置のブロ
ック系統図を示すものでちる。第１図において、１は第
１の信号記録再生装置（例えば”／ＴＲ）、２は第２の
信号記録再生装置（例えばＲ−ＤＡＴ）、３は同期制御
装置、４は周波数変換器、６は位相差検出器、６はタイ
ムコード調整器、７は位相制御信号発生器である。FIG. 1 shows a block system diagram of a synchronous control device in one embodiment of the present invention. In FIG. 1, 1 is a first signal recording/reproducing device (e.g. “/TR”), 2 is a second signal recording/reproducing device (e.g. R-DAT), 3 is a synchronization control device, 4 is a frequency converter, and 6 is a synchronous control device. is a phase difference detector, 6 is a time code adjuster, and 7 is a phase control signal generator.
第１の信号記録再生装置１のフレーム周期と第２の信号
記録再生装置２のフレーム周期とは異なるために、第１
の信号記録再生装置１のフレーム同期信号から周波数変
換器４によって第２の信号記録再生装置２のフレーム同
期信号を発生して両者の同期をとった状態で記録・再生
を行なう。Since the frame period of the first signal recording and reproducing device 1 is different from the frame period of the second signal recording and reproducing device 2, the frame period of the first signal recording and reproducing device 2 is different.
The frequency converter 4 generates a frame synchronization signal for the second signal recording and reproducing device 2 from the frame synchronizing signal of the second signal recording and reproducing device 1, and recording and reproducing are performed in a state where both are synchronized.
記録時には、第１の信号記録再生装置１のフレーム周期
を単位とするタイムコードを第２の信号記録再生装置２
へ書き込み、第２の信号記録再生装置２には同じタイム
コードを第２のフレーム周期毎にサンプリングして書き
込む。この書き込む時に、第２のフレーム同期信号と対
応する第１のフレーム同期信号との位相差を検知して、
タイムコードと位相差を共に第２の信号記録再生装置２
に書き込んでおく。第２図のＥ、Ｆはその様子を表した
タイミングチャートである。Ｅは第１の信号記録再生装
置１のフレーム同期信号、Ｆは第２の信号記録再生装置
２のフレーム同期信号であり、Ｑ〜５はタイムコードの
フレーム数、ａ−ｆＵ第１のフレーム同期信号と第２の
フレーム同期信号との位相差で、第２のフレーム周期毎
にタイムコードと伴に第２の信号記録再生装置２へ書き
込まれる。During recording, the time code in units of frame periods of the first signal recording and reproducing device 1 is transferred to the second signal recording and reproducing device 2.
The same time code is sampled and written in the second signal recording/reproducing device 2 every second frame period. During this writing, the phase difference between the second frame synchronization signal and the corresponding first frame synchronization signal is detected,
Second signal recording and reproducing device 2 for both time code and phase difference
Write it in. E and F in FIG. 2 are timing charts showing this situation. E is the frame synchronization signal of the first signal recording and reproducing device 1, F is the frame synchronization signal of the second signal recording and reproducing device 2, Q to 5 are the number of frames of the time code, a-fU first frame synchronization Based on the phase difference between the signal and the second frame synchronization signal, the signal is written to the second signal recording/reproducing device 2 along with the time code every second frame period.
再生時には、第２の信号記録再生装置２から読み出され
た位相差と第１の信号記録再生装置１からのフレーム同
期信号を入力信号とする位相制御信号発生器７から、周
波数変換器４へ制御信号を送り第２のフレーム同期信号
の位相を調整する。At the time of reproduction, the phase difference read from the second signal recording and reproducing device 2 and the frame synchronization signal from the first signal recording and reproducing device 1 are input signals from the phase control signal generator 7 to the frequency converter 4. A control signal is sent to adjust the phase of the second frame synchronization signal.
タイムコード調整器６では第１の信号記録再生装置１か
ら読み出されたタイムコードと信号記録再生装置２から
読み出されたタイムコードとを比較し、両者が一致する
様に第１及び第２の信号記録再生装置１．２へ制御信号
を送る。両タイムコードが一致すれば第１及び第２のフ
レーム同期信号の位相関係は記録時の位相関係と同じ状
態に、周波数変換器４によって保たれる。第２図のＧ、
Ｈはその状態における第１及び第２のフレーム同期信号
を表わし、０〜６はタイムコードのフレーム数である。The time code adjuster 6 compares the time code read out from the first signal recording/reproducing device 1 and the time code read out from the signal recording/reproducing device 2, and adjusts the first and second time codes so that the two match. A control signal is sent to the signal recording/reproducing device 1.2. If both time codes match, the frequency converter 4 maintains the phase relationship between the first and second frame synchronization signals in the same state as the phase relationship during recording. G in Figure 2,
H represents the first and second frame synchronization signals in that state, and 0 to 6 are the number of frames of the time code.
なお、タイムコード調整器６は、位相制御信号発生器７
ヘゲ一ト信号を出力し、周波数変換器４へ位相制御信号
を出力するタイミングを制御している。Note that the time code adjuster 6 is a phase control signal generator 7.
It controls the timing of outputting a phase control signal and outputting a phase control signal to the frequency converter 4.
第３図は第１図の主要部の詳細なブロック系統図である
。FIG. 3 is a detailed block diagram of the main parts of FIG. 1.
同図において、第１図のブロック番号と同じ番号につい
ては第１図のそれと対応しており、その作用の記載は省
略する。１１は位相比較器、１２は低域通過フィルタ、
１３は電圧制御発振器、１４は第１の分周器、１５は第
２０分周器、１６はラッチ、１７は一致検出器、１８は
ゲートである。In the figure, the same block numbers as those in FIG. 1 correspond to those in FIG. 1, and descriptions of their effects will be omitted. 11 is a phase comparator, 12 is a low-pass filter,
13 is a voltage controlled oscillator, 14 is a first frequency divider, 15 is a 20th frequency divider, 16 is a latch, 17 is a coincidence detector, and 18 is a gate.
位相比較器１１と低域通過フィルタ１２と電圧制御発振
器１３と第１の分周器１４は位相同期ループを構成して
おり、電圧制御発振器１３の周波数（ｆ、とする）を第
１の分周器１４で１／ｎにｆ。The phase comparator 11, the low-pass filter 12, the voltage-controlled oscillator 13, and the first frequency divider 14 constitute a phase-locked loop, and the frequency (denoted as f) of the voltage-controlled oscillator 13 is divided by the first frequency divider. f to 1/n with the frequency generator 14.
分周した信号の周波数（−となる）と位相全、る様に、
位相誤差を検出して誤差電圧として低域通過フィルター
２を通じて電圧制御発振器１３ヘフイードバツクしてい
る。低域通過フィルター２は応答特性を決定したり、不
必要な雑音を除去する機能をもっている。電圧制御発振
器１３の出力（周波数はｆ。）全第２の分周器１６で１
／ｍにとする。即ち、ｆｏはｆ、とｆ２の公倍数とする
。）が得られることになる。The frequency (becomes -) and phase of the divided signal are as follows:
The phase error is detected and fed back to the voltage controlled oscillator 13 through the low pass filter 2 as an error voltage. The low-pass filter 2 has the function of determining response characteristics and removing unnecessary noise. The output of the voltage controlled oscillator 13 (frequency is f.) is 1 at the second frequency divider 16.
/m. That is, fo is a common multiple of f and f2. ) will be obtained.
第１の分周器１４は位相差カウンタとしてラッチ１６と
ともに位相差検出器５を構成しており、る。ラッチ１６
は第２の分周器１６の出力である第２のフレーム同期信
号をラッチクロック信号として、その立ち上がりによっ
て第１の分周器１４から入力されたカウント数をラッチ
し、第１と第２のフレーム同期信号の位相差として出力
する。The first frequency divider 14 constitutes a phase difference detector 5 together with a latch 16 as a phase difference counter. latch 16
uses the second frame synchronization signal, which is the output of the second frequency divider 16, as a latch clock signal, and latches the count input from the first frequency divider 14 at the rising edge of the second frame synchronization signal, which is the output of the second frequency divider 16. Output as the phase difference of the frame synchronization signal.
第４図は位相差検出器６の動作の一例を表わすタイミン
グチャートである。ａは第１のフレーム同期信号、ｂは
電圧制御発振器１３の出力信号、Ｃは第２のフレーム同
期信号であり、例えば同図の様な場合では、ラッチ１６
からは位相差出力としてカウント数６が出力される。FIG. 4 is a timing chart showing an example of the operation of the phase difference detector 6. a is the first frame synchronization signal, b is the output signal of the voltage controlled oscillator 13, and C is the second frame synchronization signal. For example, in the case shown in the same figure, the latch 16
The count number 6 is outputted as a phase difference output.
次に、第１の分周器１４と一致検出器１７とゲート１８
とは、位相制御信号発生器７を構成しており、再生時に
は、読み出された位相差（カウント数の形をとっている
）と、第１の分周器１４から上述した様に出力されるカ
ウント数とを、一致比較器１７で順次比較し、両者が一
致した時点で一致信号をゲート１８に出力する。ゲート
１８は位相を制御しなければならない時にタイムコード
調整器６から出力さｎるゲート制御信号が入力されてい
れば、一致信号が入力された時に、第２の分周器１６へ
位相制御信号すなわちリセット信号を出力して第２のフ
レーム同期信号の発生を強制的にリセットする。これに
より第２のフレーム同期信号の位相が、第１のフレーム
同期信号の位相と、前述の読み出された位相差に等しい
分だけ差を持つ様に位相制御することができる。Next, the first frequency divider 14, the coincidence detector 17 and the gate 18
constitutes the phase control signal generator 7, and during reproduction, the read phase difference (in the form of a count number) and the output from the first frequency divider 14 as described above are used. The match comparator 17 sequentially compares the count number with the match number, and when the two match, a match signal is output to the gate 18. If the gate 18 receives the gate control signal output from the time code adjuster 6 when the phase needs to be controlled, the gate 18 sends the phase control signal to the second frequency divider 16 when the coincidence signal is input. That is, a reset signal is output to forcibly reset the generation of the second frame synchronization signal. Thereby, it is possible to perform phase control such that the phase of the second frame synchronization signal differs from the phase of the first frame synchronization signal by an amount equal to the above-mentioned read phase difference.
以上の様に本実施例によれば、再生時の第１及び第２の
フレーム信号間の位相差を記録時のそれと同一にするこ
とができ、この状態でタイムコード調整器６によって第
１及び第２の信号記録再生 ・装置１，２の出力するタ
イムコードが一致する様に両者を制御してやれば、第２
図に示す様に、第１及び第２の信号記録再生装置１，２
の同期再生を精度良く行なうことができる。As described above, according to this embodiment, the phase difference between the first and second frame signals during playback can be made the same as that during recording, and in this state, the time code adjuster 6 controls the first and second frame signals. Second signal recording/reproduction - If you control both devices 1 and 2 so that their output time codes match, the second
As shown in the figure, first and second signal recording and reproducing devices 1 and 2
synchronous playback can be performed with high precision.
発明の効果
以上のように本発明によれば、クレーム周期の異なる第
１及び第２の信号記録再生装置を同期運転する場合にお
いて、記録時に第１及び第２のフレーム同期信号間の位
相差を検知してタイムコードとともに書き込み、再生時
に第１及び第２のフレーム同期信号の位相差が、読み出
した位相差と一致する様に周波数変換器を制御する事に
より、記録時と再生時の両フレーム同期信号の位相の状
態を同一のものにできる。従って、この状態でタイムコ
ード調整器によって第１及び第２の信号記録再生装置の
出力するタイムコードが等しくなる様に、第１及び第２
の信号記録再生装置の運転を制御してやれば、両者の同
期再生を精度良く行なうことができる。Effects of the Invention As described above, according to the present invention, when the first and second signal recording and reproducing devices having different claim periods are operated synchronously, the phase difference between the first and second frame synchronization signals is adjusted during recording. By detecting and writing the time code together with the time code, and controlling the frequency converter so that the phase difference between the first and second frame synchronization signals matches the read phase difference during playback, both frames during recording and playback are detected. The phase states of the synchronization signals can be made the same. Therefore, in this state, the time code adjuster adjusts the time codes of the first and second signal recording and reproducing devices so that the time codes output from the first and second signal recording/reproducing devices are equal.
By controlling the operation of the signal recording and reproducing device, both can be reproduced in synchronization with high precision.
第１図は本発明の同期制御装置の一実施例におけるブロ
ック系統図、第２図は前記実施例における同期記録及び
再生時のフレーム同期信号のタイミングチャート、第３
図は本発明の一実施例の主要部分の詳細なブロック系統
図、第４図は位相差検出器の動作を表わすタイミングチ
ャート、第５図は従来の同期制御装置のブロック系統図
、第６図は従来例における同期記録及び再生時のフレ−
ム同期信号のタイミングチャートである。
１・・・・・・第１の信号記録再生装置、２・・・・・
・第２の信号記録再生装置、３・・・・・・同期制御装
置、４・・・・・・周波数変換器、６・・・・・・位相
差検出器、６・・・・・・タイムコード調整器、７・・
・・・・位相制御信号発生器。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名―ｌ
−Ｌ さ 工ｌ−FIG. 1 is a block diagram of an embodiment of the synchronization control device of the present invention, FIG. 2 is a timing chart of frame synchronization signals during synchronous recording and reproduction in the embodiment, and FIG.
Figure 4 is a detailed block diagram of the main parts of an embodiment of the present invention, Figure 4 is a timing chart showing the operation of the phase difference detector, Figure 5 is a block diagram of a conventional synchronous control device, and Figure 6 is a detailed block diagram of the main parts of an embodiment of the present invention. is the frame rate during synchronous recording and playback in the conventional example.
3 is a timing chart of a system synchronization signal. 1...First signal recording/reproducing device, 2...
- Second signal recording and reproducing device, 3... Synchronization control device, 4... Frequency converter, 6... Phase difference detector, 6... Time code adjuster, 7...
...Phase control signal generator. Name of agent: Patent attorney Toshio Nakao and 1 other person
-L sa engineering l-
Claims (1)
、前記第１のフレーム周期とは異なる第２のフレーム周
期を有する第２の信号記録再生装置とを同期運転するた
めの同期制御装置であって、前記第１の信号記録再生装
置の出力する第１のフレーム同期信号から前記第２のフ
レーム周期をもつ第２のフレーム同期信号を同期発生す
る周波数変換器と、記録時に前記第１の信号記録再生装
置へ前記第１のフレーム周期を単位とするタイムコード
を書き込み、前記第２の信号記録再生装置には前記タイ
ムコードを前記第２のフレーム同期信号に同期してサン
プリングしたタイムコードを書き込み、前記第１のフレ
ーム同期信号と前記第２のフレーム同期信号の位相差を
検出し、前記位相差を前記第２の信号記録再生装置へ書
き込む位相差検出器と、再生時には前記第１の信号記録
再生装置から読み出したタイムコードと前記第２の信号
記録再生装置から読み出したタイムコードを比較し、両
者が一致する様に前記第１及び第２の信号記録再生装置
を制御するタイムコード調整器と、前記第２の信号記録
再生装置から読み出した位相差に応じて前記周波数変換
器の出力する前記第２のフレーム同期信号の位相を制御
する信号を出力する位相制御信号発生器とを備えたこと
を特徴とする同期制御装置。A synchronous control device for synchronously operating a first signal recording and reproducing device having a first frame period and a second signal recording and reproducing device having a second frame period different from the first frame period. a frequency converter that synchronously generates a second frame synchronization signal having the second frame period from a first frame synchronization signal output from the first signal recording/reproducing device; A time code in units of the first frame period is written to the signal recording/reproducing device, and a time code obtained by sampling the time code in synchronization with the second frame synchronization signal is written to the second signal recording/reproducing device. a phase difference detector for detecting a phase difference between the first frame synchronization signal and the second frame synchronization signal and writing the phase difference to the second signal recording/reproducing device; Comparing the time code read from the signal recording and reproducing device and the time code read from the second signal recording and reproducing device, and controlling the first and second signal recording and reproducing devices so that the two coincide. and a phase control signal generator that outputs a signal that controls the phase of the second frame synchronization signal output from the frequency converter according to the phase difference read from the second signal recording and reproducing device. A synchronous control device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29653387A JPH01138658A (en) | 1987-11-25 | 1987-11-25 | Synchronizing control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29653387A JPH01138658A (en) | 1987-11-25 | 1987-11-25 | Synchronizing control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01138658A true JPH01138658A (en) | 1989-05-31 |
Family
ID=17834760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29653387A Pending JPH01138658A (en) | 1987-11-25 | 1987-11-25 | Synchronizing control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01138658A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151830A (en) * | 1988-12-12 | 1992-09-29 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recording and reproducing apparatus and method of recording and reproducing |
| EP0560250A2 (en) * | 1992-03-09 | 1993-09-15 | Teac Corporation | Method and apparatus for serially putting out the bits of recreated synchronization data or the like |
| EP0644541A2 (en) * | 1988-12-12 | 1995-03-22 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recording and reproducing apparatus and method of recording and reproducing |
-
1987
- 1987-11-25 JP JP29653387A patent/JPH01138658A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151830A (en) * | 1988-12-12 | 1992-09-29 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recording and reproducing apparatus and method of recording and reproducing |
| EP0644541A2 (en) * | 1988-12-12 | 1995-03-22 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recording and reproducing apparatus and method of recording and reproducing |
| EP0644541A3 (en) * | 1988-12-12 | 1995-09-20 | Mitsubishi Electric Corp | Magnetic recording and reproducing apparatus and method of recording and reproducing. |
| EP0560250A2 (en) * | 1992-03-09 | 1993-09-15 | Teac Corporation | Method and apparatus for serially putting out the bits of recreated synchronization data or the like |
| EP0560250A3 (en) * | 1992-03-09 | 1994-05-11 | Teac Corp | Method and apparatus for serially putting out the bits of recreated synchronization data or the like |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555743B2 (en) | Recording / reproducing apparatus synchronization method | |
| JPS6325425B2 (en) | ||
| JPH01138658A (en) | Synchronizing control device | |
| US5285289A (en) | Recording and reproducing information apparatus for selectively recording a PCM audio signal or a digital signal in placed thereof | |
| JPH01140473A (en) | Synchronizing controller | |
| JPH01307317A (en) | Pll circuit | |
| JPH0580737B2 (en) | ||
| JPH01201871A (en) | Signal recording and reproducing device | |
| JPS6358645A (en) | Digital magnetic recording/reproducing device | |
| JPH0644809B2 (en) | Audio signal reproduction phase control circuit | |
| JPH0393070A (en) | Rotary head type magnetic tape recording reproducing device | |
| KR100197095B1 (en) | Device for magnetic recording and reproducing digital signals | |
| JPS62189629A (en) | Dubbing device | |
| JPH01294259A (en) | Recording and reproducing device | |
| JPH0666104B2 (en) | Time axis correction device | |
| JPS62229564A (en) | Tracking deviation adjusting device | |
| JP2000276854A (en) | Recording and reproducing device, and clock generating device | |
| JPH01294258A (en) | Recording and reproducing device | |
| JPS61280059A (en) | Control pulse recording circuit of magnetic recording and reproducing and reproducing device | |
| JPH02301087A (en) | Signal recorder and signal reproducing device | |
| JPS6226104B2 (en) | ||
| JPS6141059B2 (en) | ||
| JPH02158988A (en) | Signal recorder and signal reproducer | |
| JPH03155293A (en) | Signal reproducing device | |
| JPS6384207A (en) | Pll control circuit |