JPS6222455A - 薄膜能動素子基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多数の薄膜能動素子を行列電極の交差点近傍に
配置したｔＩ膜能能動素子基板関するものである。

［従来の技術］ 最近ＯＡａ器端末やポータプルテレビ等への要求から薄
形ディスプレイ開発が盛んに行われている。その中でも
大容量グラフィック表示に対応するために行列状に電極
を配置した情報表示装置において、前記電極交差点部に
能動素子を配して駆動を行うアクティブマトリクス方式
が研究されている。第２図に薄膜能動素子としてｆｉｌ
ｌ１５Ｉ）ランジスタ（以下ＴＰＴと略す）を用いた液
晶パネル形ディスプレイの概念図を示す、　（２１）が
液晶層であり、（２２）が前記液晶層を駆動するための
スイッチングトランジスタである。　（２３）は液晶を
駆動するために必要な電圧を印加するためのデータ線で
あり、（２０はトランジスタ（２２）のゲートを制御す
る選択信号線である。　（２５）及び（２Ｂ）は、透明
電極である。

第３図に、従来より知られているコープレナ構造を有す
るＴＰＴの平面図を示す０図中（１）は、アルモファス
シリコン等からなる半導体層を、（２）ハソースライン
を、（３）は各トランジスタのソース電極を示す、これ
らは、ＡＩ等の金属により形成されている。（５）はド
レイン電極でソース電極と同様にＡＩ等の金属により形
成されている。（７）はゲートラインで、ソース電極と
同様にＡＩ等の金属により形成されている。

（８）はコンタクトホールでソース電極（３）とゲート
ライン（７）を絶縁するための絶縁膜にあけられており
、ドレイン電極（５）と表示画素電極（１０）とを接続
するためのものである。　（１Ｇ）は表示画素電極で、
　ＩＴＯ，５ｎ０２等の透明導電膜により形成される。

又、各表示画素電極に２以上の薄膜能動素子を形成して
用いることもあり、例えばエレクトロクロミック表示素
子（Ｅ　ＣＤ）では、その駆動に液晶表示素子（ＬＣＤ
）に比して大電流を　　　　　　ｉ要するため、１画素
に２個のＴＰＴを用いたりする。

［発明の解決しようとする問題点］ 上記の様に、薄膜能動素子を用いる事で視認性の良い高
密度情報表示が可能となるが、１画素に少なくとも１個
の割合で薄膜能動素子が必要なため数多くの薄膜能動素
子を無欠陥で作る事は非常に困難な事である。

薄膜能動素子に起因する欠陥としては、電極間相互の短
絡、各電極の断線といった構造的欠陥や、薄膜能動素子
特性の不良といった欠陥等がある。

電極間相互の短絡は、電極間絶縁膜中の塵等の原因によ
り発生するが、短絡がある場合には、一方の電極の信号
が短絡点を通じて逃げてしまうために線欠陥等の表示欠
陥の原因となってしまう。

また薄膜能動素子の電気的特性が不良の場合には、信号
電圧が印加されても薄膜能動素子が充分な動作をしない
ために選択時に非点灯欠陥となる。

以上の様な欠陥の数は、製造プロセスの管理状態に、よ
り異なるが、表示品位として要求されるレベルでは、線
欠陥は１本も許されず、点欠陥としても、全画素の０．
０１％以下にする必要があるが、現状としては、　２０
０本以上のラインを持つ基板中では、　０〜数本のライ
ン欠陥や数個の点欠陥が含まれる事が多く、セルの歩留
りが低く、薄膜能動素子を用いた情報表示装置の実用化
を妨げる主な問題点となっていた。

このような基板の欠陥の修復方法としては欠陥部位の切
断及び接続の２工程が必要となる。

切断方法としては、レーザトリマ、超音波方ツタ等によ
る方法がある。また接続方法としては、焦点イオンビー
ムによる蒸着、レーザＣＶＤ法を用いた方法等があげら
れる。切断方法に関しては比較的容易にできるが、接続
方法に関しては、装置が多がかりになり、また真空引き
とかガス導入といったプロセスを必要とするため基板処
理能力に問題となっていた。

：問題点を解決するための手段］ 本発明は、前述の問題点を解決すべくなされたものであ
り、・あらかじめ補助配線を設けこれを用いて欠陥修復
を行えるようにした薄膜能動素子基板を提供することを
目的としたものであり、絶縁性基板上に行列状に電極を
配し、該行列状の電極交差点近傍に薄膜能動素子を設け
てなる薄膜能動素子基板において、絶縁膜をはさみ、上
下が導電性薄膜とからなる三層構、造の部分を有し、該
三層構造の部分の少なくとも一部がレーザ照射により上
下方向の導通がとられていることを特徴とする薄膜能動
素子基板である。

本発明は１分離した電極間には電気的に絶縁された補助
配線を形成しておくか、また意図的に電気的接触を取ら
ずにおく部分を作り、それらの部分でレーザにより上下
方向の導通を取ることによって、電気的に接続すること
を特徴としている。

ここで本方式による接続法の簡単な説明を加える。３層
構造部分の断面図を第４図（ａ）に示す、　（４１）は
ガラス基板、（４２）、　（４４）は導電性薄膜を、（
４３）は絶縁性ｇ膜を示す、この構造の基板に対し上方
からレーザを照射すると、（ｂ）に示すような形状にな
る。この時上部もしくは、下部の導電性材料が絶縁膜露
出面を覆い、上下の導電性薄膜の導通が取れるようにな
る。このような状態の物は洗浄工程、通電試験等にも何
ら変化を示さなかった。またこの補助配線は、行列状に
配した電極のうちいずれか一方の電極と同時に形成でき
るので、工程的には増やさずに修復機能を付加している
ばかりでなく、あらかじめ接続しやすいようにパターン
形状を工夫して種々の欠陥に対応できるように補助配線
を配しておくことで、この方法をより容易で確実なもの
にすることができるといった特徴を有する０例えば行列
状電極の重なり部分で発生した短絡を修復するために、
補助電極を形成しておき、欠陥が発生した場合には、欠
陥部を電気的　　　　　。

に切断し補助電極を介して接続することにより表示欠陥
をなくすことを可能にすることもできる。

また本方式は、従来の修復方法と比較して、切断に用い
るレーザトリマをそのまま転用することができ、１台の
装置で切断、接続の両方の機能を持たせることができる
。さらに真空引き、ガス導入等は必要としないので基板
処理能力も大幅に向上させることができる。

またさらに、種々の能動素子基板を作成した結果、欠陥
の発生場所は任意であり、近接した能動素子が欠陥とな
る確率は極めて低いので、１つの画素に複数の能動素子
を設けることにより第１の能動素子に欠陥がある場合に
は欠陥部分を削除して第２の能動素子を用いる事ができ
るように接続し、線欠陥１点欠陥をなくして薄膜能動素
子基板の歩留りを向上する事を可能にする。

本発明は薄膜トランジスタ、薄膜ダイオード、等の能動
素子にも適応が可能であるが、以下の説明はＴＰＴを例
にとって説明する。

以下図面を参照しつつ説明する。

第１図は本発明のＴＰＴの代表的構造を示す平面図であ
る。全体はコープレナ構造のト２．ンジスタ２個と補助
電極を有する構造となっている。　（１）はアモルファ
スシリコン、多結晶シリコン、微結晶シリコン等からな
る半導体層を、（２）はＡＩ等の金属からなるソースラ
インを、（３）は各画素のトランジスタのソース電極を
。

（０は第２のトランジスタのソース電極を示す、　（５
）、　（８）はそれぞれ第１及び第２のトランジスタの
ドレイン電極を示す、（７）はソース、ドレイン電極と
同様にＡＩ等の金属からなるゲートラインを示す、（８
）はゲートラインとソースラインを絶縁するための絶縁
膜にあけられたコンタクトホールで、　（１０）の表示
画素電極とドレイン電極（５）とを接続するためのもの
である。

（８Ａ）及び（３Ｂ）は本発明になる補助配線であり。

ゲート電極と同様にＡＩ等の金属からなり、ゲート電極
と同時に形成されればよい、また（１１）はＡＩ等の金
属からなる補助配線でソース電極と同時に形成されれば
よい０本発明では、この導電性薄膜による補助配線は、
ＡＩ、　Ｃｒ等の金属電極、１４０．．７９ｎ０２等の
透明電極等のいずれでもよく、蒸ｉ、スパッタ等周知の
方法で形成されればよいが、この例のようにゲートライ
ンまたはソースラインの形成と同時に形成することによ
り、製造プロセスの追加の必要がないという利点を有し
ている。もっとも同様に、表示画素電極の形成と同時に
補助配線を形成してもよい。

本発明では、ゲートラインとソースラインの交差する重
なり部分（１２）での短絡の修復のためにソースライン
の形成と同時にゲートラインを横切る位置に補助配線（
１１）を形成し、ゲートラインの形成と同時にソースラ
インと補助配線（１１）上にその両端が位置するように
補助配線（９Ｂ）を重なり部分１個に対し２個形成して
おり、このような構成をとることにより、補助配線（８
Ｂ）とソースライン（２）、補助配線（ＩＢ）と補助配
線（１１）は絶縁されており、万一補助配線（１１）と
ゲートライン（７）が短絡を生じていても補助配線（１
１）とソースライン（２）を導通させない限す、ソース
ラインには何ら影響を与えなく不良を増加させない。

又、第２のトランジスタのソース電極（４）とソースラ
イン（２）上にゲートラインの形成と同時に補助配線（
８Ａ）を形成しており、これも補助配線（８Ａ）とソー
スライン（２）、ソース電極（４）の両方とも短絡を生
じるかレーザで導通をとらない限り、第２のトランジス
タはソースラインに接続されないため、不良を生じるこ
とはない。

第２のトランジスタのドレイン電極は補助配線を用いな
いで表示画素電極（ｌＯ）と重ねられているが、これも
ドレイン電極を２分し、一方はドレイン電極、他方は表
示画素電極とコンタクトホールで接続した電極とし、こ
の両方の電極と重なるように補助配線を設けたり、逆に
表示画素電極を２分し、ドレイン電極とコンタクトホー
ルで接続した電極と表示画素電極の両方の　　　　　；
電極なるように補助配線を設けてもよい。

この例においては、第１のトランジスタにおいて、ゲー
ト・ドレイン短絡、ゲート・ソース短絡、特性の不良等
がおとうた場合には、ＡもしくはＢの部分または両方の
部分において、このトランジスタをレーザトリマ等によ
り切断し、その後ソースライン（２）と第２のトランジ
スタのソース電極（０とを補助配線（８Ａ）との重なり
部分で上下方向に導通させることにより補助配線（θＡ
）を介して接続し、ざらにＣの透明導電膜（１Ｇ）／絶
縁膜／金属（８）の３層構造の部分でレーザにより上下
方向に導通な取ることによって接続し、この第２のトラ
ンジスタを用いて、動作させるようにすることができる
。修復後の状態を第５図に示す、Ａ、Ｈの部分で電極が
切断され、（１３）にはレーザによる上下導通時の穴が
開いている。Ｃの部分でも同様に穴が開いている。この
部分では、コンタクトを確実にするために複数回、レー
ザを照射している状態を示す、またゲートライン（７）
とソースライン（２）との亜なり部分（１２）において
ゲート・ソース短絡が発生したような場合には、Ｄの部
分でソースラインを切断し、補助配線（８Ｂ）及び補助
品！１ｔ（１１）の重なり部分（１４）及びソースライ
ン（２）と補助配線（９Ｂ）の重なり部分（１５）にお
いて、レーザにより上下方向導通を取ることで欠陥を回
避し表示欠陥をなくすことが可能になる。

以上の説明は、コープレナｆｉＴＦＴの場合について説
明したが、スタガー型、逆スタガー型、ダブルゲート型
やＥｕｒｏｄｉｓｐｌａｙ　’８４　Ｐｒｏｃ−ｅｅｄ
ｊｎｇｓ　ｐ、２５２に示されているような簡素化プｅ
ｆ−１＝スのＴＰＴにも応用でき、特にＴＰＴの構造に
制限されるものではない。

さらにこの他遮光膜、液晶配向膜、カラーフィルタ、偏
光板等を形成したり、トランジスタをｉ１ｉ素あたり２
個以上形成したりしてもよく、種々の応用が可能である
。

［作用］ 本発明のＴＰＴによれば、第３図のような例と比較して
、プロセス的には、まったく変えることなく、電極間相
互の短絡による欠陥を容易に修復し、無欠陥表示を行う
ことが可能になる、この方法によれば製造歩留りを容易
に　１．００％に近づけられるので、ＴＰＴマトリクス
パネルを情報表示装置として用いる際に、従来から用い
られているドツトマトリクス等と比べた時の製造コスト
が高いといった欠点を充分補うことができる。

「実施例」 以下に本発明による補助配線を用いたＴＰＴの実施例を
示す、ＴＰＴの構造は前出の第１図に示したものと同一
である。ガラス基板上にプラズマＣＶＤ法により２００
０人の非晶質酸化シリコンをシランガスと笑気ガスの混
合ガスにより形成した。その後、アモルファスシリコン
層を　１００％シランガスを用いて２０００人形成した
。

このアモルファスシリコン層をフォトリソグラフィーの
工程により図に示すような形状にパターニングした後に
ＡＩを３０００人ＥＢ蒸着法により蒸着した。この後、
パターニングによりソースライン（２）、ソース電極（
３）、　（４）、　　ドレイン電極（５）、　（８）及
び補助配線（１１）を形成した。この上に絶縁膜として
非晶質酸化シリコン層２０００人をプラズマＣＶＤ法に
より、またＡＩ層５０００人をＥＢ蒸着法によって蒸着
した。この後、まずパターニングにより、ゲートライン
（７）及び補助配線（９Ａ）、　（９Ｂ）を形成したの
ちに、ドライエツチング法によりコンタクトホール（８
）をあけた、この後ＩＴＯ膜をＥＢ蒸着法により形成し
、リフトオフを用いて表示画素電極（１ｏ）をパターニ
ングした。

上記のような手法を用いて、　８００μ層ピッチ、５０
本×５０本のマドリスクパネルを１０枚製作し、第３図
のようなＴＰＴ基板と比較した。

本発明の補助配線等を形成したことによる開口率の減少
は、数％程度であり、表示品位の点ではまったく問題は
なかった。また従来のＴＰＴと比較しても補助配線の形
成に伴う欠陥の増加、トランジスタ特性の劣化等はまっ
たく見られなかった。この基板について短絡検査を行っ
た結果は従来と同レベルの０〜３個／枚であった。

短絡の種類は、ケート・ソース間短絡が２ケ所、ゲート
・ドレイン間短絡が１ケ所であった。ゲート・ドレイン
間短絡の発生場所においては、短絡点のソース電極の根
本Ａとドレイン電極Ｂとをレーザで切断後、補助配線（
９Ａ）とソースライン（２）及びソース電極（４）との
重なり部分及び第２のトランジスタのドレイン電極（６
）と表示画素電極（１０）との重なり部分Ｃに５ＪＬ１
１角のレーザを照射し上下の導通を取り、第２のトラン
ジスタを用いる事ができるように接続して修復を行った
。

ゲート・ソース間短絡の発生場所においては、短絡点の
ソースラインのゲートラインとの交差点の両側りをレー
ザで切断後、補助配線（９Ｂ）とソースライン（２）と
の重なり部分（１５）及び補助配！！　（９Ｂ）と補助
配線（１１）との重なり部分（１４）に５ル■角のレー
ザを照射して上下の導通を取り、ゲート・ソース間短絡
点をう回してソースラインを接続して修復を行った。こ
れにより欠陥がなくなった基板をセル化し−Ｃ表示品位
を確認したが、修復部分での表示は他の部分と比べ、何
ら遜色のないものであり、通電による信頼性試験でも特
性の劣化も修復しなかった部位と差はなかった。

［発明の効果］ 以上のように本発明は補助電極を設けることのみで、Ｔ
ＦＴ等薄膜詣動素子を用いた表示欠陥を完全に、かつ容
易に修復できるようになる。これにより製品の不良品率
を著しく低減することができ、従来から用いられている
ドツトマトリクスタイプと比べ、アクティブマトリクス
タイプの問題点であった製造歩留りを上げ、製造コスト
を低く押えることができる０本発明はアクティブマドリ
スクパネルの実用化に大きく貢献できるものである。

【図面の簡単な説明】

第１図は本発明のＴＰＴの代表例の導通をとる前の状態
を示す平面図。 第２図はアクティブマトリクスパネルの代表例の概念図
。 第３図は、従来のＴＰＴの例を示す平面図。 第４図（ａ）、　（ｂ）は水力式により上下方向の導通
を取る前の状態（ａ）と取った後の状態（ｂ）を示す断
面図。 第５図は修復後のＴＰＴの接続状態を示す平面図。 に半導体層 ２：ソースライン ３．４二　ソース電極 ５．６：　　ドレイン電極 ７：ゲートライン ８ニコンタクトホール ９Ａ、９８．１１　：　　補助配線 ｌＯ：　　表示画素電極 第　１　の 第２図 第４０ （Ｑ）　　　　　　　　　　　　　（ｂ）第３　図

Claims (7)

【特許請求の範囲】
1. （１）絶縁性基板上に行列状に電極を配し、該行列状の
   電極交差点近傍に薄膜能動素子を設けてなる薄膜能動素
   子基板において、絶縁膜をはさみ、上下が導電性薄膜と
   からなる三層構造の部分を有し、該三層構造の部分の少
   なくとも一部がレーザ照射により上下方向の導通がとら
   れていることを特徴とする薄膜能動素子基板。
2. （２）三層構造の部分の少なくとも一方の導電性薄膜が
   、他の導電性薄膜から絶縁された補助配線である特許請
   求の範囲第１項記載の薄膜能動素子基板。
3. （３）行列状の電極の電極交差点近傍に、一方の電極で
   ある第１の電極にほぼ平行にかつ他方の電極である第２
   の電極を横切るように補助配線を設けてなる特許請求の
   範囲第２項記載の薄膜能動素子基板。
4. （４）補助配線の一端とその一端でかつ第１の電極とそ
   の他端で絶縁膜をはさんで三層構造を形成した第２の補
   助配線を設けてなる特許請求の範囲第３項記載の薄膜能
   動素子基板。
5. （５）補助配線が、第１の電極と同時に形成される特許
   請求の範囲第３項記載の薄膜能動素子基板。
6. （６）補助配線が、第１の電極と同時に形成され、第２
   の補助配線が第２の電極と同時に形成される特許請求の
   範囲第４項記載の薄膜能動素子基板。
7. （７）補助配線とその両端で夫々絶縁膜をはさんで三層
   構造とされた２個の第２の補助配線により、第１の電極
   のバイパスを形成しうるようにした特許請求の範囲第４
   項記載の薄膜能動素子基板。