JPS62219033A - Trouble deciding system - Google Patents
Trouble deciding systemInfo
- Publication number
- JPS62219033A JPS62219033A JP61061312A JP6131286A JPS62219033A JP S62219033 A JPS62219033 A JP S62219033A JP 61061312 A JP61061312 A JP 61061312A JP 6131286 A JP6131286 A JP 6131286A JP S62219033 A JPS62219033 A JP S62219033A
- Authority
- JP
- Japan
- Prior art keywords
- program
- input
- output device
- response
- checked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
複数個のプロセッサシステムにより構成されるシステム
に於いて、主制御部内にプログラムサムチェック器を設
け、当該プロセッサシステムから応答がない時此のプロ
グラムサムチェック器によりロードしたプログラムのチ
ェックを行い、チェック合格の時は該プログラムの再ロ
ードを行い、チェック不合格の時はプログラム破壊の表
示を行う。[Detailed Description of the Invention] [Summary] In a system composed of a plurality of processor systems, a program sum checker is provided in the main control section, and when there is no response from the processor system, the program sum checker The loaded program is checked, and when the check passes, the program is reloaded, and when the check fails, a program destruction message is displayed.
本発明はデータ伝送用モデムの様にイニシアルプログラ
ムロードを行うシステムに於ける障害判定方式に°関す
るものである。The present invention relates to a failure determination method in a system that performs initial program loading, such as a data transmission modem.
時分割多重装置の様に複数個のマイクロプロセッサによ
り構成されるシステムではシステム開設に当たりイニシ
アルプログラムロード（以下ＩＰＬと云う）を行うのが
普通である。In a system constructed of a plurality of microprocessors, such as a time division multiplexer, it is common to perform an initial program load (hereinafter referred to as IPL) upon system setup.
第３図は従来のＩＰＬ動作の一例を示す図である。FIG. 3 is a diagram showing an example of a conventional IPL operation.
図中、１は制御部、２は不揮発性メモリ、Ｐ１〜Ｐｎは
夫々プログラム、３１〜３１は夫々入出力装置である。In the figure, 1 is a control unit, 2 is a nonvolatile memory, P1 to Pn are programs, and 31 to 31 are input/output devices, respectively.
時分割多重装置の様に複数個のマイクロプロセッサによ
り構成されるシステムは第３図に示す様に制御部１ （
マイクロプロセッサで構成される）が動作して不揮発性
メモリ２に予め格納されているプログラムＰ１を読み出
して入出力装置３ｎに、プログラムＰ２を読み出して入
出力装置３□に、プログラムＰ７を読み出して入出力装
置３７に、夫々ロードしてから運用に入る。A system composed of multiple microprocessors, such as a time division multiplexer, has a control unit 1 (
(composed of a microprocessor) operates to read the program P1 stored in advance in the nonvolatile memory 2 and input it to the input/output device 3n, program P2 to the input/output device 3□, and program P7 to the input/output device 3□. After loading each into the output device 37, operation begins.
入出力装置３Ｉ〜３７も又夫々マイクロプロセッサによ
り構成され、夫々所定のプログラムをロードされた後初
めて所定の機能を発揮する。The input/output devices 3I to 37 are also each constituted by a microprocessor, and each performs a predetermined function only after being loaded with a predetermined program.
従ってＩＰＬが正確に実行されているか否かをチェック
する必要がある。Therefore, it is necessary to check whether IPL is being executed correctly.
第４図はプログラムに依る監視機能の説明図である。FIG. 4 is an explanatory diagram of a monitoring function based on a program.
即ち、第４図のフローチャートに示す様に、■制御部１
により不揮発性メモリ２に予め格納されているプログラ
ムＰ１を読み出して入出力装置３Ｉに対するロードを開
始する。That is, as shown in the flowchart of FIG.
The program P1 stored in advance in the nonvolatile memory 2 is read out and loading onto the input/output device 3I is started.
■制御部ｌはタイマー監視をスタートする。■Control unit l starts timer monitoring.
■制御部１はタイマーの指定する時間内に入出力装置３
Ｉからの応答が有るか否かを調べる。■The control unit 1 controls the input/output device 3 within the time specified by the timer.
Check whether there is a response from I.
■若しタイムアウトになっても応答がない時は、入出力
装置３Ｉが正しい動作を行っていないのでエラー表示し
、０次の入出力装置３□に対するロードを開始する。- If there is no response even after a timeout, the input/output device 3I is not operating correctly, so an error is displayed and loading to the zero-order input/output device 3□ is started.
■若しタイムアウトになる前に応答があると、入出力装
置３１内に於いてプログラムサムのチェックが行われる
。(2) If there is a response before the timeout, the program sum is checked in the input/output device 31.
プログラムサムのチェックが合格の時は入出力装置３Ｉ
のハードウェアもロードされたプログラムＰ１も良好と
判定して０次の入出力装置３□に対するロードを開始す
る。If the program sum check passes, input/output device 3I
It is determined that both the hardware and the loaded program P1 are good, and loading to the zero-order input/output device 3□ is started.
若し不合格の時は入出力装置３ＩにプログラムＰ１が正
しくロードされていないと判定して■エラー表示した後
、入出力装置３□に対するロードを開始する。If it fails, it is determined that the program P1 has not been correctly loaded into the input/output device 3I, and after displaying an error message, the loading to the input/output device 3□ is started.
然しなから此の様にＩＰＬを行う場合に、指定された時
間内に応答がない場合、エラー表示されるが、此のエラ
ー表示の原因がプログラムが正しくロードされなかった
為か、又は入出力装置のハードウェアの故障に依るもの
かは判らないと云う問題点があった。However, when performing IPL like this, if there is no response within the specified time, an error will be displayed, but this error may be due to the program not being loaded correctly or due to input/output errors. There was a problem in that it was not clear whether the problem was caused by a hardware failure in the equipment.
上記問題点は夫々プロセッサを内蔵する複数個の入出力
装置（３，〜３ｎ）により構成されるシステムに於いて
、主制御部１内にプログラムサムチェック器４を設け、
主制御部１の制御により各入出力装置（３，〜３１）に
対しタイマー監視によるＩＰＬを行う場合、当該入出力
装置（３，〜３ｎ）から応答がない時、プログラムサム
チェック器４によりＩＰＬを行っ、たプログラムのチェ
ックを行い、チェック合格の時は該プログラムの再ロー
ドを行い、チェック不合格の時はプログラム破壊の表示
を行うことにより解決される。The above problem can be solved by providing a program sum checker 4 in the main control section 1 in a system composed of a plurality of input/output devices (3, to 3n) each having a built-in processor.
When IPL is performed by timer monitoring for each input/output device (3, to 31) under the control of the main control unit 1, when there is no response from the input/output device (3, to 3n), the program sum checker 4 performs IPL. The problem is solved by checking the program, reloading the program if the check passes, and displaying a message indicating that the program has been destroyed if the check fails.
本発明に依ると成る入出力装置に対しＩＰＬを行った時
一定時間内に応答がない場合、応答の無い理由が当該入
出力装置のハードウェアの故障によるものか、ＩＰＬが
正しく行われなかったかを判定出来る。If there is no response within a certain period of time when an IPL is performed on the input/output device according to the present invention, whether the reason for the lack of response is due to a hardware failure of the input/output device or whether the IPL was not performed correctly. can be determined.
第１図は本発明に依る障害判定方式の原理図である。 FIG. 1 is a diagram showing the principle of a fault determination method according to the present invention.
第２図は本発明のフローチャートの一実施例を示す図で
ある。FIG. 2 is a diagram showing an embodiment of a flowchart of the present invention.
図中、４はプログラムザ、？、チェック器である。In the figure, 4 is the program, ? , is a checker.
本発明に於いては主’ｔｌ’！ 開部１内にプログラム
サムチェック器４を設ける。In the present invention, the main 'tl'! A program sum checker 4 is provided within the opening 1.
■制御部１により不揮発性メモリ２に予め格納されてい
るプログラムＰ１を読み出して入出力装置３ｎに対する
ロードを開始する。(2) The control unit 1 reads out the program P1 stored in the nonvolatile memory 2 in advance and starts loading it to the input/output device 3n.
■制御部１はタイマー監視をスタートする。(2) The control unit 1 starts timer monitoring.
■制御部１はタイマーの指定する時間内に入出力装置３
１からの応答が有るか否かを調べる。■The control unit 1 controls the input/output device 3 within the time specified by the timer.
Check whether there is a response from 1.
若し若しタイムアウト内に応答が有る時は■に移り、若
しタイムアウトになっても応答がない時には［相］に移
る。If there is a response within the timeout, the process moves to (3), and if there is no response even after the timeout, the process moves to [phase].
［相］プログラムサムチェック器４によりプログラムサ
ムのチェック済みか否かを調べる。[Phase] The program sum checker 4 checks whether the program sum has been checked.
若しチェック済みの時は入出力装置３ｎが正しい動作を
行っていないと云うエラー表示を行い■、次のシーケン
ス■に移る。If the check has been completed, an error message indicating that the input/output device 3n is not operating correctly is displayed (2), and the process moves to the next sequence (2).
若しチェック済みでない時は、■プログラムサムチェッ
ク器４によりプログラムサムのチェックを：１゛う・
■若しチェック不合格の時はプログラムが破壊されたこ
とを表示し、次の入出力装置３□に対するプログラムロ
ードを開始する■。If the check has not been completed, ■ Check the program sum using the program sum checker 4: 1. ■ If the check fails, it will indicate that the program has been destroyed and the program will be moved to the next input/output device 3. Start loading the program for □■.
■若しチェック合格の時はプログラム再ロードを行い、
前記■へ戻る。■If the check passes, reload the program,
Return to above ■.
■若しタイムアウト以前に応答がある時は従来と同じく
入出力装置３１内でプログラムサムのチェックを行い、
合格であれば次の入出力装置３２に対するプログラムロ
ードを開始する■。■If there is a response before the timeout, check the program sum in the input/output device 31 as before,
If it passes, program loading to the next input/output device 32 is started.
不合格であればプログラムが破壊されたことを表示し、
次の入出力装置３ｎに対するプログラムロードを開始す
る■。If it fails, it will indicate that the program has been destroyed,
■ Start loading the program to the next input/output device 3n.
以上詳細に説明した様に本発明によれば、プログラムロ
ードを行った入出力装置から応答がない場合の原因がハ
ードウェアの故障によるものか、又はプログラムロード
が正しく行われなかったかを正確に判定出来ると云う大
きい効果がある。As explained in detail above, according to the present invention, if there is no response from the input/output device that loaded the program, it can be accurately determined whether the cause is a hardware failure or whether the program was not loaded correctly. There are great effects that can be achieved.
第１図は本発明に依る障害判定方式の原理図である。
第２図は本発明のフローチャートの一実施例を示す図で
ある。
第３図は従来のＩＰＬ動作の一例を示す図である。
第４図はプログラムに依る監視機能の説明図である。
図中、１は制御部、２は不揮発性メモリ、Ｐ１〜Ｐｎは
夫々プログラム、３１〜３ｎは夫々人出力装置、４はプ
ログラムサムチェック器である。
小・発明の原理口
茅 １ （２）
η（発υ月（二Ｊる〕ａ−’ｎ−トの一実施２η茅 ２
口
有り車のｒＰＬの似７（’Ｆの一４利
子３ 図FIG. 1 is a diagram showing the principle of a fault determination method according to the present invention. FIG. 2 is a diagram showing an embodiment of a flowchart of the present invention. FIG. 3 is a diagram showing an example of a conventional IPL operation. FIG. 4 is an explanatory diagram of a monitoring function based on a program. In the figure, 1 is a control unit, 2 is a nonvolatile memory, P1 to Pn are programs, 31 to 3n are output devices, and 4 is a program sum checker. Elementary Principles of Invention 1 (2) η
Similarity of rPL of car with mouth 7 ('F 14 interest 3 Fig.
Claims (1)
〜３＿ｎ）から構成されるシステムに於いて、主制御部
（１）内にプログラムサムチェック器（４）を設け、 該主制御部（１）の制御により該入出力装置（３＿１〜
３＿ｎ）に対し夫々タイマー監視によるイニシアルプロ
グラムロードを行う場合、 該入出力装置（３＿１〜３＿ｎ）から所定時間内に応答
がない時、 該プログラムサムチェック器（４）によりイニシアルロ
ードを行ったプログラムのチェックを行い、チェック合
格の時は該プログラムの再ロードを行い、 チェック不合格の時はプログラム破壊の表示を行うこと
を特徴とする障害判定方式。[Claims] A plurality of input/output devices (3_1) each having a built-in processor.
~3_n), a program sum checker (4) is provided in the main control unit (1), and the input/output devices (3_1~
When initial program loading is performed by timer monitoring for each input/output device (3_n), if there is no response from the input/output device (3_1 to 3_n) within a predetermined time, the program sum checker (4) will check the initial program load. A failure determination method that performs a check, and when the check passes, reloads the program, and when the check fails, displays a message indicating that the program has been destroyed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061312A JPH0785226B2 (en) | 1986-03-19 | 1986-03-19 | Information processing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061312A JPH0785226B2 (en) | 1986-03-19 | 1986-03-19 | Information processing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62219033A true JPS62219033A (en) | 1987-09-26 |
| JPH0785226B2 JPH0785226B2 (en) | 1995-09-13 |
Family
ID=13167518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61061312A Expired - Fee Related JPH0785226B2 (en) | 1986-03-19 | 1986-03-19 | Information processing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785226B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190748U (en) * | 1982-01-14 | 1983-12-19 | 株式会社明電舎 | PROM BIT diagnostic device |
| JPS60205619A (en) * | 1984-03-29 | 1985-10-17 | Nec Corp | Start-up system of data processor |
-
1986
- 1986-03-19 JP JP61061312A patent/JPH0785226B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190748U (en) * | 1982-01-14 | 1983-12-19 | 株式会社明電舎 | PROM BIT diagnostic device |
| JPS60205619A (en) * | 1984-03-29 | 1985-10-17 | Nec Corp | Start-up system of data processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0785226B2 (en) | 1995-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01154242A (en) | Double-zone failure-proof computer system | |
| JPS62219033A (en) | Trouble deciding system | |
| JP3315266B2 (en) | Self-diagnosis status display method | |
| JPH03149629A (en) | Memory testing system | |
| JPS6363935B2 (en) | ||
| JPH1115661A (en) | Self-diagnosis method for cpu | |
| JPH081607B2 (en) | Pseudo-fault occurrence method in information processing system | |
| JPS63153647A (en) | Diagnostic system in input/output device in computer system | |
| JPS6013494B2 (en) | Self-diagnosis method | |
| JPS61195444A (en) | Computer system | |
| JPH01189735A (en) | Microprogram diagnosing system | |
| JPS6146535A (en) | Pseudo error setting control system | |
| JPH01162094A (en) | Key telephone system | |
| JPH02302833A (en) | Apparatus and method for checking operation function for microprocessor | |
| JPH076103A (en) | Fault processing system for input/output channel | |
| JPH03198136A (en) | Check system for dma transfer data | |
| JPH05108394A (en) | Initializing diagnostic system for computer system | |
| JPH0253143A (en) | Pseudo fault generating system | |
| JPH02122335A (en) | Test method for ras circuit | |
| JPS6256544B2 (en) | ||
| JPS5927355A (en) | Information processing system | |
| JPH02244232A (en) | Information processor | |
| JPS61145650A (en) | Test system of information processing unit | |
| JPS6139136A (en) | Inspection system of information processor | |
| JPH03175770A (en) | Parallel data test method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |