JPS62208642A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPS62208642A
JPS62208642A JP5040586A JP5040586A JPS62208642A JP S62208642 A JPS62208642 A JP S62208642A JP 5040586 A JP5040586 A JP 5040586A JP 5040586 A JP5040586 A JP 5040586A JP S62208642 A JPS62208642 A JP S62208642A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
film
solder
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5040586A
Other languages
English (en)
Other versions
JPH0682705B2 (ja
Inventor
Hirohiko Izumi
和泉 裕彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5040586A priority Critical patent/JPH0682705B2/ja
Publication of JPS62208642A publication Critical patent/JPS62208642A/ja
Publication of JPH0682705B2 publication Critical patent/JPH0682705B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術的分野〕 本発明は、半導体素子上の電極と外部金属リードとを接
合する場合のボンディング方法に関するものである。
〔発明の技術的背景とその問題点] 近年、IC.レクエの半導体,集積回路素子は、家庭電
化製品,通信.産業用各種機器に急速に導入されている
。これらの電子.電気機器は省電力化,スペースの効率
活用化,携帯化,低価格化などの観点から、小型化,薄
型化のいわゆる軽薄短小化を最も強く要求されている。
このためlこは、半導体,集積回路素子もパッケージン
グの小型化,薄形化,低価格化も重要な問題となってい
る。
各種プロセスを経た半導体素子単位のチップはぞの周辺
に設けられた金属(例えばアルミ)電極端子から外部端
子へ電極リードを取り出し、外部回路etcとの接続を
取扱いやすく、かつ機械的保護を目的とし、パッケージ
ングを行なう。通常、これら半導体素子のパッケージン
グには、リードフレームとウイヤ、ボンティングによる
もの、金属突起(バンプ)を介して基板と接続するもの
とテープキャリア方式とがある。テープキャリア方式は
接続数が多く、小型化、薄型化には特に有効で信頼性も
高い。
テープキャリア方式とは、半導体素子上の電極端子上に
、バリアメタルと呼ばれる多層金属膜を設け、さらにこ
のバリアメタル上に、ホールホンディングメッキあるい
は半田付けなどで金属突起を設け、一定幅の長尺のプラ
スチック、フィルム上の金属リード端子群と、その金属
突起とを電極端子数に関わらす一拠に、同時に接続する
ものである(第5図)。あるいは、一定幅の長尺のプラ
スチック、フィルム上の金属リード群の先端部にエツチ
ングにより突起を設け、半導体素子上のバリアメタル上
に接続する(第3図)。あるいは、転写バンプ方式とし
て、バンプを別の基板上に形成し転写により、一定幅の
長尺のプラスチック。
フィルム上の金属リード群の先端部に設け、これをバン
プとし、半導体素子上のバリアメタル上に接続する(第
4図)。
以上のいずれの方法において、突起物を先に形成し、そ
の突起物に加重と加熱を同時に行なうことにより、半導
体素子の電極端子と金属リード端子を接続するもので、
とくに加重を行なうこ吉は半導体素子への機械的ダメー
ジを与える要素が大きく製造上、歩留りや信頼性の低下
をもたらし易い欠点を有する。さらに、突起物とリード
を別々1こ形成することは工程が複雑化し、低価格化が
難かしい。
また、金属リード端子にエツチングにより突起物を形成
する方法は、エツチング条件、能力により、突起物の高
さを大きくすることができないことや、突起物表面への
Auメッキ付加など、接合する半導体素子の種類に制限
が生じたり、高価になりやすい点が難点である。
〔発明の目的〕
本発明は上述した従来の方式の問題、欠点を解決する全
く新しいテープキャリア方式の接合法を提供することを
目的とする。
〔発明の概要〕
プラスチック、フィルム上に先端部にスルーホールを有
する金属端子群を構成し、これを半導体素子上に半導体
素子の電極端子位置と金属端子群先端部のスルーホール
位蓋とが一致するよう固定し、数kHz〜数十kHzの
周波数、数10〜数百Wの出力の超音波を印加した、P
b−8uを主成分とする半田浴槽中に浸漬し、−挙に金
属端子群と電極端子を形成するものである。なお、半田
浴槽はN2ガスあるいは不活性ガスで囲まれていること
とする。
[発明の効果〕 本発明によれば、従来の方法と異なり、種々の効果が生
じる。
まず、はじめに金属端子群のスルーホールを通して、半
導体素子上の電極端子との位置合わせを2辺あるいは4
辺で行なうので、精度および容易さが得やすい。また、
半導体チップ上の電Mq2子は、従来問題となっていた
Atの酸化膜は印加する超音波により剥離されるためM
膜で良く、バリアメタル形成などの複雑な工程を必要と
せず、半導体素子の種類を選ばなくて良い。さらに、金
属端子群と電極端子との接合は加熱と超音波の印加のみ
となり、加圧を必要としないため半導体素子に機械的ダ
メージを与えない。
本方式は、テープキャリア方式の最もシンプルな方法と
なっているため半導体素子と先端部にスルーホールを有
する金属端子群からなるフィルム吉の固定、N2ガスあ
るいは不活性ガス雰囲気、超音波印加の半田浴槽への浸
漬と一本一連の金属端子群からなるフィルムで連続的l
こ製造できる特長を有する。半導体素子にプラスチック
、フィルムを固定することによって、半導体素子表面を
環境から保岐でき、信頼性を高められる特徴を有する。
[発明の実施例] まず、第2図で本発明の詳細な説明する。
プラスチック、フィルム(Jl)とその上に形成した金
属リード端子(2りの先端部にフィルムを含めたスルー
ホールc!東を有するキャリア、フィルムを半導体素子
Oa−ヒに電極端子(ハ)とスルーホール(2濠の位置
合せを行ない固定する。プラスチック、フィルムは、3
0μm程度のポリイミド樹脂製、金にリード端子はCu
メッキを用い、衣m目こ薄いSuメッキあるいは半田メ
ッキを行なっている。ポリイミド樹脂のスルーホールは
打抜きあるいは、It I B 、化学上−チングなど
で行なう。キャリア、フィルムと半導体素子との固定は
、耐熱性の接着剤を用い、あらかじめどちらか一方に塗
布をしておく。
また、プラスチック、フィルム(2]a、b)は、半導
体素子上では厚< (21a)、半導体素子周辺部では
薄い構成とし、プラスチック、フィルム(21b)と電
極端子(ハ)との間に数μm〜数十μmの間隙を設けか
つ、周辺部のプラスチック、フィルム(21b)は半導
体素子C,aと固定しないような構造をとっている。
第1図は、本発明の実施例を示したもので、半田により
接合された断面図である。第2図で示した半導体素子と
キャリア、フィルム(21,22)を固定したものを、
超音波および加熱印加装置を南し、かつ周辺をN、ガス
あるいは不活性カスで葎った半田浴槽中を浸漬させ接合
を得る。
超音波は数kHz〜数十kHz 、出力は数十W〜数百
Wを有し、電極端子のAt膜膜面向酸化膜を!+1離さ
せる作用と金属リード端子のスルーホールと電極端子間
を接合しやすくする半田の浸透作用を行なう。加熱はP
b−8nを主成分とする半田を溶融させるもので、温度
制御は+5℃程度である。N。
ガスおよび不活性ガスは、半導体素子の電極端子の高温
化による酸化の防止と電極端子間、金属リード端子間の
半田ブリッジを防止するためで、その効果は絶大である
【図面の簡単な説明】
b’ 1図は、この発明の実施例の接合状態を示す断面
図、第2図は接合前の断面図、第3図、第4図及び第5
図は従来例を示す断面図である。 9]a・・・プラスチック、フィルム 21b・・・プラスチック、フィルム 22・・・金属リード端子 2 :3 ・・・ スル − ホ −ル24・・・半導
体素子 25・・・電極端子 26・・・半田 31・・・突起部付金属リ−ド姑子 32・・・プラスチック、フィルム    33・・・
金属リード端子 34・・・突起部 35・・・突起部 代理人 計理士 則 近 憲 佑 同    竹 花 書久男 第2図 第1図

Claims (4)

    【特許請求の範囲】
  1. (1)プラスチックフィルム上に配線され、先端部にプ
    ラスチックフィルムを貫通してスルーホールを設けた金
    属リード端子群を、半導体素子上にスルーホールを透し
    て半導体素子の電極端子と位置合せを行ない固定化した
    後、半田浸漬により接合することを特徴とする半導体装
    置の実装方法。
  2. (2)半田浸漬において超音波を印加することを特徴と
    する前記特許請求の範囲第1項記載の半導体装置の実装
    方法。
  3. (3)半田浸漬において、雰囲気にN_2ガス、不活性
    ガスを用いたことを特徴とする前記特許請求の範囲第1
    項記載の半導体装置の実装方法。
  4. (4)半田はPb、Snを主成分とすることを特徴とす
    る前記特許請求の範囲第1項記載の半導体装置の実装方
    法。
JP5040586A 1986-03-10 1986-03-10 半導体装置の実装方法 Expired - Fee Related JPH0682705B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5040586A JPH0682705B2 (ja) 1986-03-10 1986-03-10 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5040586A JPH0682705B2 (ja) 1986-03-10 1986-03-10 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPS62208642A true JPS62208642A (ja) 1987-09-12
JPH0682705B2 JPH0682705B2 (ja) 1994-10-19

Family

ID=12857953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5040586A Expired - Fee Related JPH0682705B2 (ja) 1986-03-10 1986-03-10 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH0682705B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459493A2 (en) * 1990-06-01 1991-12-04 Kabushiki Kaisha Toshiba A semiconductor device using a lead frame and its manufacturing method
JPH05136204A (ja) * 1991-10-18 1993-06-01 Samsung Electron Co Ltd 半導体チツプのボンデイング方法
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459493A2 (en) * 1990-06-01 1991-12-04 Kabushiki Kaisha Toshiba A semiconductor device using a lead frame and its manufacturing method
EP0459493A3 (ja) * 1990-06-01 1994-02-23 Toshiba Kk
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
US5654584A (en) * 1990-06-01 1997-08-05 Kabushiki Kaisha Toshiba Semiconductor device having tape automated bonding leads
EP1020903A1 (en) * 1990-06-01 2000-07-19 Kabushiki Kaisha Toshiba A semiconductor device using a lead frame and its manufacturing method
JPH05136204A (ja) * 1991-10-18 1993-06-01 Samsung Electron Co Ltd 半導体チツプのボンデイング方法

Also Published As

Publication number Publication date
JPH0682705B2 (ja) 1994-10-19

Similar Documents

Publication Publication Date Title
KR900008665B1 (ko) 반도체장치의 제조방법
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
JPS6149432A (ja) 半導体装置の製造方法
JPS62202548A (ja) 半導体装置
JPH0394430A (ja) 半導体装置およびその製造方法
JPS59139636A (ja) ボンデイング方法
JP2830351B2 (ja) 半導体装置の接続方法
JPS62208642A (ja) 半導体装置の実装方法
JPS59154054A (ja) ワイヤおよびそれを用いた半導体装置
JP2001223287A (ja) インターポーザーの製造方法
JPH06120296A (ja) 半導体集積回路装置
JP3019065B2 (ja) 半導体装置の接続方法
JPH0691095B2 (ja) 半導体装置の製造方法
JP3214507B2 (ja) 電子部品、電子回路素子搭載用基板及びその製造方法
JP4454422B2 (ja) リードフレーム
JPS61210649A (ja) 半導体装置の製造方法
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JPH05183003A (ja) 半導体装置
JPS6091656A (ja) 半導体装置の製造方法
JPS5940539A (ja) 半導体装置およびその製造方法
JPS59202643A (ja) Lsi接続方法
JPH1065048A (ja) キャリア基板の製造方法
JP2980405B2 (ja) Tcp用テープ
JPS6290939A (ja) 半導体装置
JPH1022329A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees