JPS62204523A - Forming method for contact electrode - Google Patents
Forming method for contact electrodeInfo
- Publication number
- JPS62204523A JPS62204523A JP4758786A JP4758786A JPS62204523A JP S62204523 A JPS62204523 A JP S62204523A JP 4758786 A JP4758786 A JP 4758786A JP 4758786 A JP4758786 A JP 4758786A JP S62204523 A JPS62204523 A JP S62204523A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- deposited
- contact
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 62
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 25
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000010937 tungsten Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000007789 gas Substances 0.000 claims abstract description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 13
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000001257 hydrogen Substances 0.000 claims abstract description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 3
- 229910008814 WSi2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910020968 MoSi2 Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンタクト電極の形成方法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a method for forming a contact electrode.
半導体装置において配線を行う場合には、コンタクトポ
ールを有する絶縁膜上に導体膜を堆積することによりな
される。ＬＳＩあるいはＶＬＳ Ｉの配線のような多層
薄膜＄１造での微細なコンタクトホール上への導体膜堆
積において重要なことは、１つは微細なコンタクトホー
ル内に導体膜を密に埋めること、もう１つは微細なコン
タクＩ・ホールを埋めるように導体膜が堆積された後、
表面が平坦になることである。特にＬＳＩの高集積化、
多層化を計り、高い信頼性を得るためにはこの２つを同
時に実現することが極めて重要である。When wiring a semiconductor device, it is done by depositing a conductive film on an insulating film having contact poles. When depositing a conductor film over a fine contact hole in a multilayer thin film $1 structure such as an LSI or VLSI wiring, one important thing is to fill the fine contact hole with the conductor film densely; One is after a conductive film is deposited to fill the minute contact I holes.
The surface becomes flat. Especially the high integration of LSI,
In order to achieve multi-layering and high reliability, it is extremely important to achieve these two simultaneously.
従来の膜堆積法であるスパッタ法あるいは蒸着法を用い
てコンタクＩ・ホールに導体膜を堆積させる場合は第２
図に示すように、堆積導体膜９は、シリコン基板１上の
シリコン酸化膜２に形成された息峻な側面を有する深い
コンタクトポール６の側面部分で導体膜が切れたり薄く
なったりし易く、ＬＳＩの製造歩留まりや信頼性が著し
く低下していた。When depositing a conductive film on the contact I/hole using a conventional film deposition method such as sputtering or vapor deposition, the second
As shown in the figure, the deposited conductor film 9 tends to be cut or thinned at the side surfaces of the deep contact poles 6, which are formed on the silicon oxide film 2 on the silicon substrate 1 and have steep sides. The manufacturing yield and reliability of LSIs were significantly reduced.
こうした欠点を解決するため、コンタクト〜ホール内に
ｊｘ択的に金属膜を堆積し、コンタクｌ−ホール内を埋
め込んだ後、平坦な基板表面上にアルミニウム等の配線
金属膜を堆積してコンタクト電極を形成する方法が、守
屋氏らにより、１９８３インターナシヨナル エレクト
ロンデバイセス ミーティング（１９８３Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｃｖｉｃｅｓ Ｍ
ｅｃｔ、ｉｎｇ）のテクニカル ダイジエスｌ−（Ｔｅ
ｃｈｎｉｃａｌ旧ｇｅｓＬ）の５５０頁〜５５３頁に報
告されている。In order to solve these drawbacks, a metal film is selectively deposited inside the contact hole and the inside of the contact hole is filled, and then a wiring metal film such as aluminum is deposited on the flat substrate surface to form the contact electrode. A method for forming
ational ElectronDcvices M
ect, ing) Technical Digest l-(Te
chnical (formerly GESL), pages 550 to 553.
この方法は、以前に、Ｊ、Ｍ、Ｓｈａｗ氏八によへ、Ｒ
Ｃ，Ａ レビュー （Ｒ，ＣＡ Ｒｅｖｉｅｗ）６月
−号（１、９７０＞ ３０６頁に報告されたのと同様に
、６フッ１ヒタングステンガスを用いたタングステン１
摸のＣＶＤ法を用いるものであり、シリコン上とシリコ
ン酸化股上とでタングステン膜の成長にｊｘ択性を持た
せることができ、シリコン表面とシリコン酸１ヒ膜表面
とが混在した基板に対して、シリコン上にのみタングス
テン膜を成長させることが可能であるという特性を応用
したものであった。This method was previously described by J. M. Shaw, R.
C, A Review (R, CA Review) June issue (1, 970> Similar to the report on page 306, tungsten 1 using 6-fluor 1-htungsten gas
This method uses a simulated CVD method, and it is possible to give jx selectivity to the growth of tungsten films on silicon and on silicon oxide films, and it is possible to achieve jx selectivity in the growth of tungsten films on silicon and on silicon oxide films. , which took advantage of the property that it is possible to grow a tungsten film only on silicon.
（発明が解決しようとする問題点０
以上述べた６フッ化タングステンガスを用いたタングス
テン膜のＣＶＤ法によるコンタクト電極の形成において
は、微細なコントり１−ホール内を導体膜により密に埋
め込めることと、１紋細なコン１ヘクトホールを埋込む
ように導体膜が堆積された後、表面が平坦になることと
いうＬＳＩの配線形成に重要な２つの要件は満足されて
いた。(Problem to be solved by the invention 0) In forming a contact electrode by the CVD method of a tungsten film using tungsten hexafluoride gas as described above, fine contour 1-holes can be filled more densely with the conductor film. Two important requirements for LSI wiring formation were satisfied: that the surface be flat after the conductor film is deposited so as to fill the narrow conductive hole.
しかしながら、６フッ化タングステンガスを用いたタン
グステン膜のＣＶＤ法では、タングステン膜の膜堆積速
度は、５０人／ｍｉｎと通常のスパッタ法に比べ、２桁
程度遅いという欠点があった。However, the CVD method for forming a tungsten film using tungsten hexafluoride gas has the disadvantage that the film deposition rate of the tungsten film is 50 people/min, which is about two orders of magnitude slower than that of the normal sputtering method.
特にシリコン上とシリコン酸化膜上とでのタングステン
膜成長の選択性を維持したままで、タングステン膜の膜
堆積速度を早めることは極めて困難であった。In particular, it has been extremely difficult to increase the deposition rate of tungsten films while maintaining the selectivity of tungsten film growth between silicon and silicon oxide films.
また半導体装置における配線のコンタクト〜ホール寸法
は、半導体装置の微細化とともに、直径は１μｍ以下と
微細になり、深さは１μｍあるいはそれ以上と直径に比
べて相対的に深くなりつつある。従−νて、６フ・・Ｉ
化タングステンガスを用いたタングステン膜のＣＶＤ法
は、コンタクＩ・ホール内を密に埋め込み、かつコンタ
クトホールの表面を平坦にすることは基本的には可能で
あるが、コンタク！・ホール内全部を密に埋め込むには
３〜４時間の時間が必要であり、半導体装置製作のスル
ープッＩ・という観点から、問題であった。Further, with the miniaturization of semiconductor devices, the dimensions of wiring contacts and holes in semiconductor devices are becoming finer, with a diameter of 1 μm or less, and a depth of 1 μm or more, which is relatively deeper than the diameter. Follow-νte, 6f...I
With the CVD method of tungsten film using tungsten oxide gas, it is basically possible to densely fill the inside of the contact I hole and flatten the surface of the contact hole, but contact! - It takes 3 to 4 hours to densely fill the entire hole, which is a problem from the viewpoint of the throughput of semiconductor device manufacturing.
本発明の目的は形成時間の短縮されたコンタクト− Ｔ
Ｉｆ極の形成方法を提供することにある。The object of the present invention is to provide a contact with reduced formation time.
An object of the present invention is to provide a method for forming an If pole.
本発明のコンタクト電極の形成方法は、半導体基板上に
絶縁膜を形成したのちこの絶縁膜にコンタクトホールを
形成する工程と、全面にシリコン又は金属又は金属シリ
サイドの薄膜を形成する工程と、異方性エツチング法に
より前記薄膜をエツチングし前記コンタクトポールの側
面のみに薄膜を残す工程と、６フ・ソ化タングステンと
水素の混合ガスを用いるＣＶＤ法により側面に薄膜が形
成された前記コンｌ−りトポール内のみにタングステン
ｊ摸を堆積し該コンタクトホールを埋込む工程とを含ん
で構成される。The method for forming a contact electrode of the present invention includes a step of forming an insulating film on a semiconductor substrate and then forming a contact hole in this insulating film, a step of forming a thin film of silicon, metal, or metal silicide on the entire surface, and an anisotropic step. a step of etching the thin film using a chemical etching method to leave the thin film only on the side surfaces of the contact pole; and a step of etching the thin film on the side surfaces of the contact pole using a CVD method using a mixed gas of tungsten 6-fluoride and hydrogen. The method includes the step of depositing a tungsten layer only inside the top pole and filling the contact hole.
１作用〕
本発明においては、コンタクトホールＩ！′！１１面に
のみシリコン膜又は金属膜又は金属シリサイド膜を残す
、二とにより、６フフ化タングステンガスを用いたＶＣ
Ｄ法によるタングステン膜の選択成長を、コンタクトホ
ールの底面だけからではなしに、コンタクトホールの側
面からも生じさせ、その結果、コンタクトホール内のタ
ングステン！漠による埋め込み時間を短縮できる。1 Effect] In the present invention, the contact hole I! ′! VC using tungsten hexafluoride gas by leaving a silicon film, metal film, or metal silicide film only on 11 sides.
Selective growth of the tungsten film by the D method occurs not only from the bottom of the contact hole but also from the side of the contact hole, and as a result, the tungsten film inside the contact hole! The time required for embedding can be shortened.
以下、本発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第１図（ａ）〜（ｄ）は本発明の一実施例を説明する為
の工程順に示した半導体チップの断面図である。FIGS. 1(a) to 1(d) are cross-sectional views of a semiconductor chip shown in order of steps for explaining one embodiment of the present invention.
まず、第１図（ａ）に示す、しうに平坦な表面を持つシ
リコン基板１上に厚さ約１μｍのシリコン酸化ＩＩｇ、
２をＣＶＤ法で被着した後、通常のホトしジスＩ・工程
とドライエツチング工程を用いて直径１μｍのコンタク
ト〜ホール６を形成する。First, silicon oxide IIg with a thickness of about 1 μm was placed on a silicon substrate 1 having a flat surface as shown in FIG. 1(a).
2 is deposited by the CVD method, and then a contact hole 6 with a diameter of 1 μm is formed using a conventional photolithography process and dry etching process.
次いで、第１図（ｂ）に示すように、シリコン基板１表
面金体に減圧ＣＶＤ法により段差被覆性の良いシリコン
膜３を厚さ約０．１μｍだけ堆積した後、シリコン基板
全面を異方性スパッタエツチングし、コンタクトポール
６の側面上に堆積したシリコン膜３のみを残す。Next, as shown in FIG. 1(b), a silicon film 3 with good step coverage is deposited to a thickness of approximately 0.1 μm on the metal surface of the silicon substrate 1 by low-pressure CVD, and then the entire surface of the silicon substrate is anisotropically deposited. Then, only the silicon film 3 deposited on the side surface of the contact pole 6 is left behind.
次に、第１図（、ｃ ）に示すように、基板温度：３５
０ ℃、真空度： ７ｍＴｏｒｒ 、 ６フッ化タング
ステンガス流量耐水素ガス流量：１対７０になる条件下
において、６フッ化タングステンと水素の混合ガスを用
いた減圧ＣＶＤ法により、シリコン基板１上でシリコン
の露出している領域にのみタングステン１模を堆積し、
コンタクト〜ポール６内をタングステン膜４により、密
に埋め込む。この場合、膜堆積速度は従来の６フッ化タ
ングステンガスを用いたタングステン膜のＣＶ Ｄ法に
よるｊ模堆績速ｌｆｆ１ （５０人、＝’ ｍ ｉ ｎ
）とほぼ同程度であるが、コンタクト−ポール埋め込
みに要する時間は、本実施例のコンタクトホールの構造
では膜成長がコンタクト〜ホール６の底面と側面の両方
から生じるので、膜成長がコンタクトホールの底面から
のみである通常の埋め込みに要する時間に比べ、その約
半分の時間でよいことになる。Next, as shown in Figure 1 (,c), the substrate temperature: 35
0° C., degree of vacuum: 7 mTorr, tungsten hexafluoride gas flow rate, hydrogen resistant gas flow rate: 1:70, on the silicon substrate 1 by low pressure CVD using a mixed gas of tungsten hexafluoride and hydrogen. Deposit tungsten 1 only on exposed areas of silicon,
The inside of the contact to pole 6 is densely filled with tungsten film 4. In this case, the film deposition rate is the same as the conventional CVD method for tungsten films using tungsten hexafluoride gas lff1 (50 people, ='min
), but in the contact hole structure of this example, film growth occurs from both the bottom and side surfaces of contact hole 6. This means that it only takes about half the time required for normal embedding, which is done only from the bottom.
次に、第１図（ｄ）に示すように、コンタクトポール６
内をタングステン膜４で埋め込み、シリコン基板１表面
を平坦とした後、シリコン基板１全面にアルミニウム膜
５と堆積し、通常のホｌ−エッチング工程とドライエツ
チング工程により、配線パターンを形成し、コンタクト
電極１０を完成させる。Next, as shown in FIG. 1(d), the contact pole 6
After filling the inside with a tungsten film 4 and flattening the surface of the silicon substrate 1, an aluminum film 5 is deposited on the entire surface of the silicon substrate 1, and a wiring pattern is formed by a normal hole etching process and a dry etching process, and contacts are formed. The electrode 10 is completed.
上記実施例においては、コンタクトホールの側面の薄膜
をシリコンから形成した場合について説明したが、Ｗや
ＭＯからなる金属膜又はＷＳｉ２やＭ。In the above embodiments, the case where the thin film on the side surface of the contact hole was formed from silicon was explained, but a metal film made of W or MO, or WSi2 or M may also be used.
Ｓｉ２からなる金属シリサイド膜を用いることができる
。ＷやＭＯ膜はｌｌ ５０〜５５０℃の温度でのＣＶＤ
法で、又ＷＳｉ２やＭｏＳｉ２膜は３５０〜４５０℃の
温度でのＣＶＤ法で堆積することにより絶縁膜全面に段
差被覆性よく薄膜を形成することができる。A metal silicide film made of Si2 can be used. W and MO films are CVD at a temperature of 50 to 550°C.
By depositing the WSi2 or MoSi2 film by the CVD method at a temperature of 350 to 450 DEG C., a thin film can be formed on the entire surface of the insulating film with good step coverage.
又上記実施例においては、配線として、アルミニウム膜
を堆積したがこれに限る必要はなく、モリブデン、タン
グステン等の池の金属、不純物をドープした多結晶シリ
コン、あるいはシリサイド等の合金を用いることができ
る。Further, in the above embodiment, an aluminum film is deposited as the wiring, but the wiring is not limited to this, and metals such as molybdenum and tungsten, polycrystalline silicon doped with impurities, or alloys such as silicide can be used. .
以上説明したように本発明は、絶縁膜に形成したコンタ
クＩ・ホールｌ！！１面にシリコン又は金属又は金属シ
リサイドの薄膜を形成することにより、コンタクト〜ホ
ール底面と側面とからタングステン膜を成長させるので
、コンタクトへホール内を密に埋め込むことに要する時
間が、コンタクト〜ホールの深さによってのみ規定され
る訳ではなく、コンタクトホールの直径によっても規定
されることになる。As explained above, the present invention provides contact I/hole l! formed in an insulating film. ! By forming a thin film of silicon, metal, or metal silicide on one surface, a tungsten film is grown from the bottom and side surfaces of the contact hole, so the time required to densely fill the contact hole is reduced. It is determined not only by the depth but also by the diameter of the contact hole.
即ち、コ〉・タクトホールの深さがコンタクト〜ホール
の直径よりもその絶対値において大きくなることによｔ
２．コンタクトポール埋め込みに要する時間は、コンタ
クトホールの底面よりその深さ分だけ埋め込むよりも、
コンタクトホールの側面よりその直径の半分だけ埋め込
んだ方が時間が短くて済むことは明らかである。従って
６７・ソ化タンクステンガスを用いたＣＶＤ法によりコ
ンタクトホール内をタングステン膜により埋め込むのに
要する時間は、従来法の半分ですむことになり、コンタ
クト〜電極が短時間で形成できる。In other words, the depth of the tact hole becomes larger in absolute value than the diameter of the contact hole.
2. The time required to embed a contact hole is longer than embedding the contact hole to the depth below the bottom of the contact hole.
It is clear that it takes less time to fill the side surface of the contact hole by half its diameter. Therefore, the time required to fill the contact hole with a tungsten film by the CVD method using 67.tanksten soride gas is half that of the conventional method, and contacts to electrodes can be formed in a short time.
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来のスパッタ法あるいは蒸着法により導体膜を急峻な側
面を有するコンタクＩ・ホールの形成された基板上に堆
積した場合のコンタクトホール部の断面図である。
１・・・シリコン基板、２・・・シリコン酸１ヒ膜、３
・・・シリコン１摸、４・・・タングステ１摸、５・・
・アルミニウム膜、９・・・堆積導体膜、１ｏ・・・コ
ンタクト電極。
＼・１．−〆′FIGS. 1(a) to (d) are cross-sectional views of a semiconductor chip shown in the order of steps for explaining one embodiment of the present invention, and FIG. FIG. 3 is a cross-sectional view of a contact hole portion when deposited on a substrate in which a contact I/hole is formed. 1... Silicon substrate, 2... Silicon acid 1 arsenic film, 3
... 1 copy of silicon, 4... 1 copy of Tungste, 5...
- Aluminum film, 9... Deposited conductor film, 1o... Contact electrode. \・1. −〆′
Claims (1)
クトホールを形成する工程と、全面にシリコン又は金属
又は金属シリサイドの薄膜を形成する工程と、異方性エ
ッチング法により前記薄膜をエッチングし前記コンタク
トホールの側面のみに薄膜を残す工程と、６フッ化タン
グステンと水素の混合ガスを用いるＣＶＤ法により側面
に薄膜が形成された前記コンタクトホール内のみにタン
グステン膜を堆積し該コンタクトホールを埋込む工程と
を含むことを特徴とするコンタクト電極の形成方法。A step of forming an insulating film on a semiconductor substrate and then forming a contact hole in the insulating film, a step of forming a thin film of silicon, metal, or metal silicide on the entire surface, and etching the thin film by an anisotropic etching method. A step in which a thin film is left only on the side surfaces of the contact hole, and a tungsten film is deposited only in the contact hole where the thin film is formed on the side surface by a CVD method using a mixed gas of tungsten hexafluoride and hydrogen to fill the contact hole. A method for forming a contact electrode, comprising the steps of:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4758786A JPS62204523A (en) | 1986-03-04 | 1986-03-04 | Forming method for contact electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4758786A JPS62204523A (en) | 1986-03-04 | 1986-03-04 | Forming method for contact electrode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62204523A true JPS62204523A (en) | 1987-09-09 |
Family
ID=12779385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4758786A Pending JPS62204523A (en) | 1986-03-04 | 1986-03-04 | Forming method for contact electrode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62204523A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62206853A (en) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
| JPH02166731A (en) * | 1988-12-20 | 1990-06-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4962061A (en) * | 1988-02-12 | 1990-10-09 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing a multilayer wiring structure employing metal fillets at step portions |
| US4963511A (en) * | 1987-11-30 | 1990-10-16 | Texas Instruments Incorporated | Method of reducing tungsten selectivity to a contact sidewall |
| DE4113741A1 (en) * | 1990-11-06 | 1992-05-07 | Mitsubishi Electric Corp | Integrated circuit metallisation process with improved step covering - uses same metal, with preferential deposition on polycrystalline silicon@, for contact plus and interconnection pattern |
| US5124280A (en) * | 1991-01-31 | 1992-06-23 | Sgs-Thomson Microelectronics, Inc. | Local interconnect for integrated circuits |
| US5128278A (en) * | 1989-03-30 | 1992-07-07 | Oki Electric Industry Co., Ltd. | Method of forming a wiring pattern for a semiconductor device |
| KR100494648B1 (en) * | 1997-12-30 | 2005-09-30 | 주식회사 하이닉스반도체 | Aluminum deposition method with improved step coverage |
| JP5729497B1 (en) * | 2014-02-04 | 2015-06-03 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method of semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114350A (en) * | 1977-03-16 | 1978-10-05 | Toshiba Corp | Semiconductor and its manufacture |
| JPS5893255A (en) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6286818A (en) * | 1985-10-14 | 1987-04-21 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1986
- 1986-03-04 JP JP4758786A patent/JPS62204523A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114350A (en) * | 1977-03-16 | 1978-10-05 | Toshiba Corp | Semiconductor and its manufacture |
| JPS5893255A (en) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6286818A (en) * | 1985-10-14 | 1987-04-21 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62206853A (en) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
| US4963511A (en) * | 1987-11-30 | 1990-10-16 | Texas Instruments Incorporated | Method of reducing tungsten selectivity to a contact sidewall |
| US4962061A (en) * | 1988-02-12 | 1990-10-09 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing a multilayer wiring structure employing metal fillets at step portions |
| JPH02166731A (en) * | 1988-12-20 | 1990-06-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| US5128278A (en) * | 1989-03-30 | 1992-07-07 | Oki Electric Industry Co., Ltd. | Method of forming a wiring pattern for a semiconductor device |
| DE4113741A1 (en) * | 1990-11-06 | 1992-05-07 | Mitsubishi Electric Corp | Integrated circuit metallisation process with improved step covering - uses same metal, with preferential deposition on polycrystalline silicon@, for contact plus and interconnection pattern |
| US5124280A (en) * | 1991-01-31 | 1992-06-23 | Sgs-Thomson Microelectronics, Inc. | Local interconnect for integrated circuits |
| KR100494648B1 (en) * | 1997-12-30 | 2005-09-30 | 주식회사 하이닉스반도체 | Aluminum deposition method with improved step coverage |
| JP5729497B1 (en) * | 2014-02-04 | 2015-06-03 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| WO2015118743A1 (en) * | 2014-02-04 | 2015-08-13 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method for semiconductor device |
| US9614039B2 (en) | 2014-02-04 | 2017-04-04 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2832824B2 (en) | Method for forming wiring of semiconductor device | |
| US4630357A (en) | Method for forming improved contacts between interconnect layers of an integrated circuit | |
| JPS62503138A (en) | Method for forming contacts and internal connection lines in integrated circuits | |
| JPH05114587A (en) | Metallization of integrated circuit without contact surrounding condition and manufacture thereof | |
| JPS63313837A (en) | Device for interconnecting between buried multiple levels | |
| JPS62204523A (en) | Forming method for contact electrode | |
| JPH0332215B2 (en) | ||
| JPH07135188A (en) | Manufacture of semiconductor device | |
| JPS6390838A (en) | Manufacture of electrical mutual connection | |
| JP3248234B2 (en) | Method of forming embedded plug | |
| JPS61208241A (en) | Manufacture of semiconductor device | |
| JP3208608B2 (en) | Wiring formation method | |
| JP2543192B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6197826A (en) | Manufacture of semiconductor device | |
| JPS5951549A (en) | Manufacture of integrated circuit device | |
| KR100186985B1 (en) | Manufacture of semiconductor device | |
| JPS59104143A (en) | Forming method for wiring | |
| JP2739829B2 (en) | Method for manufacturing semiconductor device | |
| KR0156122B1 (en) | Fabrication method of semiconductor device | |
| JPS61120469A (en) | Manufacture of electrode wiring | |
| JP2706388B2 (en) | Method for manufacturing semiconductor device | |
| JP2672976B2 (en) | Electrode wiring and method of manufacturing the same | |
| JPH0590203A (en) | Manufacture of semiconductor device | |
| JPS6240743A (en) | Manufacture of semiconductor device | |
| JPH05166943A (en) | Manufacture of semiconductor device |