JPS62191958A - ダイレクトメモリアクセス用コントロ−ラ - Google Patents
ダイレクトメモリアクセス用コントロ−ラInfo
- Publication number
- JPS62191958A JPS62191958A JP3437286A JP3437286A JPS62191958A JP S62191958 A JPS62191958 A JP S62191958A JP 3437286 A JP3437286 A JP 3437286A JP 3437286 A JP3437286 A JP 3437286A JP S62191958 A JPS62191958 A JP S62191958A
- Authority
- JP
- Japan
- Prior art keywords
- address
- bit
- dma
- controller
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- SAPGBCWOQLHKKZ-UHFFFAOYSA-N 6-(2-methylprop-2-enoyloxy)hexyl 2-methylprop-2-enoate Chemical compound CC(=C)C(=O)OCCCCCCOC(=O)C(C)=C SAPGBCWOQLHKKZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920002939 poly(N,N-dimethylacrylamides) Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダイレクトメモリアクセス用コントローラに係
わり、特に、該コントローラの制御可能なアドレス空間
を拡張しt場会でも、転送先のアドレス空間の番地構成
にかかわらず、連続してダイレクトメモリアクセスの可
能なコントローラに関する0 〔従来の技術〕 マイクロコンピュータシステムにおいては、マイクロプ
ロセッサを経ることなく、入出力itからデータを直接
メモリ装置へ転送するダイレクト・メモリーアクセス(
以下、DMAという)方式ケ採用するものもあり、かか
るDMA方式全採用すルマイクロコンピエータシステム
ではDMAコントローラにエリデータの転送全制御して
いる0ところが、マイクロコンピュータシステムで処理
するデータ量が請訓し、アドレス空間が拡張されると、
DMAコントローラでfli制御可能なアドレス空間を
超えてアドレス空間が設定される場曾があり1その一例
としてDMAコントローラのアドレス全問拡張回路を具
えたマイクロコンピュータシステム勿第4図と第5図と
に基づき説明する0第4図において、201.202,
203,204,205゜206Uマイクロプロセツサ
、メモリ装置、入出力装[(以下、Iloという)、1
6ビツトアドレス空間用DMAコントローラ、4ビツト
ラッチ回路、8ビツトラッチ回路勿そ扛ぞれ示しており
、211.212,213に20ビツトのアドレスノく
ス(AO〜A19)、8ビツトのデータノ(ス、お工び
コントロールバス(メモリリード、メモリライト、I1
0リード、工10ライト)をそnぞn示している。こf
′LK対して、214,215,216,217゜21
8.219はホールド応答脩号、ホールド費求信号、l
)MA要求偏号、DMAアドレスイネプル11号、DM
Aアドレスストローブ1ぎ号、DMA応答(g号の各信
号i’(r示している0ここでメモリf21i1202
のアドレス空間30000乃至33 FFFHにl10
203からDMA転送を行なう場会の動作を第5図のタ
イミングチャート全参照しつつ説明する。メモリ装置2
02fl 20ビツトのアドレス空間であるのに、DM
Aコントローラ204は16ビツトのアドレス空間しか
制御できないので、DMA転送の開始に先立ちマイクロ
プロセッサは予め転送開始アドレスの上位4ビツト(例
えば3H)’に4ビツトラッチ回路205に供給し、続
いてDMAコントローラ204に転送開始アドレスの下
位16ビツトと転送回数と?送出し、こnら下位16ビ
ツトと転送回数と?rDMAコントローラ204に設定
する。ここで、l10203からDMAコントローラ2
04へのDMA要求倍号1fij216がハイレベルと
なり(時刻り、)、該DMA要求信号に基づPDMAコ
ントローラ204はバスの使用侑を傅る九めホールド要
求信号−215tノ翫イレベルに移行させる(時刻り、
)。マイクロプロセッサ201がホールド要求1g号に
応答してホールド応答信号線214’にハイレベルに移
行ちせると(時刻t s )%DMAコントローラ20
4にホールド応答信号に応答してDMAアドレスイネー
ブル1g号線217とDMAアドレスストローブ[号8
218と全ハイレベルに移行させると共に転送開始アド
レスの下位8ビツト?アドレスバス211に、転送開始
アドレスの中位8ビツトケテータバス212にそnぞれ
送出する。8ビツトラッチ回路206はDMAアドレス
ストローブ偏号線207のハイレベルへの移行に基づき
転送開始アドレスの中位8ピツlラツチしく時刻t4)
4ビツトラッチ回路205と8ビツトラッチ回路206
とは転送開始アドレスの上位4ビツトと中位8ビツトと
’?DMAアドレスイネーブル16号に基づきそれぞn
アドレスバス2】1に送出する。したがって%DMAコ
ントローラ204からアドレスバス211に送出inる
下位8ビツトと共にメモ1Jit202のデータ転送先
が特定される。この後、DMAコントローラ204がD
MA応答信号線219をロウレベルに移行させ(時刻り
、)、マイクロプロセッサ201のコントロールバス2
13?介してI10リード偏号、メモリライト信号がそ
れぞれロウレベルに移行されるとl10203からメモ
!J装[202にデータが転送さn(時刻t6)20ビ
ツトのアドレス信号で特定される番地に該データが書き
込まれる(時刻t7)。こうして、DMAコントローラ
204はアドレスの下位8ビット七歩進させながら、D
MA転送を制御し、下位8ビツトからのキャリーが発生
するとl)MAコントローラ204はDMAアドレスス
トローブ偏号を再び出力し、データバス?介して8ビツ
トラッチ回路206を書き換える。
わり、特に、該コントローラの制御可能なアドレス空間
を拡張しt場会でも、転送先のアドレス空間の番地構成
にかかわらず、連続してダイレクトメモリアクセスの可
能なコントローラに関する0 〔従来の技術〕 マイクロコンピュータシステムにおいては、マイクロプ
ロセッサを経ることなく、入出力itからデータを直接
メモリ装置へ転送するダイレクト・メモリーアクセス(
以下、DMAという)方式ケ採用するものもあり、かか
るDMA方式全採用すルマイクロコンピエータシステム
ではDMAコントローラにエリデータの転送全制御して
いる0ところが、マイクロコンピュータシステムで処理
するデータ量が請訓し、アドレス空間が拡張されると、
DMAコントローラでfli制御可能なアドレス空間を
超えてアドレス空間が設定される場曾があり1その一例
としてDMAコントローラのアドレス全問拡張回路を具
えたマイクロコンピュータシステム勿第4図と第5図と
に基づき説明する0第4図において、201.202,
203,204,205゜206Uマイクロプロセツサ
、メモリ装置、入出力装[(以下、Iloという)、1
6ビツトアドレス空間用DMAコントローラ、4ビツト
ラッチ回路、8ビツトラッチ回路勿そ扛ぞれ示しており
、211.212,213に20ビツトのアドレスノく
ス(AO〜A19)、8ビツトのデータノ(ス、お工び
コントロールバス(メモリリード、メモリライト、I1
0リード、工10ライト)をそnぞn示している。こf
′LK対して、214,215,216,217゜21
8.219はホールド応答脩号、ホールド費求信号、l
)MA要求偏号、DMAアドレスイネプル11号、DM
Aアドレスストローブ1ぎ号、DMA応答(g号の各信
号i’(r示している0ここでメモリf21i1202
のアドレス空間30000乃至33 FFFHにl10
203からDMA転送を行なう場会の動作を第5図のタ
イミングチャート全参照しつつ説明する。メモリ装置2
02fl 20ビツトのアドレス空間であるのに、DM
Aコントローラ204は16ビツトのアドレス空間しか
制御できないので、DMA転送の開始に先立ちマイクロ
プロセッサは予め転送開始アドレスの上位4ビツト(例
えば3H)’に4ビツトラッチ回路205に供給し、続
いてDMAコントローラ204に転送開始アドレスの下
位16ビツトと転送回数と?送出し、こnら下位16ビ
ツトと転送回数と?rDMAコントローラ204に設定
する。ここで、l10203からDMAコントローラ2
04へのDMA要求倍号1fij216がハイレベルと
なり(時刻り、)、該DMA要求信号に基づPDMAコ
ントローラ204はバスの使用侑を傅る九めホールド要
求信号−215tノ翫イレベルに移行させる(時刻り、
)。マイクロプロセッサ201がホールド要求1g号に
応答してホールド応答信号線214’にハイレベルに移
行ちせると(時刻t s )%DMAコントローラ20
4にホールド応答信号に応答してDMAアドレスイネー
ブル1g号線217とDMAアドレスストローブ[号8
218と全ハイレベルに移行させると共に転送開始アド
レスの下位8ビツト?アドレスバス211に、転送開始
アドレスの中位8ビツトケテータバス212にそnぞれ
送出する。8ビツトラッチ回路206はDMAアドレス
ストローブ偏号線207のハイレベルへの移行に基づき
転送開始アドレスの中位8ピツlラツチしく時刻t4)
4ビツトラッチ回路205と8ビツトラッチ回路206
とは転送開始アドレスの上位4ビツトと中位8ビツトと
’?DMAアドレスイネーブル16号に基づきそれぞn
アドレスバス2】1に送出する。したがって%DMAコ
ントローラ204からアドレスバス211に送出inる
下位8ビツトと共にメモ1Jit202のデータ転送先
が特定される。この後、DMAコントローラ204がD
MA応答信号線219をロウレベルに移行させ(時刻り
、)、マイクロプロセッサ201のコントロールバス2
13?介してI10リード偏号、メモリライト信号がそ
れぞれロウレベルに移行されるとl10203からメモ
!J装[202にデータが転送さn(時刻t6)20ビ
ツトのアドレス信号で特定される番地に該データが書き
込まれる(時刻t7)。こうして、DMAコントローラ
204はアドレスの下位8ビット七歩進させながら、D
MA転送を制御し、下位8ビツトからのキャリーが発生
するとl)MAコントローラ204はDMAアドレスス
トローブ偏号を再び出力し、データバス?介して8ビツ
トラッチ回路206を書き換える。
こうして、あらかじめ設定さnた転送回数だけVO20
3からメモリ装置202にデータの転送がなされると、
DMA転送は完了する。
3からメモリ装置202にデータの転送がなされると、
DMA転送は完了する。
しかしながら、上記従来の4ビツトラッチ回路205を
使用し九マイクロコンピュータシステムの場会、DMA
転送先のアドレスが3FFOOH乃至40 OFF’H
番地のようにアドレスの上位4ビツトで変化するときに
は、DMA転送13FF’oo乃至3FFFF)iと4
0000乃至40OFF)iとの2度の転送に分割し、
その闇にマイクロプロセッサ201で4ビツトラッチ回
路205の記憶内gi3nから4HK書き換えなければ
ならず、そのためにコンピュータシステムのソフトウェ
アが複雑になるという問題点がめった。
使用し九マイクロコンピュータシステムの場会、DMA
転送先のアドレスが3FFOOH乃至40 OFF’H
番地のようにアドレスの上位4ビツトで変化するときに
は、DMA転送13FF’oo乃至3FFFF)iと4
0000乃至40OFF)iとの2度の転送に分割し、
その闇にマイクロプロセッサ201で4ビツトラッチ回
路205の記憶内gi3nから4HK書き換えなければ
ならず、そのためにコンピュータシステムのソフトウェ
アが複雑になるという問題点がめった。
〔問題点を解決するための手段1作用お工び効刺本願発
明に係わるダイレクトメモリアクセス用コントローラは
、外部から供給される転送開始アドレスと転送回数とに
基づき外部記憶装置に転送開始アドレスから転送回数だ
け順次歩進するアドレス情報全外部記憶装置に供給し該
外部記憶装置へのダイレクトメモリアクセス全制御する
。この外部記憶装置に送出される順次歩進するアドレス
情報は比較手段に工り予じめ設定さnL所定アドレス情
報と比較さnl これらが一致すると一致情報が外部に
送出される。したがって、ダイレクトメモリアクセス用
コントローラで指定可能なアドレス空間を拡張する場曾
、ダイレクトメモリアクセス用コントローラから送出さ
れる一致情報全キヤリー情報として使用し、該キャリー
情報により歩進する上位アドレス情報を付加することに
工り拡張全容易に行なうことができ、上位アドレス情報
の変更全件うアドレス空間へのダイレクトメモリアクセ
ス全連続的に行なえるという効果が侍らnる0 〔実施例〕 第1図は本発明の一実施例を表わすブロック図であり、
DMAコントローラ1は転送回数を記憶するレジスタの
他に、転送開始アドレスの下位16ビツト全記憶し以後
転送回数だけ歩進するアドレスカウンタ2、アドレスカ
ラ/り2七歩進させる7JDnm*有しており、アドレ
スカウンタ2の上位8ピツ)bHバッファ3に転送され
、外部にアドレス情報の中位8ビツトdとして出力され
る。一方、アドレスカウンタ2の下位8ビツトaidバ
ツフア4に転送さn1外部にアドレス情報の下位8ビツ
トとして出力される。
明に係わるダイレクトメモリアクセス用コントローラは
、外部から供給される転送開始アドレスと転送回数とに
基づき外部記憶装置に転送開始アドレスから転送回数だ
け順次歩進するアドレス情報全外部記憶装置に供給し該
外部記憶装置へのダイレクトメモリアクセス全制御する
。この外部記憶装置に送出される順次歩進するアドレス
情報は比較手段に工り予じめ設定さnL所定アドレス情
報と比較さnl これらが一致すると一致情報が外部に
送出される。したがって、ダイレクトメモリアクセス用
コントローラで指定可能なアドレス空間を拡張する場曾
、ダイレクトメモリアクセス用コントローラから送出さ
れる一致情報全キヤリー情報として使用し、該キャリー
情報により歩進する上位アドレス情報を付加することに
工り拡張全容易に行なうことができ、上位アドレス情報
の変更全件うアドレス空間へのダイレクトメモリアクセ
ス全連続的に行なえるという効果が侍らnる0 〔実施例〕 第1図は本発明の一実施例を表わすブロック図であり、
DMAコントローラ1は転送回数を記憶するレジスタの
他に、転送開始アドレスの下位16ビツト全記憶し以後
転送回数だけ歩進するアドレスカウンタ2、アドレスカ
ラ/り2七歩進させる7JDnm*有しており、アドレ
スカウンタ2の上位8ピツ)bHバッファ3に転送され
、外部にアドレス情報の中位8ビツトdとして出力され
る。一方、アドレスカウンタ2の下位8ビツトaidバ
ツフア4に転送さn1外部にアドレス情報の下位8ビツ
トとして出力される。
本実施例のDMAコントローラは、さらに比較手段とし
てのオール1検出回路5を有しており、この検出回路5
は上位8ピツ)bと下位8ビツトaとが全て「1」にな
っtとき、キャリーe’z外部に出力する。なお1本実
施例では比較手段としてオール1検出回路5を使用した
ので、アドレスカウンタ2がrl、1.・・・・・・、
1.IJとなり友ときキャリーeが発生するが、アドレ
スカラ/り2で比較する値はオール1に限定さnない。
てのオール1検出回路5を有しており、この検出回路5
は上位8ピツ)bと下位8ビツトaとが全て「1」にな
っtとき、キャリーe’z外部に出力する。なお1本実
施例では比較手段としてオール1検出回路5を使用した
ので、アドレスカウンタ2がrl、1.・・・・・・、
1.IJとなり友ときキャリーeが発生するが、アドレ
スカラ/り2で比較する値はオール1に限定さnない。
[1第1図のDMAコントローラ1がDMAアドレスス
トローブ信号等の制御信号を出力することも言うまでも
ない0 次に、第1図に示されたDMAコントローラ1を使用し
たマイクロフンピエータシステム金第2図に基づき説明
する0なお、第2図中、第4図に示し九従来例と同−構
底部分には同一符号を付し詳細な説明は省略する。第2
図において、6は4ビツトカウンタを示しており、該カ
ウンタ6HDMA転送の開始に先立ちマイクロプロセッ
サ201に:t)転送開始アドレスの上位4ビツトにセ
ットされ、DMAコントローラ1からキャリーeが出力
される度に歩進する。
トローブ信号等の制御信号を出力することも言うまでも
ない0 次に、第1図に示されたDMAコントローラ1を使用し
たマイクロフンピエータシステム金第2図に基づき説明
する0なお、第2図中、第4図に示し九従来例と同−構
底部分には同一符号を付し詳細な説明は省略する。第2
図において、6は4ビツトカウンタを示しており、該カ
ウンタ6HDMA転送の開始に先立ちマイクロプロセッ
サ201に:t)転送開始アドレスの上位4ビツトにセ
ットされ、DMAコントローラ1からキャリーeが出力
される度に歩進する。
次にDMA転送アドレスが3FFOO〜400 FFH
の場合について説明する。
の場合について説明する。
前述の30000〜33FFFHのメモリにDMA転送
七行なう場合と同様に予め、マイクロプロセッサ201
エク4ビツト・カウンタ6に転送開始アドレスの上位4
ビツト3H%DMAコントローラ1に下位16ビツ)F
FOOH%お工び転送回数40OFF−3FFOOH=
IFFH全設定しておく。
七行なう場合と同様に予め、マイクロプロセッサ201
エク4ビツト・カウンタ6に転送開始アドレスの上位4
ビツト3H%DMAコントローラ1に下位16ビツ)F
FOOH%お工び転送回数40OFF−3FFOOH=
IFFH全設定しておく。
前述の従来のDMAコントローラを使用し九マイクロコ
ンピュータ・システムの場合と同様に、 DMAサイク
ルが起動さf’L、DMA転送が行なわれる。
ンピュータ・システムの場合と同様に、 DMAサイク
ルが起動さf’L、DMA転送が行なわれる。
DMA転送アドレスが3FFFFH番地になると第3図
に示す様に、キャリーeが出力される。そして、そのD
MAサイクルが完了し、次のD M Aサイクルに入る
とキャリーeはインアクティブになる。このキャリーの
後縁(時刻kn)で4ビツト・カウンタ6のカウントア
ツプを行なう。そうすると次のサイクル131tKU4
ビツトカウンタ6の出力は3Hから4Hになり、DMA
アドレスは40000I(となり、引き続きアドレス4
0OFFH2でDMA転送が行なわnる。
に示す様に、キャリーeが出力される。そして、そのD
MAサイクルが完了し、次のD M Aサイクルに入る
とキャリーeはインアクティブになる。このキャリーの
後縁(時刻kn)で4ビツト・カウンタ6のカウントア
ツプを行なう。そうすると次のサイクル131tKU4
ビツトカウンタ6の出力は3Hから4Hになり、DMA
アドレスは40000I(となり、引き続きアドレス4
0OFFH2でDMA転送が行なわnる。
以上示した様に、本発明のDMAコントローラ1會使用
する事に工す、DMA転送アドレスが3FFOOH〜4
0OFFHの様にアドレス拡張を行なった結果の上位4
ビツトがDMA転送途中で3H→4Hと増加する場合で
も、何らL)MA転送全中断することなく上位4ビツト
がDMA転送中に瑠加しない場仕と同様の手順で行なえ
る。
する事に工す、DMA転送アドレスが3FFOOH〜4
0OFFHの様にアドレス拡張を行なった結果の上位4
ビツトがDMA転送途中で3H→4Hと増加する場合で
も、何らL)MA転送全中断することなく上位4ビツト
がDMA転送中に瑠加しない場仕と同様の手順で行なえ
る。
第1図は本発明の一実施例上水すブロック図。
第2図は第1図のDMAコントローラ會含むコンビエー
タシステムのブロック図、第3図は第2図のシステムの
タイミングチャート図、第4図に従来のコンピュータシ
ステム全示すブロック図、第5図は第4図のシステムの
タイミングチャート1である。 1・・・・・・DMAコントローラ、5・・・・・・比
較手段。 e・・・・・・−数情報。 代理人 弁理士 内 原 晋 ・パ“)事
1 図
タシステムのブロック図、第3図は第2図のシステムの
タイミングチャート図、第4図に従来のコンピュータシ
ステム全示すブロック図、第5図は第4図のシステムの
タイミングチャート1である。 1・・・・・・DMAコントローラ、5・・・・・・比
較手段。 e・・・・・・−数情報。 代理人 弁理士 内 原 晋 ・パ“)事
1 図
Claims (1)
- 外部から供給される転送開始アドレスと転送回数とに基
づき外部記憶装置に転送開始アドレスから転送回数だけ
順次歩進しアドレス情報を供給するダイレクトメモリア
クセス用コントローラにおいて、上記外部記憶装置に供
給されるアドレス情報を予じめ設定された所定アドレス
情報と順次比較し外部記憶装置に供給されるアドレス情
報が所定アドレス情報と一致したとき一致情報を外部に
送出する比較手段をさらに設けて成るダイレクトメモリ
アクセス用コントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3437286A JPS62191958A (ja) | 1986-02-18 | 1986-02-18 | ダイレクトメモリアクセス用コントロ−ラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3437286A JPS62191958A (ja) | 1986-02-18 | 1986-02-18 | ダイレクトメモリアクセス用コントロ−ラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62191958A true JPS62191958A (ja) | 1987-08-22 |
Family
ID=12412339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3437286A Pending JPS62191958A (ja) | 1986-02-18 | 1986-02-18 | ダイレクトメモリアクセス用コントロ−ラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62191958A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5729131A (en) * | 1980-07-30 | 1982-02-17 | Toshiba Corp | Addressing system |
-
1986
- 1986-02-18 JP JP3437286A patent/JPS62191958A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5729131A (en) * | 1980-07-30 | 1982-02-17 | Toshiba Corp | Addressing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4799199A (en) | Bus master having burst transfer mode | |
JP3181515B2 (ja) | データ転送方法及びその方法を用いたデータ転送装置 | |
JPS5987569A (ja) | デ−タ自動連続処理回路 | |
JPS5925254B2 (ja) | デイジタル・デ−タ処理装置 | |
JPH06103225A (ja) | チェーン式dma方式及びそのためのdmaコントローラ | |
JPS62191958A (ja) | ダイレクトメモリアクセス用コントロ−ラ | |
JP2624388B2 (ja) | Dma装置 | |
JP2000099452A (ja) | Dma制御装置 | |
JPS6362083A (ja) | 射影デ−タ生成方式 | |
JP2000137674A (ja) | バースト転送メモリマップトレジスタ | |
JP3351337B2 (ja) | Dma方法及び装置 | |
JPH04104345A (ja) | Ecc機構付主記憶装置の部分書き換えデータの書き込み制御方式 | |
JPS5991560A (ja) | マイクロプロセツサ | |
JP2847729B2 (ja) | 情報処理装置 | |
US20090222597A1 (en) | Data transfer device | |
JPH0567035A (ja) | Dma転送におけるデータアライメント方式 | |
JPH0736819A (ja) | Dmaデータ転送装置 | |
JPS6294042A (ja) | 通信制御装置 | |
JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
JPH0850567A (ja) | データ転送装置 | |
JPH0277934A (ja) | ラインバッファメモリ | |
JPH0195350A (ja) | データ転送制御方式 | |
JPH0520165A (ja) | システムバス制御装置 | |
JPH081631B2 (ja) | Dma制御装置 | |
JPS63103342A (ja) | 主記憶制御装置 |