JPS62191958A - ダイレクトメモリアクセス用コントロ−ラ - Google Patents
ダイレクトメモリアクセス用コントロ−ラInfo
- Publication number
- JPS62191958A JPS62191958A JP3437286A JP3437286A JPS62191958A JP S62191958 A JPS62191958 A JP S62191958A JP 3437286 A JP3437286 A JP 3437286A JP 3437286 A JP3437286 A JP 3437286A JP S62191958 A JPS62191958 A JP S62191958A
- Authority
- JP
- Japan
- Prior art keywords
- address
- bit
- dma
- controller
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- SAPGBCWOQLHKKZ-UHFFFAOYSA-N 6-(2-methylprop-2-enoyloxy)hexyl 2-methylprop-2-enoate Chemical compound CC(=C)C(=O)OCCCCCCOC(=O)C(C)=C SAPGBCWOQLHKKZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920002939 poly(N,N-dimethylacrylamides) Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダイレクトメモリアクセス用コントローラに係
わり、特に、該コントローラの制御可能なアドレス空間
を拡張しｔ場会でも、転送先のアドレス空間の番地構成
にかかわらず、連続してダイレクトメモリアクセスの可
能なコントローラに関する０ 〔従来の技術〕 マイクロコンピュータシステムにおいては、マイクロプ
ロセッサを経ることなく、入出力ｉｔからデータを直接
メモリ装置へ転送するダイレクト・メモリーアクセス（
以下、ＤＭＡという）方式ケ採用するものもあり、かか
るＤＭＡ方式全採用すルマイクロコンピエータシステム
ではＤＭＡコントローラにエリデータの転送全制御して
いる０ところが、マイクロコンピュータシステムで処理
するデータ量が請訓し、アドレス空間が拡張されると、
ＤＭＡコントローラでｆｌｉ制御可能なアドレス空間を
超えてアドレス空間が設定される場曾があり１その一例
としてＤＭＡコントローラのアドレス全問拡張回路を具
えたマイクロコンピュータシステム勿第４図と第５図と
に基づき説明する０第４図において、２０１．２０２，
２０３，２０４，２０５゜２０６Ｕマイクロプロセツサ
、メモリ装置、入出力装［（以下、Ｉｌｏという）、１
６ビツトアドレス空間用ＤＭＡコントローラ、４ビツト
ラッチ回路、８ビツトラッチ回路勿そ扛ぞれ示しており
、２１１．２１２，２１３に２０ビツトのアドレスノく
ス（ＡＯ〜Ａ１９）、８ビツトのデータノ（ス、お工び
コントロールバス（メモリリード、メモリライト、Ｉ１
０リード、工１０ライト）をそｎぞｎ示している。こｆ
′ＬＫ対して、２１４，２１５，２１６，２１７゜２１
８．２１９はホールド応答脩号、ホールド費求信号、ｌ
）ＭＡ要求偏号、ＤＭＡアドレスイネプル１１号、ＤＭ
Ａアドレスストローブ１ぎ号、ＤＭＡ応答（ｇ号の各信
号ｉ’（ｒ示している０ここでメモリｆ２１ｉ１２０２
のアドレス空間３００００乃至３３ ＦＦＦＨにｌ１０
２０３からＤＭＡ転送を行なう場会の動作を第５図のタ
イミングチャート全参照しつつ説明する。メモリ装置２
０２ｆｌ ２０ビツトのアドレス空間であるのに、ＤＭ
Ａコントローラ２０４は１６ビツトのアドレス空間しか
制御できないので、ＤＭＡ転送の開始に先立ちマイクロ
プロセッサは予め転送開始アドレスの上位４ビツト（例
えば３Ｈ）’に４ビツトラッチ回路２０５に供給し、続
いてＤＭＡコントローラ２０４に転送開始アドレスの下
位１６ビツトと転送回数と？送出し、こｎら下位１６ビ
ツトと転送回数と？ｒＤＭＡコントローラ２０４に設定
する。ここで、ｌ１０２０３からＤＭＡコントローラ２
０４へのＤＭＡ要求倍号１ｆｉｊ２１６がハイレベルと
なり（時刻り、）、該ＤＭＡ要求信号に基づＰＤＭＡコ
ントローラ２０４はバスの使用侑を傅る九めホールド要
求信号−２１５ｔノ翫イレベルに移行させる（時刻り、
）。マイクロプロセッサ２０１がホールド要求１ｇ号に
応答してホールド応答信号線２１４’にハイレベルに移
行ちせると（時刻ｔ ｓ ）％ＤＭＡコントローラ２０
４にホールド応答信号に応答してＤＭＡアドレスイネー
ブル１ｇ号線２１７とＤＭＡアドレスストローブ［号８
２１８と全ハイレベルに移行させると共に転送開始アド
レスの下位８ビツト？アドレスバス２１１に、転送開始
アドレスの中位８ビツトケテータバス２１２にそｎぞれ
送出する。８ビツトラッチ回路２０６はＤＭＡアドレス
ストローブ偏号線２０７のハイレベルへの移行に基づき
転送開始アドレスの中位８ピツｌラツチしく時刻ｔ４）
４ビツトラッチ回路２０５と８ビツトラッチ回路２０６
とは転送開始アドレスの上位４ビツトと中位８ビツトと
’？ＤＭＡアドレスイネーブル１６号に基づきそれぞｎ
アドレスバス２】１に送出する。したがって％ＤＭＡコ
ントローラ２０４からアドレスバス２１１に送出ｉｎる
下位８ビツトと共にメモ１Ｊｉｔ２０２のデータ転送先
が特定される。この後、ＤＭＡコントローラ２０４がＤ
ＭＡ応答信号線２１９をロウレベルに移行させ（時刻り
、）、マイクロプロセッサ２０１のコントロールバス２
１３？介してＩ１０リード偏号、メモリライト信号がそ
れぞれロウレベルに移行されるとｌ１０２０３からメモ
！Ｊ装［２０２にデータが転送さｎ（時刻ｔ６）２０ビ
ツトのアドレス信号で特定される番地に該データが書き
込まれる（時刻ｔ７）。こうして、ＤＭＡコントローラ
２０４はアドレスの下位８ビット七歩進させながら、Ｄ
ＭＡ転送を制御し、下位８ビツトからのキャリーが発生
するとｌ）ＭＡコントローラ２０４はＤＭＡアドレスス
トローブ偏号を再び出力し、データバス？介して８ビツ
トラッチ回路２０６を書き換える。
わり、特に、該コントローラの制御可能なアドレス空間
を拡張しｔ場会でも、転送先のアドレス空間の番地構成
にかかわらず、連続してダイレクトメモリアクセスの可
能なコントローラに関する０ 〔従来の技術〕 マイクロコンピュータシステムにおいては、マイクロプ
ロセッサを経ることなく、入出力ｉｔからデータを直接
メモリ装置へ転送するダイレクト・メモリーアクセス（
以下、ＤＭＡという）方式ケ採用するものもあり、かか
るＤＭＡ方式全採用すルマイクロコンピエータシステム
ではＤＭＡコントローラにエリデータの転送全制御して
いる０ところが、マイクロコンピュータシステムで処理
するデータ量が請訓し、アドレス空間が拡張されると、
ＤＭＡコントローラでｆｌｉ制御可能なアドレス空間を
超えてアドレス空間が設定される場曾があり１その一例
としてＤＭＡコントローラのアドレス全問拡張回路を具
えたマイクロコンピュータシステム勿第４図と第５図と
に基づき説明する０第４図において、２０１．２０２，
２０３，２０４，２０５゜２０６Ｕマイクロプロセツサ
、メモリ装置、入出力装［（以下、Ｉｌｏという）、１
６ビツトアドレス空間用ＤＭＡコントローラ、４ビツト
ラッチ回路、８ビツトラッチ回路勿そ扛ぞれ示しており
、２１１．２１２，２１３に２０ビツトのアドレスノく
ス（ＡＯ〜Ａ１９）、８ビツトのデータノ（ス、お工び
コントロールバス（メモリリード、メモリライト、Ｉ１
０リード、工１０ライト）をそｎぞｎ示している。こｆ
′ＬＫ対して、２１４，２１５，２１６，２１７゜２１
８．２１９はホールド応答脩号、ホールド費求信号、ｌ
）ＭＡ要求偏号、ＤＭＡアドレスイネプル１１号、ＤＭ
Ａアドレスストローブ１ぎ号、ＤＭＡ応答（ｇ号の各信
号ｉ’（ｒ示している０ここでメモリｆ２１ｉ１２０２
のアドレス空間３００００乃至３３ ＦＦＦＨにｌ１０
２０３からＤＭＡ転送を行なう場会の動作を第５図のタ
イミングチャート全参照しつつ説明する。メモリ装置２
０２ｆｌ ２０ビツトのアドレス空間であるのに、ＤＭ
Ａコントローラ２０４は１６ビツトのアドレス空間しか
制御できないので、ＤＭＡ転送の開始に先立ちマイクロ
プロセッサは予め転送開始アドレスの上位４ビツト（例
えば３Ｈ）’に４ビツトラッチ回路２０５に供給し、続
いてＤＭＡコントローラ２０４に転送開始アドレスの下
位１６ビツトと転送回数と？送出し、こｎら下位１６ビ
ツトと転送回数と？ｒＤＭＡコントローラ２０４に設定
する。ここで、ｌ１０２０３からＤＭＡコントローラ２
０４へのＤＭＡ要求倍号１ｆｉｊ２１６がハイレベルと
なり（時刻り、）、該ＤＭＡ要求信号に基づＰＤＭＡコ
ントローラ２０４はバスの使用侑を傅る九めホールド要
求信号−２１５ｔノ翫イレベルに移行させる（時刻り、
）。マイクロプロセッサ２０１がホールド要求１ｇ号に
応答してホールド応答信号線２１４’にハイレベルに移
行ちせると（時刻ｔ ｓ ）％ＤＭＡコントローラ２０
４にホールド応答信号に応答してＤＭＡアドレスイネー
ブル１ｇ号線２１７とＤＭＡアドレスストローブ［号８
２１８と全ハイレベルに移行させると共に転送開始アド
レスの下位８ビツト？アドレスバス２１１に、転送開始
アドレスの中位８ビツトケテータバス２１２にそｎぞれ
送出する。８ビツトラッチ回路２０６はＤＭＡアドレス
ストローブ偏号線２０７のハイレベルへの移行に基づき
転送開始アドレスの中位８ピツｌラツチしく時刻ｔ４）
４ビツトラッチ回路２０５と８ビツトラッチ回路２０６
とは転送開始アドレスの上位４ビツトと中位８ビツトと
’？ＤＭＡアドレスイネーブル１６号に基づきそれぞｎ
アドレスバス２】１に送出する。したがって％ＤＭＡコ
ントローラ２０４からアドレスバス２１１に送出ｉｎる
下位８ビツトと共にメモ１Ｊｉｔ２０２のデータ転送先
が特定される。この後、ＤＭＡコントローラ２０４がＤ
ＭＡ応答信号線２１９をロウレベルに移行させ（時刻り
、）、マイクロプロセッサ２０１のコントロールバス２
１３？介してＩ１０リード偏号、メモリライト信号がそ
れぞれロウレベルに移行されるとｌ１０２０３からメモ
！Ｊ装［２０２にデータが転送さｎ（時刻ｔ６）２０ビ
ツトのアドレス信号で特定される番地に該データが書き
込まれる（時刻ｔ７）。こうして、ＤＭＡコントローラ
２０４はアドレスの下位８ビット七歩進させながら、Ｄ
ＭＡ転送を制御し、下位８ビツトからのキャリーが発生
するとｌ）ＭＡコントローラ２０４はＤＭＡアドレスス
トローブ偏号を再び出力し、データバス？介して８ビツ
トラッチ回路２０６を書き換える。
こうして、あらかじめ設定さｎた転送回数だけＶＯ２０
３からメモリ装置２０２にデータの転送がなされると、
ＤＭＡ転送は完了する。
３からメモリ装置２０２にデータの転送がなされると、
ＤＭＡ転送は完了する。
しかしながら、上記従来の４ビツトラッチ回路２０５を
使用し九マイクロコンピュータシステムの場会、ＤＭＡ
転送先のアドレスが３ＦＦＯＯＨ乃至４０ ＯＦＦ’Ｈ
番地のようにアドレスの上位４ビツトで変化するときに
は、ＤＭＡ転送１３ＦＦ’ｏｏ乃至３ＦＦＦＦ）ｉと４
００００乃至４０ＯＦＦ）ｉとの２度の転送に分割し、
その闇にマイクロプロセッサ２０１で４ビツトラッチ回
路２０５の記憶内ｇｉ３ｎから４ＨＫ書き換えなければ
ならず、そのためにコンピュータシステムのソフトウェ
アが複雑になるという問題点がめった。
使用し九マイクロコンピュータシステムの場会、ＤＭＡ
転送先のアドレスが３ＦＦＯＯＨ乃至４０ ＯＦＦ’Ｈ
番地のようにアドレスの上位４ビツトで変化するときに
は、ＤＭＡ転送１３ＦＦ’ｏｏ乃至３ＦＦＦＦ）ｉと４
００００乃至４０ＯＦＦ）ｉとの２度の転送に分割し、
その闇にマイクロプロセッサ２０１で４ビツトラッチ回
路２０５の記憶内ｇｉ３ｎから４ＨＫ書き換えなければ
ならず、そのためにコンピュータシステムのソフトウェ
アが複雑になるという問題点がめった。
〔問題点を解決するための手段１作用お工び効刺本願発
明に係わるダイレクトメモリアクセス用コントローラは
、外部から供給される転送開始アドレスと転送回数とに
基づき外部記憶装置に転送開始アドレスから転送回数だ
け順次歩進するアドレス情報全外部記憶装置に供給し該
外部記憶装置へのダイレクトメモリアクセス全制御する
。この外部記憶装置に送出される順次歩進するアドレス
情報は比較手段に工り予じめ設定さｎＬ所定アドレス情
報と比較さｎｌ これらが一致すると一致情報が外部に
送出される。したがって、ダイレクトメモリアクセス用
コントローラで指定可能なアドレス空間を拡張する場曾
、ダイレクトメモリアクセス用コントローラから送出さ
れる一致情報全キヤリー情報として使用し、該キャリー
情報により歩進する上位アドレス情報を付加することに
工り拡張全容易に行なうことができ、上位アドレス情報
の変更全件うアドレス空間へのダイレクトメモリアクセ
ス全連続的に行なえるという効果が侍らｎる０ 〔実施例〕 第１図は本発明の一実施例を表わすブロック図であり、
ＤＭＡコントローラ１は転送回数を記憶するレジスタの
他に、転送開始アドレスの下位１６ビツト全記憶し以後
転送回数だけ歩進するアドレスカウンタ２、アドレスカ
ラ／り２七歩進させる７ＪＤｎｍ＊有しており、アドレ
スカウンタ２の上位８ピツ）ｂＨバッファ３に転送され
、外部にアドレス情報の中位８ビツトｄとして出力され
る。一方、アドレスカウンタ２の下位８ビツトａｉｄバ
ツフア４に転送さｎ１外部にアドレス情報の下位８ビツ
トとして出力される。
明に係わるダイレクトメモリアクセス用コントローラは
、外部から供給される転送開始アドレスと転送回数とに
基づき外部記憶装置に転送開始アドレスから転送回数だ
け順次歩進するアドレス情報全外部記憶装置に供給し該
外部記憶装置へのダイレクトメモリアクセス全制御する
。この外部記憶装置に送出される順次歩進するアドレス
情報は比較手段に工り予じめ設定さｎＬ所定アドレス情
報と比較さｎｌ これらが一致すると一致情報が外部に
送出される。したがって、ダイレクトメモリアクセス用
コントローラで指定可能なアドレス空間を拡張する場曾
、ダイレクトメモリアクセス用コントローラから送出さ
れる一致情報全キヤリー情報として使用し、該キャリー
情報により歩進する上位アドレス情報を付加することに
工り拡張全容易に行なうことができ、上位アドレス情報
の変更全件うアドレス空間へのダイレクトメモリアクセ
ス全連続的に行なえるという効果が侍らｎる０ 〔実施例〕 第１図は本発明の一実施例を表わすブロック図であり、
ＤＭＡコントローラ１は転送回数を記憶するレジスタの
他に、転送開始アドレスの下位１６ビツト全記憶し以後
転送回数だけ歩進するアドレスカウンタ２、アドレスカ
ラ／り２七歩進させる７ＪＤｎｍ＊有しており、アドレ
スカウンタ２の上位８ピツ）ｂＨバッファ３に転送され
、外部にアドレス情報の中位８ビツトｄとして出力され
る。一方、アドレスカウンタ２の下位８ビツトａｉｄバ
ツフア４に転送さｎ１外部にアドレス情報の下位８ビツ
トとして出力される。
本実施例のＤＭＡコントローラは、さらに比較手段とし
てのオール１検出回路５を有しており、この検出回路５
は上位８ピツ）ｂと下位８ビツトａとが全て「１」にな
っｔとき、キャリーｅ’ｚ外部に出力する。なお１本実
施例では比較手段としてオール１検出回路５を使用した
ので、アドレスカウンタ２がｒｌ、１．・・・・・・、
１．ＩＪとなり友ときキャリーｅが発生するが、アドレ
スカラ／り２で比較する値はオール１に限定さｎない。
てのオール１検出回路５を有しており、この検出回路５
は上位８ピツ）ｂと下位８ビツトａとが全て「１」にな
っｔとき、キャリーｅ’ｚ外部に出力する。なお１本実
施例では比較手段としてオール１検出回路５を使用した
ので、アドレスカウンタ２がｒｌ、１．・・・・・・、
１．ＩＪとなり友ときキャリーｅが発生するが、アドレ
スカラ／り２で比較する値はオール１に限定さｎない。
［１第１図のＤＭＡコントローラ１がＤＭＡアドレスス
トローブ信号等の制御信号を出力することも言うまでも
ない０ 次に、第１図に示されたＤＭＡコントローラ１を使用し
たマイクロフンピエータシステム金第２図に基づき説明
する０なお、第２図中、第４図に示し九従来例と同−構
底部分には同一符号を付し詳細な説明は省略する。第２
図において、６は４ビツトカウンタを示しており、該カ
ウンタ６ＨＤＭＡ転送の開始に先立ちマイクロプロセッ
サ２０１に：ｔ）転送開始アドレスの上位４ビツトにセ
ットされ、ＤＭＡコントローラ１からキャリーｅが出力
される度に歩進する。
トローブ信号等の制御信号を出力することも言うまでも
ない０ 次に、第１図に示されたＤＭＡコントローラ１を使用し
たマイクロフンピエータシステム金第２図に基づき説明
する０なお、第２図中、第４図に示し九従来例と同−構
底部分には同一符号を付し詳細な説明は省略する。第２
図において、６は４ビツトカウンタを示しており、該カ
ウンタ６ＨＤＭＡ転送の開始に先立ちマイクロプロセッ
サ２０１に：ｔ）転送開始アドレスの上位４ビツトにセ
ットされ、ＤＭＡコントローラ１からキャリーｅが出力
される度に歩進する。
次にＤＭＡ転送アドレスが３ＦＦＯＯ〜４００ ＦＦＨ
の場合について説明する。
の場合について説明する。
前述の３００００〜３３ＦＦＦＨのメモリにＤＭＡ転送
七行なう場合と同様に予め、マイクロプロセッサ２０１
エク４ビツト・カウンタ６に転送開始アドレスの上位４
ビツト３Ｈ％ＤＭＡコントローラ１に下位１６ビツ）Ｆ
ＦＯＯＨ％お工び転送回数４０ＯＦＦ−３ＦＦＯＯＨ＝
ＩＦＦＨ全設定しておく。
七行なう場合と同様に予め、マイクロプロセッサ２０１
エク４ビツト・カウンタ６に転送開始アドレスの上位４
ビツト３Ｈ％ＤＭＡコントローラ１に下位１６ビツ）Ｆ
ＦＯＯＨ％お工び転送回数４０ＯＦＦ−３ＦＦＯＯＨ＝
ＩＦＦＨ全設定しておく。
前述の従来のＤＭＡコントローラを使用し九マイクロコ
ンピュータ・システムの場合と同様に、 ＤＭＡサイク
ルが起動さｆ’Ｌ、ＤＭＡ転送が行なわれる。
ンピュータ・システムの場合と同様に、 ＤＭＡサイク
ルが起動さｆ’Ｌ、ＤＭＡ転送が行なわれる。
ＤＭＡ転送アドレスが３ＦＦＦＦＨ番地になると第３図
に示す様に、キャリーｅが出力される。そして、そのＤ
ＭＡサイクルが完了し、次のＤ Ｍ Ａサイクルに入る
とキャリーｅはインアクティブになる。このキャリーの
後縁（時刻ｋｎ）で４ビツト・カウンタ６のカウントア
ツプを行なう。そうすると次のサイクル１３１ｔＫＵ４
ビツトカウンタ６の出力は３Ｈから４Ｈになり、ＤＭＡ
アドレスは４００００Ｉ（となり、引き続きアドレス４
０ＯＦＦＨ２でＤＭＡ転送が行なわｎる。
に示す様に、キャリーｅが出力される。そして、そのＤ
ＭＡサイクルが完了し、次のＤ Ｍ Ａサイクルに入る
とキャリーｅはインアクティブになる。このキャリーの
後縁（時刻ｋｎ）で４ビツト・カウンタ６のカウントア
ツプを行なう。そうすると次のサイクル１３１ｔＫＵ４
ビツトカウンタ６の出力は３Ｈから４Ｈになり、ＤＭＡ
アドレスは４００００Ｉ（となり、引き続きアドレス４
０ＯＦＦＨ２でＤＭＡ転送が行なわｎる。
以上示した様に、本発明のＤＭＡコントローラ１會使用
する事に工す、ＤＭＡ転送アドレスが３ＦＦＯＯＨ〜４
０ＯＦＦＨの様にアドレス拡張を行なった結果の上位４
ビツトがＤＭＡ転送途中で３Ｈ→４Ｈと増加する場合で
も、何らＬ）ＭＡ転送全中断することなく上位４ビツト
がＤＭＡ転送中に瑠加しない場仕と同様の手順で行なえ
る。
する事に工す、ＤＭＡ転送アドレスが３ＦＦＯＯＨ〜４
０ＯＦＦＨの様にアドレス拡張を行なった結果の上位４
ビツトがＤＭＡ転送途中で３Ｈ→４Ｈと増加する場合で
も、何らＬ）ＭＡ転送全中断することなく上位４ビツト
がＤＭＡ転送中に瑠加しない場仕と同様の手順で行なえ
る。
第１図は本発明の一実施例上水すブロック図。
第２図は第１図のＤＭＡコントローラ會含むコンビエー
タシステムのブロック図、第３図は第２図のシステムの
タイミングチャート図、第４図に従来のコンピュータシ
ステム全示すブロック図、第５図は第４図のシステムの
タイミングチャート１である。 １・・・・・・ＤＭＡコントローラ、５・・・・・・比
較手段。 ｅ・・・・・・−数情報。 代理人 弁理士 内 原 晋 ・パ“）事
１ 図
タシステムのブロック図、第３図は第２図のシステムの
タイミングチャート図、第４図に従来のコンピュータシ
ステム全示すブロック図、第５図は第４図のシステムの
タイミングチャート１である。 １・・・・・・ＤＭＡコントローラ、５・・・・・・比
較手段。 ｅ・・・・・・−数情報。 代理人 弁理士 内 原 晋 ・パ“）事
１ 図
Claims (1)
- 外部から供給される転送開始アドレスと転送回数とに基
づき外部記憶装置に転送開始アドレスから転送回数だけ
順次歩進しアドレス情報を供給するダイレクトメモリア
クセス用コントローラにおいて、上記外部記憶装置に供
給されるアドレス情報を予じめ設定された所定アドレス
情報と順次比較し外部記憶装置に供給されるアドレス情
報が所定アドレス情報と一致したとき一致情報を外部に
送出する比較手段をさらに設けて成るダイレクトメモリ
アクセス用コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3437286A JPS62191958A (ja) | 1986-02-18 | 1986-02-18 | ダイレクトメモリアクセス用コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3437286A JPS62191958A (ja) | 1986-02-18 | 1986-02-18 | ダイレクトメモリアクセス用コントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62191958A true JPS62191958A (ja) | 1987-08-22 |
Family
ID=12412339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3437286A Pending JPS62191958A (ja) | 1986-02-18 | 1986-02-18 | ダイレクトメモリアクセス用コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62191958A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5729131A (en) * | 1980-07-30 | 1982-02-17 | Toshiba Corp | Addressing system |
-
1986
- 1986-02-18 JP JP3437286A patent/JPS62191958A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5729131A (en) * | 1980-07-30 | 1982-02-17 | Toshiba Corp | Addressing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799199A (en) | Bus master having burst transfer mode | |
| JP3181515B2 (ja) | データ転送方法及びその方法を用いたデータ転送装置 | |
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| JPS5925254B2 (ja) | デイジタル・デ−タ処理装置 | |
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| JPS62191958A (ja) | ダイレクトメモリアクセス用コントロ−ラ | |
| JP2624388B2 (ja) | Ｄｍａ装置 | |
| JP2000099452A (ja) | Ｄｍａ制御装置 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JP2000137674A (ja) | バースト転送メモリマップトレジスタ | |
| JP3351337B2 (ja) | Ｄｍａ方法及び装置 | |
| JPH04104345A (ja) | Ｅｃｃ機構付主記憶装置の部分書き換えデータの書き込み制御方式 | |
| JPS5991560A (ja) | マイクロプロセツサ | |
| JP2847729B2 (ja) | 情報処理装置 | |
| US20090222597A1 (en) | Data transfer device | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH0736819A (ja) | Ｄｍａデータ転送装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPH0850567A (ja) | データ転送装置 | |
| JPH0277934A (ja) | ラインバッファメモリ | |
| JPH0195350A (ja) | データ転送制御方式 | |
| JPH0520165A (ja) | システムバス制御装置 | |
| JPH081631B2 (ja) | Ｄｍａ制御装置 | |
| JPS63103342A (ja) | 主記憶制御装置 |