JPH0850567A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH0850567A JPH0850567A JP18458994A JP18458994A JPH0850567A JP H0850567 A JPH0850567 A JP H0850567A JP 18458994 A JP18458994 A JP 18458994A JP 18458994 A JP18458994 A JP 18458994A JP H0850567 A JPH0850567 A JP H0850567A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- signal
- transfer start
- register
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で、かつ、一語転送時には、一語
転送する毎に割込み処理を実行可能とする。 【構成】 データ転送起動信号1がアサートされると、
セレクタ4を介し、データ転送開始信号7がアサートさ
れ、ダイレクト・メモリ・アクセス8はデータ転送を開
始しデータ転送が終了するとデータ転送終了信号9を出
力する。このデータ転送終了信号9によってレジスタ6
は任意値に設定され、セレクタ4はLレベル3を選択
し、データ転送起動信号1にかかわらず強制的にデータ
転送開始信号7をネゲートする。また、データ転送起動
信号1によりダイレクト・メモリ・アクセス8がデータ
転送を開始すると同時に、データ転送起動信号1に対応
する割り込み許可レジスタ11bがセットされていれ
ば、一語転送した後のCPUサイクルで割り込み処理を
実行する。
転送する毎に割込み処理を実行可能とする。 【構成】 データ転送起動信号1がアサートされると、
セレクタ4を介し、データ転送開始信号7がアサートさ
れ、ダイレクト・メモリ・アクセス8はデータ転送を開
始しデータ転送が終了するとデータ転送終了信号9を出
力する。このデータ転送終了信号9によってレジスタ6
は任意値に設定され、セレクタ4はLレベル3を選択
し、データ転送起動信号1にかかわらず強制的にデータ
転送開始信号7をネゲートする。また、データ転送起動
信号1によりダイレクト・メモリ・アクセス8がデータ
転送を開始すると同時に、データ転送起動信号1に対応
する割り込み許可レジスタ11bがセットされていれ
ば、一語転送した後のCPUサイクルで割り込み処理を
実行する。
Description
【0001】
【産業上の利用分野】本発明は、ダイレクト・メモリ・
アクセス(以下DMAという)を用いたデータ転送装置
に関するものである。
アクセス(以下DMAという)を用いたデータ転送装置
に関するものである。
【0002】
【従来の技術】以下、従来のデータ転送装置について説
明する。
明する。
【0003】図2は、従来のデータ転送装置の構成図で
あり、101,102はデータ転送起動信号、104は
データ転送起動信号101とデータ転送起動信号102
を選択するためのセレクタ、105は論理値“0”(以
下単に“0”と表す)のときデータ転送起動信号101
を、論理値“1”(以下単に“1”と表す)のときデー
タ転送起動信号102を選択するように、セレクタ10
4の選択を制御する1ビットのセレクト信号、106は
セレクト信号105を設定するための1ビットのレジス
タ、107はデータ転送開始信号、108はDMA、1
09はデータ転送終了信号、110は割込みコントロー
ラー、114はCPU、115は割込みコントローラー
110が出力するCPU114への割込み要求信号、1
16はDMA108が出力するCPU114へのバス開
放要求信号、120はデータ転送、割込み処理のどちら
を実行するかを決定する1ビットのレジスタ、121は
セレクタ104の出力信号、122はレジスタ120の
出力信号、123は出力信号121と出力信号122の
反転との論理積をとるためのアンドゲート、124は出
力信号121と出力信号122との論理積をとるための
アンドゲート、125はアンドゲート123の出力信
号、126は出力信号122とデータ転送終了信号10
9との論理積をとるためのアンドゲート、127はアン
ドゲート126の出力信号、128は出力信号125と
出力信号127との論理和をとるためのオアーゲート、
129はオアーゲート128の出力信号である。
あり、101,102はデータ転送起動信号、104は
データ転送起動信号101とデータ転送起動信号102
を選択するためのセレクタ、105は論理値“0”(以
下単に“0”と表す)のときデータ転送起動信号101
を、論理値“1”(以下単に“1”と表す)のときデー
タ転送起動信号102を選択するように、セレクタ10
4の選択を制御する1ビットのセレクト信号、106は
セレクト信号105を設定するための1ビットのレジス
タ、107はデータ転送開始信号、108はDMA、1
09はデータ転送終了信号、110は割込みコントロー
ラー、114はCPU、115は割込みコントローラー
110が出力するCPU114への割込み要求信号、1
16はDMA108が出力するCPU114へのバス開
放要求信号、120はデータ転送、割込み処理のどちら
を実行するかを決定する1ビットのレジスタ、121は
セレクタ104の出力信号、122はレジスタ120の
出力信号、123は出力信号121と出力信号122の
反転との論理積をとるためのアンドゲート、124は出
力信号121と出力信号122との論理積をとるための
アンドゲート、125はアンドゲート123の出力信
号、126は出力信号122とデータ転送終了信号10
9との論理積をとるためのアンドゲート、127はアン
ドゲート126の出力信号、128は出力信号125と
出力信号127との論理和をとるためのオアーゲート、
129はオアーゲート128の出力信号である。
【0004】以上のように構成されたデータ転送装置に
ついて、以下その動作を説明する。まず、バースト転送
を行う場合について説明する。ここで、バースト転送と
は、データ転送起動信号がアサートされて転送が開始す
ると、データ転送の開始から終了までは、CPUサイク
ルに移行することのない(DMAサイクルのままの)転
送方法であり、たとえば5バイトのデータを転送する場
合には、5バイトのデータ全てを同時に転送する場合等
が該当する。
ついて、以下その動作を説明する。まず、バースト転送
を行う場合について説明する。ここで、バースト転送と
は、データ転送起動信号がアサートされて転送が開始す
ると、データ転送の開始から終了までは、CPUサイク
ルに移行することのない(DMAサイクルのままの)転
送方法であり、たとえば5バイトのデータを転送する場
合には、5バイトのデータ全てを同時に転送する場合等
が該当する。
【0005】データ転送起動信号101をデータ転送起
動要因としてデータ転送を行うときはレジスタ120へ
“1”を設定し、レジスタ106に“0”を設定する。
そして、データ転送起動信号101が“0”から“1”
に変化すると、セレクタ104はデータ転送起動信号1
01を選択するため、出力信号121も“0”から
“1”に変化し、出力信号122が“1”であるため、
データ転送開始信号107も“0”から“1”に変化す
る。このため、DMA108はバス開放要求信号116
をアサート(有効化)し、CPU114はバスを開放
し、DMAサイクルに移行してデータ転送を開始する。
データ転送が終了すると、DMA108はバス開放要求
信号116をネゲート(無効化)し、CPU114は再
びバスを獲得してCPUサイクルへ移行すると同時に、
データ転送終了信号109は“0”から“1”に変化す
る。このとき、出力信号122が“1”であるため、出
力信号127、出力信号129も“0”から“1”に変
化する。このため、割込みコントローラー110は割込
み要求信号115を出力し、CPU114は割込み処理
を実行する。
動要因としてデータ転送を行うときはレジスタ120へ
“1”を設定し、レジスタ106に“0”を設定する。
そして、データ転送起動信号101が“0”から“1”
に変化すると、セレクタ104はデータ転送起動信号1
01を選択するため、出力信号121も“0”から
“1”に変化し、出力信号122が“1”であるため、
データ転送開始信号107も“0”から“1”に変化す
る。このため、DMA108はバス開放要求信号116
をアサート(有効化)し、CPU114はバスを開放
し、DMAサイクルに移行してデータ転送を開始する。
データ転送が終了すると、DMA108はバス開放要求
信号116をネゲート(無効化)し、CPU114は再
びバスを獲得してCPUサイクルへ移行すると同時に、
データ転送終了信号109は“0”から“1”に変化す
る。このとき、出力信号122が“1”であるため、出
力信号127、出力信号129も“0”から“1”に変
化する。このため、割込みコントローラー110は割込
み要求信号115を出力し、CPU114は割込み処理
を実行する。
【0006】次に、一語転送を行う場合について説明す
る。ここで一語転送とは、データ転送起動信号がアサー
トされると一語転送し、一語転送するごとにCPUサイ
クルに移行する転送方法である。たとえば5バイトのデ
ータを転送する場合には1バイトずつ順に転送し、1バ
イト転送するごとにDMAサイクルからCPUサイクル
へ移行する。
る。ここで一語転送とは、データ転送起動信号がアサー
トされると一語転送し、一語転送するごとにCPUサイ
クルに移行する転送方法である。たとえば5バイトのデ
ータを転送する場合には1バイトずつ順に転送し、1バ
イト転送するごとにDMAサイクルからCPUサイクル
へ移行する。
【0007】データ転送起動信号102をデータ転送起
動要因としてデータ転送を行うときには、レジスタ12
0に“1”を設定し、レジスタ106に“1”を設定す
る。そして、データ転送起動信号102が“0”から
“1”に変化すると、セレクタ104はデータ転送起動
信号102を選択しているため、出力信号121も
“0”から“1”に変化する。このとき、出力信号12
2が“1”であるため、データ転送開始信号107も
“0”から“1”に変化する。このため、DMA108
はバス開放要求信号116をアサートし、CPU114
はバスを開放し、DMAサイクルに移行してデータ転送
を開始する。データ転送が一語終了すると、DMA10
8はバス開放要求信号116をネゲートするため、CP
U114は再びバスを獲得しCPUサイクルへ移行し、
再びデータ転送起動信号102を待つ。そしてデータ転
送起動信号102が、再び“0”から“1”に変化する
と、同様にしてデータ転送を開始しDMAサイクルへ移
行し、データ転送が一語終了するとCPUサイクルへ移
行するという動作を繰り返し、最後の一語のデータ転送
が終了するとDMA108はバス開放要求信号116を
ネゲートするため、CPU114は再びバスを獲得しC
PUサイクルへ移行すると同時に、データ転送終了信号
109は“0”から“1”に変化し、出力信号122は
“1”であるため出力信号127、出力信号129も
“0”から“1”に変化する。このため、割込みコント
ローラー110は割込み要求信号115を出力し、CP
U114は割込み処理を実行する。
動要因としてデータ転送を行うときには、レジスタ12
0に“1”を設定し、レジスタ106に“1”を設定す
る。そして、データ転送起動信号102が“0”から
“1”に変化すると、セレクタ104はデータ転送起動
信号102を選択しているため、出力信号121も
“0”から“1”に変化する。このとき、出力信号12
2が“1”であるため、データ転送開始信号107も
“0”から“1”に変化する。このため、DMA108
はバス開放要求信号116をアサートし、CPU114
はバスを開放し、DMAサイクルに移行してデータ転送
を開始する。データ転送が一語終了すると、DMA10
8はバス開放要求信号116をネゲートするため、CP
U114は再びバスを獲得しCPUサイクルへ移行し、
再びデータ転送起動信号102を待つ。そしてデータ転
送起動信号102が、再び“0”から“1”に変化する
と、同様にしてデータ転送を開始しDMAサイクルへ移
行し、データ転送が一語終了するとCPUサイクルへ移
行するという動作を繰り返し、最後の一語のデータ転送
が終了するとDMA108はバス開放要求信号116を
ネゲートするため、CPU114は再びバスを獲得しC
PUサイクルへ移行すると同時に、データ転送終了信号
109は“0”から“1”に変化し、出力信号122は
“1”であるため出力信号127、出力信号129も
“0”から“1”に変化する。このため、割込みコント
ローラー110は割込み要求信号115を出力し、CP
U114は割込み処理を実行する。
【0008】また、データ転送を行わずに割り込み処理
だけを行うこともできる。レジスタ120を“0”に設
定し、データ転送起動信号101あるいは102を
“1”に設定すると、アンドゲート123を介して出力
信号125が“1”になり、出力信号129も“0”か
ら“1”に変化する。このため割込みコントローラー1
10は、割込み要求信号115をアサートしCPU11
4は割込み処理を実行する。
だけを行うこともできる。レジスタ120を“0”に設
定し、データ転送起動信号101あるいは102を
“1”に設定すると、アンドゲート123を介して出力
信号125が“1”になり、出力信号129も“0”か
ら“1”に変化する。このため割込みコントローラー1
10は、割込み要求信号115をアサートしCPU11
4は割込み処理を実行する。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、二つのレジスタ(レジスタ106,12
0)が必要であり、またアンドゲートやオアーゲート等
の論理ゲートも必要なため、全体的なハード構成が複雑
で、また面積も大きくなるという問題があった。
来の構成では、二つのレジスタ(レジスタ106,12
0)が必要であり、またアンドゲートやオアーゲート等
の論理ゲートも必要なため、全体的なハード構成が複雑
で、また面積も大きくなるという問題があった。
【0010】また、一語転送時には一連のデータを全て
転送し終わってから割込み処理を行うことができるが、
一語だけを転送した後には、CPUがバスを獲得してい
るのにもかかわらず、CPUサイクルで割込み処理が実
行できないという問題があった。
転送し終わってから割込み処理を行うことができるが、
一語だけを転送した後には、CPUがバスを獲得してい
るのにもかかわらず、CPUサイクルで割込み処理が実
行できないという問題があった。
【0011】本発明は上記従来の問題を解決するもの
で、より簡単な構成でデータ転送装置を構成し、また一
語転送時に一語転送した後のCPUサイクルで、データ
転送起動信号による割込みを実行することができるデー
タ転送装置を提供することを目的とする。
で、より簡単な構成でデータ転送装置を構成し、また一
語転送時に一語転送した後のCPUサイクルで、データ
転送起動信号による割込みを実行することができるデー
タ転送装置を提供することを目的とする。
【0012】
【課題を解決するための手段】この目的を達成するため
に、請求項1に記載の発明では、データ転送開始信号に
よりデータ転送を開始しデータ転送が終了するとデータ
転送終了信号を出力するDMAと、データ転送起動信号
とデータ転送起動抑止信号のいずれかを選択し、選択し
たいずれかの信号をDMAに供給して、DMAのデータ
転送開始信号の出力を制御するセレクタと、データ転送
起動信号とデータ転送起動抑止信号のいずれかを選択す
るためのセレクト信号をセレクタに供給するレジスタと
を有し、このレジスタはDMAからのデータ転送終了信
号を受けると、セレクタに対してデータ転送起動抑止信
号を選択するように制御するものである。
に、請求項1に記載の発明では、データ転送開始信号に
よりデータ転送を開始しデータ転送が終了するとデータ
転送終了信号を出力するDMAと、データ転送起動信号
とデータ転送起動抑止信号のいずれかを選択し、選択し
たいずれかの信号をDMAに供給して、DMAのデータ
転送開始信号の出力を制御するセレクタと、データ転送
起動信号とデータ転送起動抑止信号のいずれかを選択す
るためのセレクト信号をセレクタに供給するレジスタと
を有し、このレジスタはDMAからのデータ転送終了信
号を受けると、セレクタに対してデータ転送起動抑止信
号を選択するように制御するものである。
【0013】また、請求項2に記載の発明では、データ
転送開始信号を出力してデータを転送するDMAと、複
数のデータ転送起動信号のいずれかを選択し、選択した
いずれかの信号をDMAに供給して、DMAのデータ転
送開始信号の出力を制御するセレクタと、複数のデータ
転送起動信号のいずれかを保持し、保持したデータ転送
起動信号を割込み要求信号としてCPUへ出力する割込
みコントローラーとを有るものである。
転送開始信号を出力してデータを転送するDMAと、複
数のデータ転送起動信号のいずれかを選択し、選択した
いずれかの信号をDMAに供給して、DMAのデータ転
送開始信号の出力を制御するセレクタと、複数のデータ
転送起動信号のいずれかを保持し、保持したデータ転送
起動信号を割込み要求信号としてCPUへ出力する割込
みコントローラーとを有るものである。
【0014】また、請求項3に記載の発明では、データ
転送開始信号によりデータ転送を開始しデータ転送が終
了するとデータ転送終了信号を出力するDMAと、複数
のデータ転送起動信号とデータ転送起動抑止信号のいず
れかを選択し、選択したいずれかの信号をDMAに供給
して、DMAのデータ転送開始信号の出力を制御するセ
レクタと、複数のデータ転送起動信号とデータ転送起動
抑止信号のいずれかを選択するためのセレクト信号をセ
レクタに供給するレジスタと、複数のデータ転送起動信
号のいずれかを保持し、保持したデータ転送起動信号を
割込み要求信号としてCPUへ出力する割込みコントロ
ーラーとを有し、レジスタはDMAからのデータ転送終
了信号を受けると、セレクタに対してデータ転送起動抑
止信号を選択するように制御するものである。
転送開始信号によりデータ転送を開始しデータ転送が終
了するとデータ転送終了信号を出力するDMAと、複数
のデータ転送起動信号とデータ転送起動抑止信号のいず
れかを選択し、選択したいずれかの信号をDMAに供給
して、DMAのデータ転送開始信号の出力を制御するセ
レクタと、複数のデータ転送起動信号とデータ転送起動
抑止信号のいずれかを選択するためのセレクト信号をセ
レクタに供給するレジスタと、複数のデータ転送起動信
号のいずれかを保持し、保持したデータ転送起動信号を
割込み要求信号としてCPUへ出力する割込みコントロ
ーラーとを有し、レジスタはDMAからのデータ転送終
了信号を受けると、セレクタに対してデータ転送起動抑
止信号を選択するように制御するものである。
【0015】
【作用】請求項1または3記載の発明によれば、従来二
つ必要であったレジスタを一つとし、また論理ゲートを
使わずに、データ転送を行うことができる。
つ必要であったレジスタを一つとし、また論理ゲートを
使わずに、データ転送を行うことができる。
【0016】また、請求項2または3記載の発明によれ
ば、一語転送モード時において一語転送するごとに、そ
の後のCPUサイクルでデータ転送を起動したデータ転
送起動信号による割込みを実行することができる。
ば、一語転送モード時において一語転送するごとに、そ
の後のCPUサイクルでデータ転送を起動したデータ転
送起動信号による割込みを実行することができる。
【0017】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【0018】図1は本発明の一実施例におけるデータ転
送装置の構成図を示すものである。図1において、1,
2はデータ転送起動信号、3はLレベル(論理値
“0”)を意味する接地電位であり、このLレベルはデ
ータ転送起動抑止信号として機能する。4はデータ転送
起動信号1とデータ転送起動信号2とLレベル3のうち
一つを選択するためのセレクタ、5は論理値“00”の
ときデータ転送起動信号1を、“01”のときデータ転
送起動信号2を、“10”のとき「L]レベルを選択す
るセレクタ4の選択を制御するための2ビットのセレク
ト信号、6はセレクト信号5を設定するための2ビット
のレジスタ、7はセレクタ4の出力信号であるデータ転
送開始信号、8はDMA、9はデータ転送終了時にDM
A8が出力するデータ転送終了信号、10は割込みコン
トローラー、11a,12a,13aは1ビットの割込
み検出レジスタであり、割込み検出レジスタ11aはデ
ータ転送起動信号1に対応し、同12aはデータ転送起
動信号2に対応し、同13aはデータ転送終了信号9に
対応する。また11b,12b,13bは1ビットの割
込み許可レジスタであり、プログラム中に記述された命
令に従って書き換えられる。これらのレジスタ11,1
2あるいは13のいずれかについてa,b共に“1”に
設定すると、割り込み要求信号をアサートすることがで
きる。14はCPU、15は割込みコントローラー10
がCPU14へ出力する割り込み要求信号、16はDM
A8がCPU14へ出力するバス開放要求信号である。
送装置の構成図を示すものである。図1において、1,
2はデータ転送起動信号、3はLレベル(論理値
“0”)を意味する接地電位であり、このLレベルはデ
ータ転送起動抑止信号として機能する。4はデータ転送
起動信号1とデータ転送起動信号2とLレベル3のうち
一つを選択するためのセレクタ、5は論理値“00”の
ときデータ転送起動信号1を、“01”のときデータ転
送起動信号2を、“10”のとき「L]レベルを選択す
るセレクタ4の選択を制御するための2ビットのセレク
ト信号、6はセレクト信号5を設定するための2ビット
のレジスタ、7はセレクタ4の出力信号であるデータ転
送開始信号、8はDMA、9はデータ転送終了時にDM
A8が出力するデータ転送終了信号、10は割込みコン
トローラー、11a,12a,13aは1ビットの割込
み検出レジスタであり、割込み検出レジスタ11aはデ
ータ転送起動信号1に対応し、同12aはデータ転送起
動信号2に対応し、同13aはデータ転送終了信号9に
対応する。また11b,12b,13bは1ビットの割
込み許可レジスタであり、プログラム中に記述された命
令に従って書き換えられる。これらのレジスタ11,1
2あるいは13のいずれかについてa,b共に“1”に
設定すると、割り込み要求信号をアサートすることがで
きる。14はCPU、15は割込みコントローラー10
がCPU14へ出力する割り込み要求信号、16はDM
A8がCPU14へ出力するバス開放要求信号である。
【0019】以上のように構成されたデータ転送装置に
ついて、以下その動作を説明する。まず、バースト転送
を行う場合について説明する。
ついて、以下その動作を説明する。まず、バースト転送
を行う場合について説明する。
【0020】データ転送起動信号1をデータ転送起動要
因としてデータ転送を行うときは、レジスタ6に“0
0”を設定する。そしてデータ転送起動信号1が“0”
から“1”に変化するとセレクタ4はデータ転送起動信
号1を選択するため、データ転送開始信号7も“0”か
ら“1”に変化し、DMA8はバス開放要求信号16を
アサートし、CPU14はバス(図示せず)を開放し、
DMAサイクルに移行してデータ転送を開始する。デー
タ転送が終了すると、DMA8はバス開放要求信号16
をネゲートするため、CPU14は再びバスを獲得しC
PUサイクルへ移行する。またデータ転送終了信号9は
“0”から“1”に変化するため、データ転送の終了に
よる割込み処理を行うために割込み許可レジスタ13b
をセットしておけば、割込みコントローラー10は、割
込み要求信号15をアサートしCPU14は割込み処理
を実行する。なお、割り込み許可レジスタをセットする
方法としては、たとえば、プログラム中に命令を記述
し、この命令により割り込み許可レジスタ13bの値を
“0”から“1”に設定すればよい。割り込み許可レジ
スタ13bが“1”の状態で、データ転送終了信号9に
より割り込み検出レジスタ13aに“1”が設定される
と割り込み要求信号15をアサートすることができる。
因としてデータ転送を行うときは、レジスタ6に“0
0”を設定する。そしてデータ転送起動信号1が“0”
から“1”に変化するとセレクタ4はデータ転送起動信
号1を選択するため、データ転送開始信号7も“0”か
ら“1”に変化し、DMA8はバス開放要求信号16を
アサートし、CPU14はバス(図示せず)を開放し、
DMAサイクルに移行してデータ転送を開始する。デー
タ転送が終了すると、DMA8はバス開放要求信号16
をネゲートするため、CPU14は再びバスを獲得しC
PUサイクルへ移行する。またデータ転送終了信号9は
“0”から“1”に変化するため、データ転送の終了に
よる割込み処理を行うために割込み許可レジスタ13b
をセットしておけば、割込みコントローラー10は、割
込み要求信号15をアサートしCPU14は割込み処理
を実行する。なお、割り込み許可レジスタをセットする
方法としては、たとえば、プログラム中に命令を記述
し、この命令により割り込み許可レジスタ13bの値を
“0”から“1”に設定すればよい。割り込み許可レジ
スタ13bが“1”の状態で、データ転送終了信号9に
より割り込み検出レジスタ13aに“1”が設定される
と割り込み要求信号15をアサートすることができる。
【0021】また、データ転送終了信号9は“0”から
“1”に変化することによってレジスタ6は“10”に
設定され、これによってセレクタ4は「L]レベル3を
選択する。このため、データ転送起動信号1あるいはデ
ータ転送起動信号2が、“0”から“1”に変化したま
まであっても、データ転送開始信号7は“1”から
“0”に変化し、レジスタ6を“00”あるいは“0
1”に設定し直すまでデータ転送の再起動を防止するこ
とできる。このように従来よりも簡単な構成でデータ転
送を実現することができる。
“1”に変化することによってレジスタ6は“10”に
設定され、これによってセレクタ4は「L]レベル3を
選択する。このため、データ転送起動信号1あるいはデ
ータ転送起動信号2が、“0”から“1”に変化したま
まであっても、データ転送開始信号7は“1”から
“0”に変化し、レジスタ6を“00”あるいは“0
1”に設定し直すまでデータ転送の再起動を防止するこ
とできる。このように従来よりも簡単な構成でデータ転
送を実現することができる。
【0022】次に、一語転送を行う場合について説明す
る。データ転送起動信号2をデータ転送起動要因として
データ転送を行うときはレジスタ6へ“01”を設定す
る。またデータ転送起動信号2によって一語転送する毎
に割込み処理を実行したいときは、たとえば、あらかじ
め割込み許可レジスタ12bをセットする。割込み許可
レジスタのセットの仕方としては、たとえば割込み許可
レジスタ12bをイネーブル状態にする(“1”をセッ
トする)ような命令をCPUのプログラム命令の中に記
述しておくことにより、割り込み許可レジスタ12bを
セットすることができる。セレクタ4はデータ転送起動
信号2を選択しているので、データ転送起動信号2が
“0”から“1”に変化すると、データ転送開始信号7
も“0”から“1”に変化し、DMA8はバス開放要求
信号16をアサートし、CPU14はバスを開放しDM
Aサイクルに移行してデータ転送を開始する。
る。データ転送起動信号2をデータ転送起動要因として
データ転送を行うときはレジスタ6へ“01”を設定す
る。またデータ転送起動信号2によって一語転送する毎
に割込み処理を実行したいときは、たとえば、あらかじ
め割込み許可レジスタ12bをセットする。割込み許可
レジスタのセットの仕方としては、たとえば割込み許可
レジスタ12bをイネーブル状態にする(“1”をセッ
トする)ような命令をCPUのプログラム命令の中に記
述しておくことにより、割り込み許可レジスタ12bを
セットすることができる。セレクタ4はデータ転送起動
信号2を選択しているので、データ転送起動信号2が
“0”から“1”に変化すると、データ転送開始信号7
も“0”から“1”に変化し、DMA8はバス開放要求
信号16をアサートし、CPU14はバスを開放しDM
Aサイクルに移行してデータ転送を開始する。
【0023】一方、割込み検出レジスタ12aはデータ
転送起動信号2が“0”から“1”に変化すると、後で
割込み要求信号15を出力するためにこの情報を12a
に保持する。このように、割り込み検出レジスタaと割
り込み許可レジスタbの両方がイネーブル(“1”)に
なると、割り込み要求信号15をアサートする。
転送起動信号2が“0”から“1”に変化すると、後で
割込み要求信号15を出力するためにこの情報を12a
に保持する。このように、割り込み検出レジスタaと割
り込み許可レジスタbの両方がイネーブル(“1”)に
なると、割り込み要求信号15をアサートする。
【0024】データ転送が一語終了すると、DMA8は
バス開放要求信号16を一旦ネゲートするため、CPU
14は再びバスを獲得しCPUサイクルへ移行し、再び
データ転送起動信号2を待つ。このとき、割込みコント
ローラー10は割込み要求信号15を出力しているの
で、CPU14は割込み処理を実行する。このように本
実施例の割込みコントローラー10の割込み許可レジス
タをセットすれば、一語転送の場合でも、ある一語の転
送終了時から次の一語の転送が始まるまでの間に割込み
処理を行うことができる。
バス開放要求信号16を一旦ネゲートするため、CPU
14は再びバスを獲得しCPUサイクルへ移行し、再び
データ転送起動信号2を待つ。このとき、割込みコント
ローラー10は割込み要求信号15を出力しているの
で、CPU14は割込み処理を実行する。このように本
実施例の割込みコントローラー10の割込み許可レジス
タをセットすれば、一語転送の場合でも、ある一語の転
送終了時から次の一語の転送が始まるまでの間に割込み
処理を行うことができる。
【0025】なお、割り込み検出レジスタ12aは割り
込み処理の実行中にリセットされて、“1”から“0”
に設定される。一方、割り込み許可レジスタ12bはプ
ログラム中に記述された命令により“0”あるいは
“1”に書き換えられるので、レジスタ12bがプログ
ラム命令によって“1”に設定されたままであれば、次
の一語転送で再び、データ転送起動信号2が“0”から
“1”に変化すると、割り込み検出レジスタ12aおよ
び割り込み許可レジスタ12bは再びイネーブルにな
り、割り込み要求信号15をアサートすることができ
る。
込み処理の実行中にリセットされて、“1”から“0”
に設定される。一方、割り込み許可レジスタ12bはプ
ログラム中に記述された命令により“0”あるいは
“1”に書き換えられるので、レジスタ12bがプログ
ラム命令によって“1”に設定されたままであれば、次
の一語転送で再び、データ転送起動信号2が“0”から
“1”に変化すると、割り込み検出レジスタ12aおよ
び割り込み許可レジスタ12bは再びイネーブルにな
り、割り込み要求信号15をアサートすることができ
る。
【0026】このようにデータ転送起動信号2が、
“0”から“1”に変化すると、次の一語のデータ転送
を開始しDMAサイクルへ移行する。そしてデータ転送
が一語終了するとCPUサイクルへ移行し、割り込み要
求信号15により再び割込み処理を実行するという動作
を繰り返す。最後の一語のデータ転送が終了するとDM
A8はバス開放要求信号16をネゲートするため、CP
U14は再びバスを獲得しCPUサイクルへ移行する。
またデータ転送終了信号9は“0”から“1”に変化す
るため、データ転送の終了による割込み処理を行うため
に割込み許可レジスタ13bをセットしておけば、割込
みコントローラー10は、割込み要求信号15をアサー
トしCPU14は割込み処理を実行する。
“0”から“1”に変化すると、次の一語のデータ転送
を開始しDMAサイクルへ移行する。そしてデータ転送
が一語終了するとCPUサイクルへ移行し、割り込み要
求信号15により再び割込み処理を実行するという動作
を繰り返す。最後の一語のデータ転送が終了するとDM
A8はバス開放要求信号16をネゲートするため、CP
U14は再びバスを獲得しCPUサイクルへ移行する。
またデータ転送終了信号9は“0”から“1”に変化す
るため、データ転送の終了による割込み処理を行うため
に割込み許可レジスタ13bをセットしておけば、割込
みコントローラー10は、割込み要求信号15をアサー
トしCPU14は割込み処理を実行する。
【0027】このように従来であれば一語転送の場合に
は一連の複数データを全て転送するまでは割込み処理を
実行できなかったが、本発明では一語ずつ転送する毎に
その後のCPUサイクルで、データ転送の起動要因であ
るデータ転送起動信号2による割込み処理を実行でき
る。
は一連の複数データを全て転送するまでは割込み処理を
実行できなかったが、本発明では一語ずつ転送する毎に
その後のCPUサイクルで、データ転送の起動要因であ
るデータ転送起動信号2による割込み処理を実行でき
る。
【0028】なお、本実施例ではデータ転送終了信号を
受けて動作する割込み許可レジスタ13を設けている
が、これがない場合でも割込み許可レジスタ11および
12を用いればデータ転送前後の割込み処理を行うこと
はできる。従って、割込み許可レジスタ13は任意の構
成要件である。
受けて動作する割込み許可レジスタ13を設けている
が、これがない場合でも割込み許可レジスタ11および
12を用いればデータ転送前後の割込み処理を行うこと
はできる。従って、割込み許可レジスタ13は任意の構
成要件である。
【0029】また、本実施例の構成ではレジスタ6に
“10”を設定してLレベル3を選択しておき、一方で
割込み許可レジスタ11bあるいは同12bをセットし
てデータ転送起動信号1あるいは2を“0”から“1”
に設定することにより、DMAによるデータ転送を行わ
ずにCPUの割込み処理だけを行うこともできる。
“10”を設定してLレベル3を選択しておき、一方で
割込み許可レジスタ11bあるいは同12bをセットし
てデータ転送起動信号1あるいは2を“0”から“1”
に設定することにより、DMAによるデータ転送を行わ
ずにCPUの割込み処理だけを行うこともできる。
【0030】また、本実施例では論理値“1”で全て動
作するように説明したが、論理が逆であっても本発明の
本質を変えるものではなく、なんら問題ない。したがっ
て、たとえばLレベル3を接地電位でなく、電源電位に
接続して、Hレベル(論理値“1”)とした構成でもよ
い。
作するように説明したが、論理が逆であっても本発明の
本質を変えるものではなく、なんら問題ない。したがっ
て、たとえばLレベル3を接地電位でなく、電源電位に
接続して、Hレベル(論理値“1”)とした構成でもよ
い。
【0031】
【発明の効果】請求項1または3記載の発明によれば、
従来に比べて簡単な構成でデータ転送を行うことがで
き、回路の複雑化や面積の増大を防止することができ
る。
従来に比べて簡単な構成でデータ転送を行うことがで
き、回路の複雑化や面積の増大を防止することができ
る。
【0032】また請求項2または3記載の発明によれ
ば、一語転送の場合に一語を転送して次の一語を転送す
るまでの間に、割込み処理を実行することができる。
ば、一語転送の場合に一語を転送して次の一語を転送す
るまでの間に、割込み処理を実行することができる。
【図1】本発明の一実施例におけるデータ転送装置の構
成図
成図
【図2】従来のデータ転送装置の構成図
1 データ転送起動信号 2 データ転送起動信号 3 接地電位(Lレベル) 4 セレクタ 5 セレクト信号 6 レジスタ 7 データ転送開始信号 8 DMA 9 データ転送終了信号 10 割込みコントローラー 11a〜13a 割込み検出レジスタ 11b〜13b 割込み許可レジスタ 14 CPU 15 割込み要求信号 16 バス開放要求信号
Claims (3)
- 【請求項1】 データ転送開始信号によりデータ転送を
開始しデータ転送が終了するとデータ転送終了信号を出
力するダイレクト・メモリ・アクセスと、データ転送起
動信号とデータ転送起動抑止信号のいずれかを選択し、
選択した前記いずれかの信号を前記ダイレクト・メモリ
・アクセスに供給して、前記ダイレクト・メモリ・アク
セスのデータ転送開始信号の出力を制御するセレクタ
と、前記データ転送起動信号とデータ転送起動抑止信号
のいずれかを選択するためのセレクト信号を前記セレク
タに供給するレジスタとを有し、前記レジスタは前記ダ
イレクト・メモリ・アクセスからのデータ転送終了信号
を受けると、前記セレクタに対してデータ転送起動抑止
信号を選択するように制御することを特徴とするデータ
転送装置。 - 【請求項2】 データ転送開始信号を受けてデータを転
送するダイレクト・メモリ・アクセスと、複数のデータ
転送起動信号のいずれかを選択し、選択した前記いずれ
かの信号を前記ダイレクト・メモリ・アクセスに供給し
て、前記ダイレクト・メモリ・アクセスのデータ転送開
始信号の出力を制御するセレクタと、前記複数のデータ
転送起動信号のいずれかを保持し、前記保持したデータ
転送起動信号を割込み要求信号としてCPUへ出力する
割込みコントローラとを有したデータ転送装置。 - 【請求項3】 データ転送開始信号によりデータ転送を
開始し、データ転送が終了するとデータ転送終了信号を
出力するダイレクト・メモリ・アクセスと、複数のデー
タ転送起動信号とデータ転送起動抑止信号のいずれかを
選択し、選択した前記いずれかの信号を前記ダイレクト
・メモリ・アクセスに供給して、前記ダイレクト・メモ
リ・アクセスのデータ転送開始信号の出力を制御するセ
レクタと、前記複数のデータ転送起動信号とデータ転送
起動抑止信号のいずれかを選択するためのセレクト信号
を前記セレクタに供給するレジスタと、前記複数のデー
タ転送起動信号のいずれかを保持し、前記保持したデー
タ転送起動信号を割込み要求信号としてCPUへ出力す
る割込みコントローラとを有し、前記レジスタは前記ダ
イレクト・メモリ・アクセスからのデータ転送終了信号
を受けると、前記セレクタに対してデータ転送起動抑止
信号を選択するように制御するデータ転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18458994A JPH0850567A (ja) | 1994-08-05 | 1994-08-05 | データ転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18458994A JPH0850567A (ja) | 1994-08-05 | 1994-08-05 | データ転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0850567A true JPH0850567A (ja) | 1996-02-20 |
Family
ID=16155857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18458994A Pending JPH0850567A (ja) | 1994-08-05 | 1994-08-05 | データ転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0850567A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012194693A (ja) * | 2011-03-15 | 2012-10-11 | Ricoh Co Ltd | インターフェース回路および画像形成装置 |
US9242565B2 (en) | 2011-08-25 | 2016-01-26 | Audi Ag | Method for braking of a motor vehicle |
-
1994
- 1994-08-05 JP JP18458994A patent/JPH0850567A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012194693A (ja) * | 2011-03-15 | 2012-10-11 | Ricoh Co Ltd | インターフェース回路および画像形成装置 |
US9242565B2 (en) | 2011-08-25 | 2016-01-26 | Audi Ag | Method for braking of a motor vehicle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1083303A (ja) | コプロセッサを使用するための電子回路及び方法 | |
US6115767A (en) | Apparatus and method of partially transferring data through bus and bus master control device | |
US20060010263A1 (en) | Direct memory access (DMA) devices, data transfer systems including DMA devices and methods of performing data transfer operations using the same | |
US5928348A (en) | Method of processing interrupt requests and information processing apparatus using the method | |
JPH0850567A (ja) | データ転送装置 | |
JP2004516547A (ja) | 中断制御装置 | |
JP2005165508A (ja) | ダイレクトメモリアクセスコントローラ | |
JPH04323755A (ja) | Dma装置 | |
JP3168845B2 (ja) | ディジタル信号処理装置 | |
JPS6146552A (ja) | 情報処理装置 | |
JPH05151143A (ja) | Dmaコントローラ内蔵コンピユータの割り込み処理方式 | |
JP3976958B2 (ja) | 複数のマスタデバイスを有する冗長化装置及びバス制御権切り換え方法 | |
JPH0736819A (ja) | Dmaデータ転送装置 | |
JPH0721117A (ja) | Dmaコントローラ | |
JP2011028725A (ja) | 半導体装置及びシリアルインタフェース回路 | |
JPH0285951A (ja) | 入出力バス・サイクル制御方式 | |
JPH07182272A (ja) | Dmaコントローラ回路 | |
JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
JPH0520165A (ja) | システムバス制御装置 | |
JPH0381832A (ja) | 割込制御回路 | |
JPS63292355A (ja) | Dma転送制御方式 | |
JPH04255056A (ja) | Dmaコントローラ | |
JPH0258152A (ja) | マイクロプロセッサ | |
JPH07319809A (ja) | プロセッサ | |
JPH05334176A (ja) | メモリアクセス方式 |