JPS6015150B2 - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS6015150B2 JPS6015150B2 JP56024302A JP2430281A JPS6015150B2 JP S6015150 B2 JPS6015150 B2 JP S6015150B2 JP 56024302 A JP56024302 A JP 56024302A JP 2430281 A JP2430281 A JP 2430281A JP S6015150 B2 JPS6015150 B2 JP S6015150B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- layer
- bonding
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置およびその製法に関し、特にその半
導体装置は基板とアルニゥムとの間に高融点金属膜を介
在させた高周波用トランジスタ（またはＩＣ）を対象と
する。
導体装置は基板とアルニゥムとの間に高融点金属膜を介
在させた高周波用トランジスタ（またはＩＣ）を対象と
する。
一般に高周波用のトランジスタまたはＩＣでは通常、不
純物の拡散層は非常に浅く、０．３〆以下に形成される
。
純物の拡散層は非常に浅く、０．３〆以下に形成される
。
このような浅い拡散層を用いた場合に、通常のアルミニ
ウムを用いて電極配線を形成すると、素子の製造工程中
の温度上昇によりアルミニウムとシリコンとが相互に拡
散し、浅いベース・ェミッタ接合を短絡する問題がある
。
ウムを用いて電極配線を形成すると、素子の製造工程中
の温度上昇によりアルミニウムとシリコンとが相互に拡
散し、浅いベース・ェミッタ接合を短絡する問題がある
。
そこで上記のような相互拡散を防止する必要があり、そ
の手段としてアルミニゥム蒸着膜とシリコン基体との間
にモリブデン、チタンあるいはクロム等の高融点金属膜
を介在させることが行われている。
の手段としてアルミニゥム蒸着膜とシリコン基体との間
にモリブデン、チタンあるいはクロム等の高融点金属膜
を介在させることが行われている。
上記のチタンおよびクロムはアルミニウムと低温、例え
ば４００〜４５０℃で反応し、金属間化合物を形成する
ので、配線の導体抵抗が増加する。このため、この温度
でアルミニウムと反応しないモリブデンを使用すること
が好ましい。しかしながら、上託したアルミニウムとモ
リブデンとの重ね膜により配線を形成し、配線の一部を
ボンディングパッド（外部接続部）として、ここに超音
波ボンディングによりアルミニウム線を接続しようとす
ると、基板の表面絶縁膜とモリブデンとの間でパッド部
分が剥離し、ボンディング不良を発生した。このような
ボンディング不良のあることは、特にべレット当りのボ
ンディング数の多いＩＣ，ＬＳＩ等においては大きな問
題となった。かかるパッド部分の剥離の原因について調
査した結果、モリブデンと絶縁膜の主体であるシリコン
酸化物との接着強度が小さいために、超音波ボンディン
グの際に作用する大きなせん断力により一層剥がれやす
くなることが明らかにされた。そこで本発明はボンディ
ングパッドの部分を配線と異ならせることにより、接着
強度を向上させたものである。したがって本発明の目的
は半導体装置において基板の半導体と配線材料との相互
拡散を生じることなく、しかもこの配線材料を使ったボ
ンディングパッドの基板への接着強度を向上させること
にある。
ば４００〜４５０℃で反応し、金属間化合物を形成する
ので、配線の導体抵抗が増加する。このため、この温度
でアルミニウムと反応しないモリブデンを使用すること
が好ましい。しかしながら、上託したアルミニウムとモ
リブデンとの重ね膜により配線を形成し、配線の一部を
ボンディングパッド（外部接続部）として、ここに超音
波ボンディングによりアルミニウム線を接続しようとす
ると、基板の表面絶縁膜とモリブデンとの間でパッド部
分が剥離し、ボンディング不良を発生した。このような
ボンディング不良のあることは、特にべレット当りのボ
ンディング数の多いＩＣ，ＬＳＩ等においては大きな問
題となった。かかるパッド部分の剥離の原因について調
査した結果、モリブデンと絶縁膜の主体であるシリコン
酸化物との接着強度が小さいために、超音波ボンディン
グの際に作用する大きなせん断力により一層剥がれやす
くなることが明らかにされた。そこで本発明はボンディ
ングパッドの部分を配線と異ならせることにより、接着
強度を向上させたものである。したがって本発明の目的
は半導体装置において基板の半導体と配線材料との相互
拡散を生じることなく、しかもこの配線材料を使ったボ
ンディングパッドの基板への接着強度を向上させること
にある。
そしてさらに、本発明の他の目的は上記半導体装置を容
易に形成することにある。
易に形成することにある。
以下、本発明を実施例にそって具体的に説明する。
．第１図は本発明をＩＣの２
層配線に適用した場合の例をその製造工程により示した
例である。
層配線に適用した場合の例をその製造工程により示した
例である。
‘ａ｝ 公知の方法によりＳｉ（シリコン）基体１上に
トランジスタのベース領域２、ェミッタ領域３を形成し
基体表面の熱酸化またはＣＶＤ（気相化学反応）法によ
るＳｉ０２膜４を形成し、ェミッタ領域に対し上記Ｓｉ
０２膜にコンタクト用穴５をあげる。（ｂー 上記Ｓｉ
基体に通常の真空蒸着法により白金（Ｐｔ〕を堆積する
。
トランジスタのベース領域２、ェミッタ領域３を形成し
基体表面の熱酸化またはＣＶＤ（気相化学反応）法によ
るＳｉ０２膜４を形成し、ェミッタ領域に対し上記Ｓｉ
０２膜にコンタクト用穴５をあげる。（ｂー 上記Ｓｉ
基体に通常の真空蒸着法により白金（Ｐｔ〕を堆積する
。
その後４００ｑｏ程度で数分加熱しＳｉとの低抵抗オー
ミックコンタクト層としてＰｔ‐Ｓｉ（白金シリサィド
）層６を形成する。なお、Ｓｉ０２膜４表面のＰｔはエ
ッチングにより取り除く。‘ｃ） 次に通常のスパッタ
リング装置で全面にＭｏをスパッタリングし約１０００
Ａの厚さにＭｏ膜７を堆積する。
ミックコンタクト層としてＰｔ‐Ｓｉ（白金シリサィド
）層６を形成する。なお、Ｓｉ０２膜４表面のＰｔはエ
ッチングにより取り除く。‘ｃ） 次に通常のスパッタ
リング装置で全面にＭｏをスパッタリングし約１０００
Ａの厚さにＭｏ膜７を堆積する。
このＭｏ膜７を形成する理由は、Ｐｔ−Ｓｉ層６に直接
Ａそ膜を形成するとＰｔ一Ｓｉ層６中のＳｉとそのＡそ
とが相互拡散するという問題を解決するためである。風
Ｓｉ基板１上にＳｉＱ膜４、Ｍｏ膜７が形成されたも
のの上にＡそを全面に葵着し、約６０００〜７０００Ａ
の厚さにＡそ膜９を形成する。
Ａそ膜を形成するとＰｔ一Ｓｉ層６中のＳｉとそのＡそ
とが相互拡散するという問題を解決するためである。風
Ｓｉ基板１上にＳｉＱ膜４、Ｍｏ膜７が形成されたも
のの上にＡそを全面に葵着し、約６０００〜７０００Ａ
の厚さにＡそ膜９を形成する。
【ｅ）ホトェッチングにより第１の配線パターンを形成
、この際にボンディングパッドは形成せず、パッドとの
接続部分までの配線を形成する。
、この際にボンディングパッドは形成せず、パッドとの
接続部分までの配線を形成する。
すなわち、Ｍｏ膜７とＡ〆膜９との重ね膜を同時パター
ニングして配線層を形成する。‘ｆ’層間絶縁膜、たと
えばＣＶＤ法によるＳｉＱ膜１０を６０００〜７０００
Ａの厚さに形成する。■ 層間絶縁膜にホトェッチング
によりコンタクトホール（スルーホール）１１を形成す
る。このスルーホ−ルは後からこの上に形成するボンデ
ィングパッド用のＡその下層がＳｉ０２と十分に接触す
るように形成する。仇）全面にＡそを蒸着、１〜１．５
仏のＡそ膜１２を形成する。
ニングして配線層を形成する。‘ｆ’層間絶縁膜、たと
えばＣＶＤ法によるＳｉＱ膜１０を６０００〜７０００
Ａの厚さに形成する。■ 層間絶縁膜にホトェッチング
によりコンタクトホール（スルーホール）１１を形成す
る。このスルーホ−ルは後からこの上に形成するボンデ
ィングパッド用のＡその下層がＳｉ０２と十分に接触す
るように形成する。仇）全面にＡそを蒸着、１〜１．５
仏のＡそ膜１２を形成する。
（ｉ） ホトヱッチングにより第２層配線のパターン１
２ａを形成、このとき同時にボンディングパッド１２ｂ
も形成される。
２ａを形成、このとき同時にボンディングパッド１２ｂ
も形成される。
しかる後、このボンディングパッド１２ｂには前述した
ように超音波ボンディングによりアルミニウム線すなわ
ちボンディング線を第１図ｉにおいて点線で示した如く
接続する。
ように超音波ボンディングによりアルミニウム線すなわ
ちボンディング線を第１図ｉにおいて点線で示した如く
接続する。
第２図は上記工程により得られた半導体装置の一部平面
図であり、第１層配線９と第２層配線１２ａとは第１層
配線の接続部９ｃにより接続されている。
図であり、第１層配線９と第２層配線１２ａとは第１層
配線の接続部９ｃにより接続されている。
以上実施例で説明したごとき本発明によれば下記の理由
でその目的を達成でき、かつその効果もたらし得る。
でその目的を達成でき、かつその効果もたらし得る。
（１｝ ボンディングパッド部とＳｊ０２膜との接合部
は大部分の面積で第２層目のＡ夕とＳｉ０２とが直接に
接続する構造となり、ＡそとＳｉ０２とは接着強度が大
であるから、このボンディングパッドにボンディング線
を接続する際に、超音波ボンディングにより強い力が作
用してもボンディング部は剥れることはない。
は大部分の面積で第２層目のＡ夕とＳｉ０２とが直接に
接続する構造となり、ＡそとＳｉ０２とは接着強度が大
であるから、このボンディングパッドにボンディング線
を接続する際に、超音波ボンディングにより強い力が作
用してもボンディング部は剥れることはない。
また、このボンディングパッド下の絶縁被膜が特に熱酸
化によって形成したＳｉ０２である場合、そのＳｉ０２
はＣＶＤ法によって形成したＳｉ０２に比べて堅いため
、超音波ボンディング時のＳｉ０２へのエネルギー吸収
が少くなくい。それゆえ、ボンディングパッドに対して
ボンディング線は確実に接続される。‘２１ 従来のＡ
そ−Ｍｏ重ね構造ではボンディングの数の約１％のパッ
ド剥れによる不良があったが、本発明により０．０１％
以下に減少した。
化によって形成したＳｉ０２である場合、そのＳｉ０２
はＣＶＤ法によって形成したＳｉ０２に比べて堅いため
、超音波ボンディング時のＳｉ０２へのエネルギー吸収
が少くなくい。それゆえ、ボンディングパッドに対して
ボンディング線は確実に接続される。‘２１ 従来のＡ
そ−Ｍｏ重ね構造ではボンディングの数の約１％のパッ
ド剥れによる不良があったが、本発明により０．０１％
以下に減少した。
‘３’本発明の如くＭｏ−Ａその第１層配線とＡ〆のみ
の第２層配線を用いた２層配線構造のににおいても、一
般のＡ〆配線ＩＣのボンディングの場合と同じ歩蟹りで
製造することができる。前記実施例以外に本発明は下記
のような形態で実施ができる。
の第２層配線を用いた２層配線構造のににおいても、一
般のＡ〆配線ＩＣのボンディングの場合と同じ歩蟹りで
製造することができる。前記実施例以外に本発明は下記
のような形態で実施ができる。
Ｍｏ膜、すなわちＳｉ０２に対して接着強度の大きくな
い高融点金属膜は少なくとも半導体基体の電極コンタク
ト部に形成し、また、少なくともボンディングパッド部
とＳｉ０２との接着強度が十分であるに必要なＡそとＳ
ｉ０２の接着面積を得る範囲内において形成する。
い高融点金属膜は少なくとも半導体基体の電極コンタク
ト部に形成し、また、少なくともボンディングパッド部
とＳｉ０２との接着強度が十分であるに必要なＡそとＳ
ｉ０２の接着面積を得る範囲内において形成する。
電極コンタクト部のホールからボンディングパッドまで
の配線は抵抗を小さくするためにはＡでまたはＭｏとＡ
その２層とすることがのぞましく、Ｍｏを単独に用いて
もよいが、抵抗が大きく望ましくない。この発明はトラ
ンジスタ、ＩＣ、ＬＳＩ等のごとき半導体装置の電極形
成の際にすべて適用でき、特に高周波用および高速スイ
ッチング用半導体装置への適用は有効である。
の配線は抵抗を小さくするためにはＡでまたはＭｏとＡ
その２層とすることがのぞましく、Ｍｏを単独に用いて
もよいが、抵抗が大きく望ましくない。この発明はトラ
ンジスタ、ＩＣ、ＬＳＩ等のごとき半導体装置の電極形
成の際にすべて適用でき、特に高周波用および高速スイ
ッチング用半導体装置への適用は有効である。
第１図は本発明の半導体装置の製造工程時の断面図、第
２図は第１図ｉ工程に対応する一部平面図である。 １・・・Ｓｉ基板、２・・・ベース、３・・・ェミッタ
、４・・・Ｓｉ０２膜、５…コンタクト・ホール、６…
Ｐｔ−Ｓｉ層「 ７…Ｍｏ膜、９…配線（第１層）用Ａ
そ膜、９ａ…配線、９ｂ・・・ボンディングパッド、９
ｃ・・・接続部、１０…層間絶縁層（Ｓｉ０２）、１０
ａ…コンタクトホール、１１…スルーホール、１２…第
２層Ａそ膜、１２ｂ・・・ボンディングパッド。
２図は第１図ｉ工程に対応する一部平面図である。 １・・・Ｓｉ基板、２・・・ベース、３・・・ェミッタ
、４・・・Ｓｉ０２膜、５…コンタクト・ホール、６…
Ｐｔ−Ｓｉ層「 ７…Ｍｏ膜、９…配線（第１層）用Ａ
そ膜、９ａ…配線、９ｂ・・・ボンディングパッド、９
ｃ・・・接続部、１０…層間絶縁層（Ｓｉ０２）、１０
ａ…コンタクトホール、１１…スルーホール、１２…第
２層Ａそ膜、１２ｂ・・・ボンディングパッド。
Claims (1)
- １ 半導体基体の一主面にコンタクト用穴を有する絶縁
膜を形成する工程、上記絶縁膜を有する半導体基体の一
主面上に高融点金属膜を形成しその上にアルミニウム膜
を形成する工程、上記高融点金属膜とアルミニウム膜の
重ね膜を同時にパターニングして上記コンタクト用穴内
から上記絶縁膜上に延在する配線層を形成する工程、上
記重ね膜による配線層が形成された上記半導体基体の一
主面上に絶縁膜を形成する工程、上記絶縁膜を選択的に
除去して上記重ね膜による配線層の端部を選択的に露出
する工程、上記露出された重ね膜による配線層の端部を
覆いかつ上記重ね膜による配線層が形成されていない上
記半導体基体の一主面上に延びるアルミニウムから成る
ボンデイングパツドを形成する工程、上記ボンデイング
パツドにボンデイング線を接続する工程とを有すること
を特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56024302A JPS6015150B2 (ja) | 1981-02-23 | 1981-02-23 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56024302A JPS6015150B2 (ja) | 1981-02-23 | 1981-02-23 | 半導体装置の製法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48038735A Division JPS5756211B2 (ja) | 1973-04-06 | 1973-04-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56124245A JPS56124245A (en) | 1981-09-29 |
| JPS6015150B2 true JPS6015150B2 (ja) | 1985-04-17 |
Family
ID=12134372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56024302A Expired JPS6015150B2 (ja) | 1981-02-23 | 1981-02-23 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6015150B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173054U (ja) * | 1987-04-30 | 1988-11-10 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5863165A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 多層電極構造を有した半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4827496A (ja) * | 1971-08-10 | 1973-04-11 |
-
1981
- 1981-02-23 JP JP56024302A patent/JPS6015150B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4827496A (ja) * | 1971-08-10 | 1973-04-11 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173054U (ja) * | 1987-04-30 | 1988-11-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56124245A (en) | 1981-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734200A (en) | Polycide bonding pad structure | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| US4310569A (en) | Method of adhesion of passivation layer to gold metalization regions in a semiconductor device | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPS6015150B2 (ja) | 半導体装置の製法 | |
| JP2782801B2 (ja) | 半導体装置の配線構造 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JPH0730095A (ja) | 半導体装置及びその製造方法 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JPS5847854B2 (ja) | 半導体装置 | |
| JPS5915492B2 (ja) | 半導体装置の製造方法 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JP3324946B2 (ja) | Ｍｉｍキャパシタ及びその製造方法、並びに半導体装置及びその製造方法 | |
| JPS6218060A (ja) | 半導体装置 | |
| JPH01268150A (ja) | 半導体装置 | |
| JP3376745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2945010B2 (ja) | 半導体装置 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPS6364898B2 (ja) | ||
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| JPS5833833A (ja) | 半導体装置の電極形成法 | |
| JPH03295242A (ja) | 半導体装置 | |
| JPS639662B2 (ja) | ||
| JPH0823008A (ja) | 半導体装置の接続用パッド構造 |