JPS6217733B2 - - Google Patents
Info
- Publication number
- JPS6217733B2 JPS6217733B2 JP17331179A JP17331179A JPS6217733B2 JP S6217733 B2 JPS6217733 B2 JP S6217733B2 JP 17331179 A JP17331179 A JP 17331179A JP 17331179 A JP17331179 A JP 17331179A JP S6217733 B2 JPS6217733 B2 JP S6217733B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- data signal
- display device
- signal line
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 37
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 210000004027 cell Anatomy 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は信号線及び選択線をマトリツクス状に
形成し、信号線と選択線の各交点に能動素子を形
成したマトリツクス表示装置に関するものであ
り、該表示システムの素子数の低減化を目的とす
る。
形成し、信号線と選択線の各交点に能動素子を形
成したマトリツクス表示装置に関するものであ
り、該表示システムの素子数の低減化を目的とす
る。
液晶表示装置は低消費電力であるという特徴の
ために完全に時計、電卓の表示とした定着した。
ために完全に時計、電卓の表示とした定着した。
ところが、これらに用いられている表示も大部
分は、７セグメントを用いた数表示やシンボルマ
ークであり、一層の多機能化が図られている今日
では、表示機能に限界が生じて来ている。このよ
うな背景のもとに考えられ、一部実用されて来て
いるのがドツトマトリツクス表示である。ところ
がドツトマトリツクス表示は多桁のマルチプレク
ス駆動が必要であるため、非選択点のクロストー
ク選択点の低コントラスト等の問題が存在し、電
卓で一部実用化されているのみである。
分は、７セグメントを用いた数表示やシンボルマ
ークであり、一層の多機能化が図られている今日
では、表示機能に限界が生じて来ている。このよ
うな背景のもとに考えられ、一部実用されて来て
いるのがドツトマトリツクス表示である。ところ
がドツトマトリツクス表示は多桁のマルチプレク
ス駆動が必要であるため、非選択点のクロストー
ク選択点の低コントラスト等の問題が存在し、電
卓で一部実用化されているのみである。
液晶のマルチプレクス駆動に起因する諸問題を
解決するために次のような表示装置がある。即ち
液晶を封入するセルの２枚の基板のうちの１枚の
基板上の各画素に能動素子を形成した液晶表示装
置である。第１図はこのような液晶表示装置の一
画素分の等価回路図である。該液晶表示装置は選
択線１、信号線２、書き込みトランジスタ３、信
号保持コンデンサー４、液晶駆動電極の作るコン
デンサー５から構成されている。選択線１が選択
されると該当する画素の各書き込みトランジスタ
３がON状態となり信号線２に加えられている表
示信号がコンデンサー４，５に貯えられる。該選
択線上の画素の書き込みが終ると次の選択線が選
択されて、順次、各画素に表示信号が書き込まれ
て行く。そして、全画素が書き込まれた後、再び
最初の選択線が選択されるという動作を繰り返
す。
解決するために次のような表示装置がある。即ち
液晶を封入するセルの２枚の基板のうちの１枚の
基板上の各画素に能動素子を形成した液晶表示装
置である。第１図はこのような液晶表示装置の一
画素分の等価回路図である。該液晶表示装置は選
択線１、信号線２、書き込みトランジスタ３、信
号保持コンデンサー４、液晶駆動電極の作るコン
デンサー５から構成されている。選択線１が選択
されると該当する画素の各書き込みトランジスタ
３がON状態となり信号線２に加えられている表
示信号がコンデンサー４，５に貯えられる。該選
択線上の画素の書き込みが終ると次の選択線が選
択されて、順次、各画素に表示信号が書き込まれ
て行く。そして、全画素が書き込まれた後、再び
最初の選択線が選択されるという動作を繰り返
す。
書き込みトランジスタ３は通常の単結晶シリコ
ンウエハ上のMOSトランジスタやガラス基板上
にCdSeの薄膜を蒸着して形成する薄膜トランジ
スタ（TFT）である。以下、本発明の説明は単
結晶シリコンウエハ上のMOSトランジスタとす
る。
ンウエハ上のMOSトランジスタやガラス基板上
にCdSeの薄膜を蒸着して形成する薄膜トランジ
スタ（TFT）である。以下、本発明の説明は単
結晶シリコンウエハ上のMOSトランジスタとす
る。
選択線が選択されてから次に選択されるまでの
期間Tf信号が保持されるためには、Tf＜ｒ（ＣH
＋ＣL）となる。ここで、ｒはトランジスタ３の
OFF抵抗ｒpFTと液晶層のリーク抵抗ｒLCの並列
合成抵抗である。（即ち、ｒ＝ｒｐＦＦ ｒＬＣ／ｒｏ
ＦＴ＋ｒＬＣ）例え ば、画素寸法150μｍ×100μｍとし、液晶層の厚
み８μｍとすれば、液晶層の作る容量は0.2〜
0.3PFであり、ｒ〓1010Ω程度であるので時定数
は３ｍｓ程度となる。液晶の交流駆動の周波数は
通常30Hz程度であり、一周期に一つの選択線が
２回選択されるから、Tf〓15ｍｓとなる。従つ
て、液晶層の作るコンデンサーのみで信号を保持
できない。そこで、1.5PF程度の信号保持コンデ
ンサー４が必要となる。ところが、本来は液晶層
の作るコンデンサーのみを充電し、液晶層のリー
ク電流のみを供給すれば良いのであるが、信号保
持のために容量の大きなコンデンサーを充放電し
て消費電力を上げている。コンデンサー４と５に
充電する信号が毎回同じレベルならば、該電力の
損失も少なくなるが、交流駆動を行なうために静
止画像においても、毎回違う信号が入力されるた
めに、該消費電力は大きくなる。このような液晶
表示装置をウオツチ等の携帯型情報機器に用いる
と電池寿命が短くなる欠点がある。そこで考えら
れたのが第２図のセルを持つ表示装置である。
期間Tf信号が保持されるためには、Tf＜ｒ（ＣH
＋ＣL）となる。ここで、ｒはトランジスタ３の
OFF抵抗ｒpFTと液晶層のリーク抵抗ｒLCの並列
合成抵抗である。（即ち、ｒ＝ｒｐＦＦ ｒＬＣ／ｒｏ
ＦＴ＋ｒＬＣ）例え ば、画素寸法150μｍ×100μｍとし、液晶層の厚
み８μｍとすれば、液晶層の作る容量は0.2〜
0.3PFであり、ｒ〓1010Ω程度であるので時定数
は３ｍｓ程度となる。液晶の交流駆動の周波数は
通常30Hz程度であり、一周期に一つの選択線が
２回選択されるから、Tf〓15ｍｓとなる。従つ
て、液晶層の作るコンデンサーのみで信号を保持
できない。そこで、1.5PF程度の信号保持コンデ
ンサー４が必要となる。ところが、本来は液晶層
の作るコンデンサーのみを充電し、液晶層のリー
ク電流のみを供給すれば良いのであるが、信号保
持のために容量の大きなコンデンサーを充放電し
て消費電力を上げている。コンデンサー４と５に
充電する信号が毎回同じレベルならば、該電力の
損失も少なくなるが、交流駆動を行なうために静
止画像においても、毎回違う信号が入力されるた
めに、該消費電力は大きくなる。このような液晶
表示装置をウオツチ等の携帯型情報機器に用いる
と電池寿命が短くなる欠点がある。そこで考えら
れたのが第２図のセルを持つ表示装置である。
即ち、選択線１及び１と逆位相の信号の乗つた
選択線１、信号線２、書き込みトランスミツシヨ
ンゲート６、インバータ７，８、トランスミツシ
ヨンゲート９、セグメント信号切換用トランスミ
ツシヨンゲート１０，１１、セグメントON信号
線１２、セグメントOFF信号線１３、液晶層の
作るコンデンサー５から構成されている。書き込
み時には、選択線１は“Ｈ”となり、トランスミ
ツシヨンゲート（以下T.G.と略す）６はON状
態、TG９はOFF状態となり、信号線２の上のデ
ータがインバータ７のゲートに書き込まれる。
選択線１、信号線２、書き込みトランスミツシヨ
ンゲート６、インバータ７，８、トランスミツシ
ヨンゲート９、セグメント信号切換用トランスミ
ツシヨンゲート１０，１１、セグメントON信号
線１２、セグメントOFF信号線１３、液晶層の
作るコンデンサー５から構成されている。書き込
み時には、選択線１は“Ｈ”となり、トランスミ
ツシヨンゲート（以下T.G.と略す）６はON状
態、TG９はOFF状態となり、信号線２の上のデ
ータがインバータ７のゲートに書き込まれる。
次に、書き込みが終つて選択線１が“Ｌ”とな
るとTG６はOFF状態、TG９はON状態となりデ
ータがインバータ７と８の回路にラツチされる。
インバータ７の出力が“Ｌ”ならば、TG１０は
ON状態、TG１１はOFF状態となり、セグメン
トのON信号線１２からの信号が入力され、液晶
はON状態となる。逆に、インバータ７の出力が
“Ｈ”ならば、TG１０はOFF状態、TG１１は
ON状態となり、セグメントのOFF信号線１３か
らの信号が液晶に印加され、液晶はOFF状態と
なる。このとき、セグメントのON、OFF信号
（それぞれＥON、ＥOFFと呼ぶ）及び液晶のもう一
方の電極に加わる信号COMは第３図のように表
わされる。即ち、ＥONとＥOFFは逆位相の矩形波
であり、ＥOFFとCOMは全く同じ波形である。
るとTG６はOFF状態、TG９はON状態となりデ
ータがインバータ７と８の回路にラツチされる。
インバータ７の出力が“Ｌ”ならば、TG１０は
ON状態、TG１１はOFF状態となり、セグメン
トのON信号線１２からの信号が入力され、液晶
はON状態となる。逆に、インバータ７の出力が
“Ｈ”ならば、TG１０はOFF状態、TG１１は
ON状態となり、セグメントのOFF信号線１３か
らの信号が液晶に印加され、液晶はOFF状態と
なる。このとき、セグメントのON、OFF信号
（それぞれＥON、ＥOFFと呼ぶ）及び液晶のもう一
方の電極に加わる信号COMは第３図のように表
わされる。即ち、ＥONとＥOFFは逆位相の矩形波
であり、ＥOFFとCOMは全く同じ波形である。
上記のような液晶表示装置を実際に時計等のシ
ステムとして考えてみる。第４図は該システムの
ブロツク図であり、中央演算処理装置（CPU）
１４、リードオンリーメモリ（ROM）１５、表
示装置以外の入出力装置インターフエース１６、
ランダムアクセスメモリ（RAM）１７、列ドラ
イバー１８、行選択デコーダ１９、液晶表示装置
２０、データバス２１、アドレスバス２２で構成
されている。CPU１４はROM１５に貯えられた
プログラムに従つて種々の機能を実施してゆく。
ステムとして考えてみる。第４図は該システムの
ブロツク図であり、中央演算処理装置（CPU）
１４、リードオンリーメモリ（ROM）１５、表
示装置以外の入出力装置インターフエース１６、
ランダムアクセスメモリ（RAM）１７、列ドラ
イバー１８、行選択デコーダ１９、液晶表示装置
２０、データバス２１、アドレスバス２２で構成
されている。CPU１４はROM１５に貯えられた
プログラムに従つて種々の機能を実施してゆく。
また、ROMの中には、各種の文字や図形等が
記憶されている。RAMには、CPUが処理したデ
ータを一時記憶しておく機能が有り、特に、パネ
ルの一画素に対応して一つのアドレスが対応する
アドレス群がある。（この表示専用のRAM領域を
ビデオRAMという）即ち、表示装置のパターン
に対応してRAMのエリアが設けられ、このエリ
アからのデータがデータバス２１を通して、列ド
ライバー１８に転送され、第２図の信号線２に供
給される。この時、該データに対応するコードが
行デコーダ１９に供給される。すると、選択線１
が選択され対応する画素の記憶セルにデータが入
力されるのである。このように、RAM１７の中
と表示装置の中に同じデータを保持するための記
憶セルを二つもつていることになる。このこと
は、システム全体を構成する素子数が増大する大
きな原因となる。特に、時計のように空間的な大
きさや消費電力の点で大きな制約のある場合に
は、非常に大きな問題となる。本発明はかかる欠
点を鑑みてなされたものであり以下に詳しく説明
する。
記憶されている。RAMには、CPUが処理したデ
ータを一時記憶しておく機能が有り、特に、パネ
ルの一画素に対応して一つのアドレスが対応する
アドレス群がある。（この表示専用のRAM領域を
ビデオRAMという）即ち、表示装置のパターン
に対応してRAMのエリアが設けられ、このエリ
アからのデータがデータバス２１を通して、列ド
ライバー１８に転送され、第２図の信号線２に供
給される。この時、該データに対応するコードが
行デコーダ１９に供給される。すると、選択線１
が選択され対応する画素の記憶セルにデータが入
力されるのである。このように、RAM１７の中
と表示装置の中に同じデータを保持するための記
憶セルを二つもつていることになる。このこと
は、システム全体を構成する素子数が増大する大
きな原因となる。特に、時計のように空間的な大
きさや消費電力の点で大きな制約のある場合に
は、非常に大きな問題となる。本発明はかかる欠
点を鑑みてなされたものであり以下に詳しく説明
する。
RAM１７と表示装置２０の中に重複して同じ
データを保持する記憶セルを持つため素子数の増
大を招く結果となつている。そこで、表示装置２
０の中の記憶セルが、RAM１７の中の記憶セル
の役割を果せば良い。表示装置の各画素の表示デ
ータを保持し各画素に送り出す役割を表示装置２
０の中の記憶セルは行つているが、RAM１７の
中のビデオRAMにはもう一つの役割がある。即
ち、ビデオRAMはデータバス２１を通してCPU
へデータを供給し、CPUは該データに処理を施
し、また、ビデオRAMに出力する。例えば、ゲ
ーム等の表示で一つの画素が動くときなどは、あ
る時間での座標をビデオRAMからCPUに供給
し、CPUはこの座標データを次の時間に表示す
る座標データに変換し、ビデオRAMに供給す
る。
データを保持する記憶セルを持つため素子数の増
大を招く結果となつている。そこで、表示装置２
０の中の記憶セルが、RAM１７の中の記憶セル
の役割を果せば良い。表示装置の各画素の表示デ
ータを保持し各画素に送り出す役割を表示装置２
０の中の記憶セルは行つているが、RAM１７の
中のビデオRAMにはもう一つの役割がある。即
ち、ビデオRAMはデータバス２１を通してCPU
へデータを供給し、CPUは該データに処理を施
し、また、ビデオRAMに出力する。例えば、ゲ
ーム等の表示で一つの画素が動くときなどは、あ
る時間での座標をビデオRAMからCPUに供給
し、CPUはこの座標データを次の時間に表示す
る座標データに変換し、ビデオRAMに供給す
る。
従つて、表示装置２０内の各画素の記憶セルが
ビデオRAMの働きを行なうためには、表示デー
タを列ドライバ１８から入力するだけでなく、デ
ータバス２１へ出力できなければならない。本発
明はかかる点に着目して表示装置２０の各画素の
記憶セルからデータを取り出せるセル構成を採る
ことを特徴としている。
ビデオRAMの働きを行なうためには、表示デー
タを列ドライバ１８から入力するだけでなく、デ
ータバス２１へ出力できなければならない。本発
明はかかる点に着目して表示装置２０の各画素の
記憶セルからデータを取り出せるセル構成を採る
ことを特徴としている。
第５図は本発明の実施例１の液晶表示装置の一
画素分の等価回路図である。第２図の液晶表示装
置の一画素のセル構成と大体同じであるが、TG
２３及び読み出し選択信号線２４と逆位相の信号
線２４が増設されている。即ち、読み出し選択信
号で制御されるTG２３を介してインバータ７の
出力端子と信号線２が結ばれている。従つて、信
号線２をフローテイング状態にして、読み出し選
択信号線２４をＨ（即ち２４はＬ）とすると、
TG２３はON状態となり、インバータ７と８の記
憶セルで保持されているデータが信号線２上に送
り出される。該データは列ドライバ１８を通して
データバス２１に転送されCPUに供給される。
画素分の等価回路図である。第２図の液晶表示装
置の一画素のセル構成と大体同じであるが、TG
２３及び読み出し選択信号線２４と逆位相の信号
線２４が増設されている。即ち、読み出し選択信
号で制御されるTG２３を介してインバータ７の
出力端子と信号線２が結ばれている。従つて、信
号線２をフローテイング状態にして、読み出し選
択信号線２４をＨ（即ち２４はＬ）とすると、
TG２３はON状態となり、インバータ７と８の記
憶セルで保持されているデータが信号線２上に送
り出される。該データは列ドライバ１８を通して
データバス２１に転送されCPUに供給される。
このようなセル構成を持つ液晶表示装置を用い
ることによりビデオRAMは省略することが出来
るので、システム全体の素子数を減らすことが出
来る。ところが、第５図の回路構成では、信号線
２がフローテイング状態でしか読み出しが出来な
い。即ち、一行でも書き込み中の時は、ドライバ
１８からのデータが供給されているため、信号線
２が占有されているので読み出しができないとい
う欠点が生ずる。特にウオツチは消費電力の制約
が大きく、書き込みクロツクの周波数が低く、書
き込み時間が長くなり、読み出せる時間が短くな
り使い方が難しくなる。
ることによりビデオRAMは省略することが出来
るので、システム全体の素子数を減らすことが出
来る。ところが、第５図の回路構成では、信号線
２がフローテイング状態でしか読み出しが出来な
い。即ち、一行でも書き込み中の時は、ドライバ
１８からのデータが供給されているため、信号線
２が占有されているので読み出しができないとい
う欠点が生ずる。特にウオツチは消費電力の制約
が大きく、書き込みクロツクの周波数が低く、書
き込み時間が長くなり、読み出せる時間が短くな
り使い方が難しくなる。
該問題を解決するために考えられたのが第６図
を一画素の等価回路図とする実施例２である。即
ち、第５図のセルに列方向に走る読み出し信号線
２５を増設しただけである。従つて、信号線２は
書き込み信号専用となるので、信号線２の状態に
依らず読み出しが出来る。読み出しデータは専用
のバスインターフエースを通つてデータバス２１
へ供給されるのである。
を一画素の等価回路図とする実施例２である。即
ち、第５図のセルに列方向に走る読み出し信号線
２５を増設しただけである。従つて、信号線２は
書き込み信号専用となるので、信号線２の状態に
依らず読み出しが出来る。読み出しデータは専用
のバスインターフエースを通つてデータバス２１
へ供給されるのである。
このような実施例１、実施例２の液晶表示装置
を用いれば、従来はマルチプレクス駆動でしか駆
動できなかつたマトリツクス表示をスタテイツク
駆動することが可能となり、かつ、消費電力の低
い素子数の少ないシステムが可能となるのであり
本発明の効果は非常に大きい。
を用いれば、従来はマルチプレクス駆動でしか駆
動できなかつたマトリツクス表示をスタテイツク
駆動することが可能となり、かつ、消費電力の低
い素子数の少ないシステムが可能となるのであり
本発明の効果は非常に大きい。
本発明の実施にあたつては、パネル用のICチ
ツプの素子数が多いことによる歩留りが問題とな
る。実施例１、２ともに素子数は一画素当たり１
４素子となり、画素の寸法を350μｍ×250μｍ程
度とすれば、１mm2当たりの素子密度は150素子で
あり、現在の超LSI技術ならば、充分に余裕を持
つた設計を行なつて歩留りの向上を図ることがで
きる。また、TG９はインバータ８の出力インピ
ーダンスを高く設計することにより省略も可能で
ある。
ツプの素子数が多いことによる歩留りが問題とな
る。実施例１、２ともに素子数は一画素当たり１
４素子となり、画素の寸法を350μｍ×250μｍ程
度とすれば、１mm2当たりの素子密度は150素子で
あり、現在の超LSI技術ならば、充分に余裕を持
つた設計を行なつて歩留りの向上を図ることがで
きる。また、TG９はインバータ８の出力インピ
ーダンスを高く設計することにより省略も可能で
ある。
本発明の液晶パネルに使用する液晶の動作モー
ドは、基板が１枚はSiウエハであり、光が透過せ
ず、反射面に偏光特性を持たせることも困難であ
るので、ゲスト−ホスト（GH）モード、動的散
乱（DSM）モードが考えられるが、低消費電力
という点でGHモードが有利であろう。
ドは、基板が１枚はSiウエハであり、光が透過せ
ず、反射面に偏光特性を持たせることも困難であ
るので、ゲスト−ホスト（GH）モード、動的散
乱（DSM）モードが考えられるが、低消費電力
という点でGHモードが有利であろう。
このように、本発明の使用により、時計等の小
型携帯機器用の低消費電力なマトリツクス液晶表
示装置使用システムの素子数を減らすことができ
時計等の小型携帯機器の多機能化が促進される。
型携帯機器用の低消費電力なマトリツクス液晶表
示装置使用システムの素子数を減らすことができ
時計等の小型携帯機器の多機能化が促進される。
第１図は従来の能動素子付マトリツクスパネル
の一画素の等価回路図。 １……選択線、２……信号線、３……書き込み
トランジスタ、４……信号保持コンデンサー、５
……液晶層の作るコンデンサー。 第２図は論理的に信号を保持する表示装置の一
画素分の等価回路。 ６……書き込みTG、７，８……インバータ、
９……TG、１０，１１……セグメント信号切換
用TG、１２……セグメントON信号線、１３……
セグメントOFF信号線。 第３図は第２図のセグメントON、OFF信号波
形及び液晶のもう一方の電極に加わる電圧波形の
図。第４図は第２図の表示装置を用いたシステム
のブロツク図。 １４……CPU、１５……ROM、１６……入出
力装置インタフエース、１７……RAM、１８…
…列ドライバ、１９……行選択デコーダ、２０…
…液晶表示装置、２１……データバス、２２……
アドレスバス。 第５図は実施例１の一画素分の等価回路。 ２３……TG、２４……読み出し選択信号線。 第６図は実施例２の一画素分の等価回路。 ２５……読み出し信号線。
の一画素の等価回路図。 １……選択線、２……信号線、３……書き込み
トランジスタ、４……信号保持コンデンサー、５
……液晶層の作るコンデンサー。 第２図は論理的に信号を保持する表示装置の一
画素分の等価回路。 ６……書き込みTG、７，８……インバータ、
９……TG、１０，１１……セグメント信号切換
用TG、１２……セグメントON信号線、１３……
セグメントOFF信号線。 第３図は第２図のセグメントON、OFF信号波
形及び液晶のもう一方の電極に加わる電圧波形の
図。第４図は第２図の表示装置を用いたシステム
のブロツク図。 １４……CPU、１５……ROM、１６……入出
力装置インタフエース、１７……RAM、１８…
…列ドライバ、１９……行選択デコーダ、２０…
…液晶表示装置、２１……データバス、２２……
アドレスバス。 第５図は実施例１の一画素分の等価回路。 ２３……TG、２４……読み出し選択信号線。 第６図は実施例２の一画素分の等価回路。 ２５……読み出し信号線。
Claims (1)
- １ 一対の基板内に液晶が封入され、前記基板の
一方には複数のデータ信号線及び複数の選択線が
マトリツクス状に配列され、前記複数のデータ信
号線及び前記複数の選択線の各交点に形成された
液晶駆動電極、前記液晶駆動電極に直接接続され
ているデータ信号保持手段、前記データ信号保持
手段へ前記データ信号線からのデータ信号を供給
するスイツチ手段を有している液晶表示装置にお
いて、外部制御手段からの指示信号により前記デ
ータ信号保持手段に保持されているデータ信号を
読み出すゲート手段、前記ゲート手段からのデー
タ信号を前記外部制御手段へ供給するデータ信号
供給手段、前記指示信号を前記ゲート手段へ供給
する選択信号線を具備することを特徴とする液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17331179A JPS5692494A (en) | 1979-12-26 | 1979-12-26 | Liquid crystal display device for timepiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17331179A JPS5692494A (en) | 1979-12-26 | 1979-12-26 | Liquid crystal display device for timepiece |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5692494A JPS5692494A (en) | 1981-07-27 |
| JPS6217733B2 true JPS6217733B2 (ja) | 1987-04-20 |
Family
ID=15958087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17331179A Granted JPS5692494A (en) | 1979-12-26 | 1979-12-26 | Liquid crystal display device for timepiece |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5692494A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220185A (ja) * | 1982-06-17 | 1983-12-21 | セイコーインスツルメンツ株式会社 | 表示素子 |
| JPS5967592A (ja) * | 1982-10-06 | 1984-04-17 | セイコーインスツルメンツ株式会社 | 表示装置 |
| JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| US20060066596A1 (en) * | 2004-09-27 | 2006-03-30 | Sampsell Jeffrey B | System and method of transmitting video data |
-
1979
- 1979-12-26 JP JP17331179A patent/JPS5692494A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5692494A (en) | 1981-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3477626B1 (en) | Oled display panel and oled display device | |
| KR100467990B1 (ko) | 표시 장치 | |
| JP3630489B2 (ja) | 液晶表示装置 | |
| CN100460971C (zh) | 图像显示装置 | |
| CN101276110A (zh) | 液晶装置、像素电路、有源矩阵基板及电子设备 | |
| US10852591B2 (en) | Image display device | |
| JPS59116685A (ja) | 画像表示装置 | |
| JPH0546929B2 (ja) | ||
| JPS6064395A (ja) | アクティブパネル用集積回路基板 | |
| JP2002175040A (ja) | 表示装置及びその駆動方法 | |
| JP2001242819A (ja) | 電気光学装置及び電子機器 | |
| US8860646B2 (en) | Liquid crystal display device | |
| US7257007B2 (en) | Spacers for cells having spaced opposed substrates | |
| JP2007094262A (ja) | 電気光学装置及び電子機器 | |
| JPS6217733B2 (ja) | ||
| JPH09243995A (ja) | アクティブマトリックスアレイと液晶表示装置及びその駆動方法 | |
| US4825202A (en) | Control means for an integrated memory matrix display and its control process | |
| JP2003177717A (ja) | 表示装置 | |
| JPS58143389A (ja) | 画像表示装置 | |
| JPS6217732B2 (ja) | ||
| JP2002156953A (ja) | 表示装置およびその駆動方法 | |
| JP2003099018A (ja) | 平面表示装置 | |
| JPS59214075A (ja) | アクテイブパネル用集積回路基板 | |
| JP2002162947A (ja) | 表示装置 | |
| JPS59214898A (ja) | 記憶型アクテイブパネルの表示システム |