JPS62169252A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS62169252A JPS62169252A JP1005886A JP1005886A JPS62169252A JP S62169252 A JPS62169252 A JP S62169252A JP 1005886 A JP1005886 A JP 1005886A JP 1005886 A JP1005886 A JP 1005886A JP S62169252 A JPS62169252 A JP S62169252A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- transfer
- data
- bit
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕 ゛
本発明は、ビット幅の異なる複数のプロセッサバスを接
続するデータ処理システムに係わり。
続するデータ処理システムに係わり。
特にプロセッサ間の転送遅延時間が大となるデータ転送
バスを有するデータ処理システムに好適なデータ転送方
式に関する。
バスを有するデータ処理システムに好適なデータ転送方
式に関する。
ビット幅の異なる複数のプロセッサバスを接続する方法
として、例えば、特開昭59−100931号公報に示
されるように、バス間を接続するバッファレジスタを用
い、例えば、16ビツトのCPUバスから8ビツトのC
PUバスへ転送する際、16ビツトバスのレジスタセッ
トが1回に対し、8ビツトバスへの送出は2回となるた
め、16ビツトのCPUはレジスタの書き込みを1回行
なった後、1回アイドル状態となる。
として、例えば、特開昭59−100931号公報に示
されるように、バス間を接続するバッファレジスタを用
い、例えば、16ビツトのCPUバスから8ビツトのC
PUバスへ転送する際、16ビツトバスのレジスタセッ
トが1回に対し、8ビツトバスへの送出は2回となるた
め、16ビツトのCPUはレジスタの書き込みを1回行
なった後、1回アイドル状態となる。
同様に8ビツト系より16ビツト系への転送時、8ビツ
トのCPUが2回レジスタに書き込む間16ビツト系は
1回読取ればよい。
トのCPUが2回レジスタに書き込む間16ビツト系は
1回読取ればよい。
この方法は、転送レジスタの読取回数の整合方法は述べ
ているが、バス間の転送遅延時間が大となる場合例えば
両バス間に転送バスを持つような場合の問題を認識して
いない。
ているが、バス間の転送遅延時間が大となる場合例えば
両バス間に転送バスを持つような場合の問題を認識して
いない。
次に、バス転送において、データ転送速度を可変にする
例として1例えば特開昭58−127227号公報に示
されるように、データ転送速度をデータの転送保持信号
を用いて、受信完了まで保持信号を保持させるという方
法である。
例として1例えば特開昭58−127227号公報に示
されるように、データ転送速度をデータの転送保持信号
を用いて、受信完了まで保持信号を保持させるという方
法である。
この方法は、同期バスシステムにおいて、転送速度を保
持信号の作用により、送出受取装置対の低い方に速度を
調整する方法を示しているが、ビット幅の異なるバス間
における転送速度の可変方法については認識されていな
い。
持信号の作用により、送出受取装置対の低い方に速度を
調整する方法を示しているが、ビット幅の異なるバス間
における転送速度の可変方法については認識されていな
い。
〔発明の目的〕
本発明の目的は、ビット幅の異なる複数のプロセッサシ
ステムを接続する際に、転送遅延時間が問題となるバス
転送の転送遅延時間余裕度を増大させる方法を提供する
ことにある。
ステムを接続する際に、転送遅延時間が問題となるバス
転送の転送遅延時間余裕度を増大させる方法を提供する
ことにある。
ビット幅の異なる複数のプロセッサシステムの一例とし
て、メインプロセッサが16ビツト。
て、メインプロセッサが16ビツト。
サブプロセッサが48ビツトの場合を考える。
メインプロセッサが48ビツトのデータをサブプロセッ
サに送出する場合、3マシンサイクルの転送レジスタ書
込みが必要である。
サに送出する場合、3マシンサイクルの転送レジスタ書
込みが必要である。
48ビツトのサブプロセッサがデータを受取るのは1マ
シンサイクルである。全転送バスがメインプロセッサの
ビット幅に等しい16ビツト幅の場合(48ビツトの転
送バスを使用すると、配線本数・素子数が増すため、1
6ビツト幅の転送バスにすることが多い)、48ビツト
のサブプロセッサの1マシンサイクルの間に。
シンサイクルである。全転送バスがメインプロセッサの
ビット幅に等しい16ビツト幅の場合(48ビツトの転
送バスを使用すると、配線本数・素子数が増すため、1
6ビツト幅の転送バスにすることが多い)、48ビツト
のサブプロセッサの1マシンサイクルの間に。
16ビツトのデータを3回転送しなければならない。
本発明においては、このような転送バスにおける遅延時
間が問題となるバス転送方式に対して、48ビツトのデ
ータ転送は、サブプロセッサの1マシンサイクルの間で
よいということに着目し1通常メインプロセッサとサブ
プロセッサのマシンサイクルが等しいのを、バス転送時
、サブプロセッサのマシンサイクルを3倍にすることに
より、転送バスに要求される転送速度°を1/3にする
ことができ、このことにより、バス転送の転送遅延時間
余裕度を増大することが可能となる。
間が問題となるバス転送方式に対して、48ビツトのデ
ータ転送は、サブプロセッサの1マシンサイクルの間で
よいということに着目し1通常メインプロセッサとサブ
プロセッサのマシンサイクルが等しいのを、バス転送時
、サブプロセッサのマシンサイクルを3倍にすることに
より、転送バスに要求される転送速度°を1/3にする
ことができ、このことにより、バス転送の転送遅延時間
余裕度を増大することが可能となる。
本発明の実施例を第1図に示すデータ処理システムのブ
ロック図により説明する。
ロック図により説明する。
メインプロセッサ1は16ビツトのビット幅を有してい
て、クロック発生器10よりメインクロック信号11の
結末を受けている。メインプロセッサ1の指令により、
16ビツトデータがメインプロセッサバス3に送出され
る6転送命令デコーダ2はメインプロセッサ1の送出す
るデータ解読し、I10出力命令の1つである転送バス
5への転送命令が出されたとき転送信号9を出力する。
て、クロック発生器10よりメインクロック信号11の
結末を受けている。メインプロセッサ1の指令により、
16ビツトデータがメインプロセッサバス3に送出され
る6転送命令デコーダ2はメインプロセッサ1の送出す
るデータ解読し、I10出力命令の1つである転送バス
5への転送命令が出されたとき転送信号9を出力する。
メインクロック信号11及びサブクロック信号13はマ
シンサイクルクロックと4相シフトクロツク(マシンサ
イクルの178クロツクを4相シフトしたもの)よりな
っている。転送信号9が出力されていないとき、サブク
ロック発生器13はメインクロック信号11をそのまま
サブクロック信号13として送出する。転送信号9が出
力されると、サブクロック発生器13はメインクロック
信号11を3倍の周期にした信号をサブクロック信号1
3として送出する。送信レジスタ4は転送信号9が出力
されているとき、メインプロセッサバス3のマシンサイ
クルに同期して、16ビツト単位にメインプロセッサバ
ス3上のデータをレジスタ1,2.3に取込む。送信レ
ジスタ4はレジスタ3のデータ取込完了後、転送バス5
へ16ビツトデータを3回連続して出力する。
シンサイクルクロックと4相シフトクロツク(マシンサ
イクルの178クロツクを4相シフトしたもの)よりな
っている。転送信号9が出力されていないとき、サブク
ロック発生器13はメインクロック信号11をそのまま
サブクロック信号13として送出する。転送信号9が出
力されると、サブクロック発生器13はメインクロック
信号11を3倍の周期にした信号をサブクロック信号1
3として送出する。送信レジスタ4は転送信号9が出力
されているとき、メインプロセッサバス3のマシンサイ
クルに同期して、16ビツト単位にメインプロセッサバ
ス3上のデータをレジスタ1,2.3に取込む。送信レ
ジスタ4はレジスタ3のデータ取込完了後、転送バス5
へ16ビツトデータを3回連続して出力する。
次に、転送バス5上のデータは、サブタロツク信号13
の対応する4相シフトクロツクにより、16ビツト単位
に、受信レジスタ6にレジスタ1,2.3と取込まれ、
48ビツトのサブプロセッサバス7へ一括して出力され
る。この転送バス5上のデータが、サブプロセッサバス
7に出力されるまでにかかる時間はサブプロセッサ8の
1マシンサイクル時間内となっている6次に第2図タイ
ムチャートについて簡単に説明する。図はメインプロセ
ッサマシンクロックと送信レジスタ4のデータの取込み
の関係及び、サブプロセッサマシンクロックと、受信レ
ジスタのデータ取込みの関係を示している。レジスタの
波形はレジスタの値を示しているが、レジスタの出力は
直接バスに出力されず、それぞれ対応するクロックタイ
ミングで、転送バスデータ及びサブプロセッサバスデー
タとしてバス出力される。
の対応する4相シフトクロツクにより、16ビツト単位
に、受信レジスタ6にレジスタ1,2.3と取込まれ、
48ビツトのサブプロセッサバス7へ一括して出力され
る。この転送バス5上のデータが、サブプロセッサバス
7に出力されるまでにかかる時間はサブプロセッサ8の
1マシンサイクル時間内となっている6次に第2図タイ
ムチャートについて簡単に説明する。図はメインプロセ
ッサマシンクロックと送信レジスタ4のデータの取込み
の関係及び、サブプロセッサマシンクロックと、受信レ
ジスタのデータ取込みの関係を示している。レジスタの
波形はレジスタの値を示しているが、レジスタの出力は
直接バスに出力されず、それぞれ対応するクロックタイ
ミングで、転送バスデータ及びサブプロセッサバスデー
タとしてバス出力される。
以上のようにして、本実施例によれば、バス転送時サブ
プロセッサ8のマシンサイクルを3倍(16ビツトから
48ビツトに転送する場合)にすることにより、転送バ
スに要求される転送速度を1/3にすることができる。
プロセッサ8のマシンサイクルを3倍(16ビツトから
48ビツトに転送する場合)にすることにより、転送バ
スに要求される転送速度を1/3にすることができる。
本発明によればビット幅の異なる、nビットとn×mビ
ットのビット幅の複数のプロセッサシステムを接続し、
nビットよりn×mビットのプロセッサシステムへデー
タ転送する場合。
ットのビット幅の複数のプロセッサシステムを接続し、
nビットよりn×mビットのプロセッサシステムへデー
タ転送する場合。
n×mビットのプロセッサシステムのマシンサイクルを
m倍にすることにより、転送バスに要求される転送速度
をl / mにすることができるので、転送遅延時間が
問題となるバス転送遅延時間余裕度を増大させるという
効果がある。
m倍にすることにより、転送バスに要求される転送速度
をl / mにすることができるので、転送遅延時間が
問題となるバス転送遅延時間余裕度を増大させるという
効果がある。
第1図は本発明の一実施例のデータ処理システムのブロ
ック、第2図はデータ転送タイムチャートである。 1・・・メインプロセッサ、2・・・転送命令デコーダ
、3・・・メインプロセッサバス、4・・・送信レジス
タ、5・・・転送バス、6・・・受信レジスタ、7・・
・サブプロセッサバス、8・・・サブプロセッサ、9・
・・転送信号、10・・・クロック発生器、11・・・
メインクロック信号、12・・・サブクロック発生器。 13・・・サブクロック信号。 第1図
ック、第2図はデータ転送タイムチャートである。 1・・・メインプロセッサ、2・・・転送命令デコーダ
、3・・・メインプロセッサバス、4・・・送信レジス
タ、5・・・転送バス、6・・・受信レジスタ、7・・
・サブプロセッサバス、8・・・サブプロセッサ、9・
・・転送信号、10・・・クロック発生器、11・・・
メインクロック信号、12・・・サブクロック発生器。 13・・・サブクロック信号。 第1図
Claims (1)
- マシンサイクルの等しい、メインプロセロッサ{ビット
幅がn(整数)ビットのプロセッサシステム}とサブプ
ロセッサ(n×m(整数)ビットのプロセッサシステム
}と両プロセッサシステムのバスを接続するnビットの
データ転送バスからなるデータ処理システムにおいて、
メインプロセッサよりサブプロセッサにデータ転送する
際、メインプロセッサのバス上のデータをm回のマシン
サイクルに渡り、n×m個の転送レジスタにセットし、
転送バスにm回連続してnビットのデータを転送バスの
1マシンサイクルに送出し、データ転送バス上のデータ
を続く1マシンサイクルの間にm回に渡ってn×m個の
転送レジスタにセットし、サブプロセッサのバス上に送
出するデータ転送動作に関して、本動作の間のみ転送バ
スとサブプロセッサのマシンサイクルをm倍化すること
を特徴とするデータ転送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1005886A JPS62169252A (ja) | 1986-01-22 | 1986-01-22 | デ−タ転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1005886A JPS62169252A (ja) | 1986-01-22 | 1986-01-22 | デ−タ転送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62169252A true JPS62169252A (ja) | 1987-07-25 |
Family
ID=11739786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1005886A Pending JPS62169252A (ja) | 1986-01-22 | 1986-01-22 | デ−タ転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62169252A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009501868A (ja) * | 2005-07-20 | 2009-01-22 | ルノー エス.ア.エス. | 内燃機関用の燃料噴射デバイス |
-
1986
- 1986-01-22 JP JP1005886A patent/JPS62169252A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009501868A (ja) * | 2005-07-20 | 2009-01-22 | ルノー エス.ア.エス. | 内燃機関用の燃料噴射デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3565600B2 (ja) | データ通信装置およびデータ通信方法 | |
JPS633359A (ja) | デイジタル情報処理システム | |
JPS63303454A (ja) | バス拡張制御方式 | |
JPH0514936B2 (ja) | ||
JPS62169252A (ja) | デ−タ転送方式 | |
JPH03177953A (ja) | データ転送方式 | |
JPH04100429A (ja) | 時分割多重化装置 | |
JPH05250316A (ja) | 装置間インタフェース方式 | |
JP2632395B2 (ja) | バス接続装置 | |
JPH04323755A (ja) | Dma装置 | |
JPH0267665A (ja) | インタフェイス回路 | |
JPS63147253A (ja) | 装置間データ転送方式 | |
JPS61174851A (ja) | バス制御方式 | |
JP2504615B2 (ja) | 信号伝達タイミング制御方式 | |
JPH056335A (ja) | 装置間インタフエース方式 | |
JPH02153451A (ja) | バス制御方式 | |
JP2005038156A (ja) | 同期式バスインタフェース装置および周波数変換方法 | |
JPH0671253B2 (ja) | 同期式デ−タ転送方式 | |
JPH0467661B2 (ja) | ||
JPH08223247A (ja) | 信号処理装置 | |
JPH05341883A (ja) | 非同期回路リセット方式 | |
JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
JPS6027970A (ja) | 入出力処理装置 | |
JPH07182274A (ja) | 情報処理装置用バス | |
JPS6310838A (ja) | 非同期方式を含むデ−タ転送システムの同期方式 |