JPS62169252A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS62169252A JPS62169252A JP1005886A JP1005886A JPS62169252A JP S62169252 A JPS62169252 A JP S62169252A JP 1005886 A JP1005886 A JP 1005886A JP 1005886 A JP1005886 A JP 1005886A JP S62169252 A JPS62169252 A JP S62169252A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- transfer
- data
- bit
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕 ゛
本発明は、ビット幅の異なる複数のプロセッサバスを接
続するデータ処理システムに係わり。
続するデータ処理システムに係わり。
特にプロセッサ間の転送遅延時間が大となるデータ転送
バスを有するデータ処理システムに好適なデータ転送方
式に関する。
バスを有するデータ処理システムに好適なデータ転送方
式に関する。
ビット幅の異なる複数のプロセッサバスを接続する方法
として、例えば、特開昭５９−１００９３１号公報に示
されるように、バス間を接続するバッファレジスタを用
い、例えば、１６ビツトのＣＰＵバスから８ビツトのＣ
ＰＵバスへ転送する際、１６ビツトバスのレジスタセッ
トが１回に対し、８ビツトバスへの送出は２回となるた
め、１６ビツトのＣＰＵはレジスタの書き込みを１回行
なった後、１回アイドル状態となる。
として、例えば、特開昭５９−１００９３１号公報に示
されるように、バス間を接続するバッファレジスタを用
い、例えば、１６ビツトのＣＰＵバスから８ビツトのＣ
ＰＵバスへ転送する際、１６ビツトバスのレジスタセッ
トが１回に対し、８ビツトバスへの送出は２回となるた
め、１６ビツトのＣＰＵはレジスタの書き込みを１回行
なった後、１回アイドル状態となる。
同様に８ビツト系より１６ビツト系への転送時、８ビツ
トのＣＰＵが２回レジスタに書き込む間１６ビツト系は
１回読取ればよい。
トのＣＰＵが２回レジスタに書き込む間１６ビツト系は
１回読取ればよい。
この方法は、転送レジスタの読取回数の整合方法は述べ
ているが、バス間の転送遅延時間が大となる場合例えば
両バス間に転送バスを持つような場合の問題を認識して
いない。
ているが、バス間の転送遅延時間が大となる場合例えば
両バス間に転送バスを持つような場合の問題を認識して
いない。
次に、バス転送において、データ転送速度を可変にする
例として１例えば特開昭５８−１２７２２７号公報に示
されるように、データ転送速度をデータの転送保持信号
を用いて、受信完了まで保持信号を保持させるという方
法である。
例として１例えば特開昭５８−１２７２２７号公報に示
されるように、データ転送速度をデータの転送保持信号
を用いて、受信完了まで保持信号を保持させるという方
法である。
この方法は、同期バスシステムにおいて、転送速度を保
持信号の作用により、送出受取装置対の低い方に速度を
調整する方法を示しているが、ビット幅の異なるバス間
における転送速度の可変方法については認識されていな
い。
持信号の作用により、送出受取装置対の低い方に速度を
調整する方法を示しているが、ビット幅の異なるバス間
における転送速度の可変方法については認識されていな
い。
〔発明の目的〕
本発明の目的は、ビット幅の異なる複数のプロセッサシ
ステムを接続する際に、転送遅延時間が問題となるバス
転送の転送遅延時間余裕度を増大させる方法を提供する
ことにある。
ステムを接続する際に、転送遅延時間が問題となるバス
転送の転送遅延時間余裕度を増大させる方法を提供する
ことにある。
ビット幅の異なる複数のプロセッサシステムの一例とし
て、メインプロセッサが１６ビツト。
て、メインプロセッサが１６ビツト。
サブプロセッサが４８ビツトの場合を考える。
メインプロセッサが４８ビツトのデータをサブプロセッ
サに送出する場合、３マシンサイクルの転送レジスタ書
込みが必要である。
サに送出する場合、３マシンサイクルの転送レジスタ書
込みが必要である。
４８ビツトのサブプロセッサがデータを受取るのは１マ
シンサイクルである。全転送バスがメインプロセッサの
ビット幅に等しい１６ビツト幅の場合（４８ビツトの転
送バスを使用すると、配線本数・素子数が増すため、１
６ビツト幅の転送バスにすることが多い）、４８ビツト
のサブプロセッサの１マシンサイクルの間に。
シンサイクルである。全転送バスがメインプロセッサの
ビット幅に等しい１６ビツト幅の場合（４８ビツトの転
送バスを使用すると、配線本数・素子数が増すため、１
６ビツト幅の転送バスにすることが多い）、４８ビツト
のサブプロセッサの１マシンサイクルの間に。
１６ビツトのデータを３回転送しなければならない。
本発明においては、このような転送バスにおける遅延時
間が問題となるバス転送方式に対して、４８ビツトのデ
ータ転送は、サブプロセッサの１マシンサイクルの間で
よいということに着目し１通常メインプロセッサとサブ
プロセッサのマシンサイクルが等しいのを、バス転送時
、サブプロセッサのマシンサイクルを３倍にすることに
より、転送バスに要求される転送速度°を１／３にする
ことができ、このことにより、バス転送の転送遅延時間
余裕度を増大することが可能となる。
間が問題となるバス転送方式に対して、４８ビツトのデ
ータ転送は、サブプロセッサの１マシンサイクルの間で
よいということに着目し１通常メインプロセッサとサブ
プロセッサのマシンサイクルが等しいのを、バス転送時
、サブプロセッサのマシンサイクルを３倍にすることに
より、転送バスに要求される転送速度°を１／３にする
ことができ、このことにより、バス転送の転送遅延時間
余裕度を増大することが可能となる。
本発明の実施例を第１図に示すデータ処理システムのブ
ロック図により説明する。
ロック図により説明する。
メインプロセッサ１は１６ビツトのビット幅を有してい
て、クロック発生器１０よりメインクロック信号１１の
結末を受けている。メインプロセッサ１の指令により、
１６ビツトデータがメインプロセッサバス３に送出され
る６転送命令デコーダ２はメインプロセッサ１の送出す
るデータ解読し、Ｉ１０出力命令の１つである転送バス
５への転送命令が出されたとき転送信号９を出力する。
て、クロック発生器１０よりメインクロック信号１１の
結末を受けている。メインプロセッサ１の指令により、
１６ビツトデータがメインプロセッサバス３に送出され
る６転送命令デコーダ２はメインプロセッサ１の送出す
るデータ解読し、Ｉ１０出力命令の１つである転送バス
５への転送命令が出されたとき転送信号９を出力する。
メインクロック信号１１及びサブクロック信号１３はマ
シンサイクルクロックと４相シフトクロツク（マシンサ
イクルの１７８クロツクを４相シフトしたもの）よりな
っている。転送信号９が出力されていないとき、サブク
ロック発生器１３はメインクロック信号１１をそのまま
サブクロック信号１３として送出する。転送信号９が出
力されると、サブクロック発生器１３はメインクロック
信号１１を３倍の周期にした信号をサブクロック信号１
３として送出する。送信レジスタ４は転送信号９が出力
されているとき、メインプロセッサバス３のマシンサイ
クルに同期して、１６ビツト単位にメインプロセッサバ
ス３上のデータをレジスタ１，２．３に取込む。送信レ
ジスタ４はレジスタ３のデータ取込完了後、転送バス５
へ１６ビツトデータを３回連続して出力する。
シンサイクルクロックと４相シフトクロツク（マシンサ
イクルの１７８クロツクを４相シフトしたもの）よりな
っている。転送信号９が出力されていないとき、サブク
ロック発生器１３はメインクロック信号１１をそのまま
サブクロック信号１３として送出する。転送信号９が出
力されると、サブクロック発生器１３はメインクロック
信号１１を３倍の周期にした信号をサブクロック信号１
３として送出する。送信レジスタ４は転送信号９が出力
されているとき、メインプロセッサバス３のマシンサイ
クルに同期して、１６ビツト単位にメインプロセッサバ
ス３上のデータをレジスタ１，２．３に取込む。送信レ
ジスタ４はレジスタ３のデータ取込完了後、転送バス５
へ１６ビツトデータを３回連続して出力する。
次に、転送バス５上のデータは、サブタロツク信号１３
の対応する４相シフトクロツクにより、１６ビツト単位
に、受信レジスタ６にレジスタ１，２．３と取込まれ、
４８ビツトのサブプロセッサバス７へ一括して出力され
る。この転送バス５上のデータが、サブプロセッサバス
７に出力されるまでにかかる時間はサブプロセッサ８の
１マシンサイクル時間内となっている６次に第２図タイ
ムチャートについて簡単に説明する。図はメインプロセ
ッサマシンクロックと送信レジスタ４のデータの取込み
の関係及び、サブプロセッサマシンクロックと、受信レ
ジスタのデータ取込みの関係を示している。レジスタの
波形はレジスタの値を示しているが、レジスタの出力は
直接バスに出力されず、それぞれ対応するクロックタイ
ミングで、転送バスデータ及びサブプロセッサバスデー
タとしてバス出力される。
の対応する４相シフトクロツクにより、１６ビツト単位
に、受信レジスタ６にレジスタ１，２．３と取込まれ、
４８ビツトのサブプロセッサバス７へ一括して出力され
る。この転送バス５上のデータが、サブプロセッサバス
７に出力されるまでにかかる時間はサブプロセッサ８の
１マシンサイクル時間内となっている６次に第２図タイ
ムチャートについて簡単に説明する。図はメインプロセ
ッサマシンクロックと送信レジスタ４のデータの取込み
の関係及び、サブプロセッサマシンクロックと、受信レ
ジスタのデータ取込みの関係を示している。レジスタの
波形はレジスタの値を示しているが、レジスタの出力は
直接バスに出力されず、それぞれ対応するクロックタイ
ミングで、転送バスデータ及びサブプロセッサバスデー
タとしてバス出力される。
以上のようにして、本実施例によれば、バス転送時サブ
プロセッサ８のマシンサイクルを３倍（１６ビツトから
４８ビツトに転送する場合）にすることにより、転送バ
スに要求される転送速度を１／３にすることができる。
プロセッサ８のマシンサイクルを３倍（１６ビツトから
４８ビツトに転送する場合）にすることにより、転送バ
スに要求される転送速度を１／３にすることができる。
本発明によればビット幅の異なる、ｎビットとｎ×ｍビ
ットのビット幅の複数のプロセッサシステムを接続し、
ｎビットよりｎ×ｍビットのプロセッサシステムへデー
タ転送する場合。
ットのビット幅の複数のプロセッサシステムを接続し、
ｎビットよりｎ×ｍビットのプロセッサシステムへデー
タ転送する場合。
ｎ×ｍビットのプロセッサシステムのマシンサイクルを
ｍ倍にすることにより、転送バスに要求される転送速度
をｌ ／ ｍにすることができるので、転送遅延時間が
問題となるバス転送遅延時間余裕度を増大させるという
効果がある。
ｍ倍にすることにより、転送バスに要求される転送速度
をｌ ／ ｍにすることができるので、転送遅延時間が
問題となるバス転送遅延時間余裕度を増大させるという
効果がある。
第１図は本発明の一実施例のデータ処理システムのブロ
ック、第２図はデータ転送タイムチャートである。 １・・・メインプロセッサ、２・・・転送命令デコーダ
、３・・・メインプロセッサバス、４・・・送信レジス
タ、５・・・転送バス、６・・・受信レジスタ、７・・
・サブプロセッサバス、８・・・サブプロセッサ、９・
・・転送信号、１０・・・クロック発生器、１１・・・
メインクロック信号、１２・・・サブクロック発生器。 １３・・・サブクロック信号。 第１図
ック、第２図はデータ転送タイムチャートである。 １・・・メインプロセッサ、２・・・転送命令デコーダ
、３・・・メインプロセッサバス、４・・・送信レジス
タ、５・・・転送バス、６・・・受信レジスタ、７・・
・サブプロセッサバス、８・・・サブプロセッサ、９・
・・転送信号、１０・・・クロック発生器、１１・・・
メインクロック信号、１２・・・サブクロック発生器。 １３・・・サブクロック信号。 第１図
Claims (1)
- マシンサイクルの等しい、メインプロセロッサ｛ビット
幅がｎ（整数）ビットのプロセッサシステム｝とサブプ
ロセッサ（ｎ×ｍ（整数）ビットのプロセッサシステム
｝と両プロセッサシステムのバスを接続するｎビットの
データ転送バスからなるデータ処理システムにおいて、
メインプロセッサよりサブプロセッサにデータ転送する
際、メインプロセッサのバス上のデータをｍ回のマシン
サイクルに渡り、ｎ×ｍ個の転送レジスタにセットし、
転送バスにｍ回連続してｎビットのデータを転送バスの
１マシンサイクルに送出し、データ転送バス上のデータ
を続く１マシンサイクルの間にｍ回に渡ってｎ×ｍ個の
転送レジスタにセットし、サブプロセッサのバス上に送
出するデータ転送動作に関して、本動作の間のみ転送バ
スとサブプロセッサのマシンサイクルをｍ倍化すること
を特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005886A JPS62169252A (ja) | 1986-01-22 | 1986-01-22 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005886A JPS62169252A (ja) | 1986-01-22 | 1986-01-22 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62169252A true JPS62169252A (ja) | 1987-07-25 |
Family
ID=11739786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005886A Pending JPS62169252A (ja) | 1986-01-22 | 1986-01-22 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62169252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009501868A (ja) * | 2005-07-20 | 2009-01-22 | ルノー エス．ア．エス． | 内燃機関用の燃料噴射デバイス |
-
1986
- 1986-01-22 JP JP1005886A patent/JPS62169252A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009501868A (ja) * | 2005-07-20 | 2009-01-22 | ルノー エス．ア．エス． | 内燃機関用の燃料噴射デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3565600B2 (ja) | データ通信装置およびデータ通信方法 | |
| JPS633359A (ja) | デイジタル情報処理システム | |
| JPS63303454A (ja) | バス拡張制御方式 | |
| JPH0514936B2 (ja) | ||
| JPS62169252A (ja) | デ−タ転送方式 | |
| JPH03177953A (ja) | データ転送方式 | |
| JPH04100429A (ja) | 時分割多重化装置 | |
| JPH05250316A (ja) | 装置間インタフェース方式 | |
| JP2632395B2 (ja) | バス接続装置 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JPS63147253A (ja) | 装置間データ転送方式 | |
| JPS61174851A (ja) | バス制御方式 | |
| JP2504615B2 (ja) | 信号伝達タイミング制御方式 | |
| JPH056335A (ja) | 装置間インタフエース方式 | |
| JPH02153451A (ja) | バス制御方式 | |
| JP2005038156A (ja) | 同期式バスインタフェース装置および周波数変換方法 | |
| JPH0671253B2 (ja) | 同期式デ−タ転送方式 | |
| JPH0467661B2 (ja) | ||
| JPH08223247A (ja) | 信号処理装置 | |
| JPH05341883A (ja) | 非同期回路リセット方式 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPS6027970A (ja) | 入出力処理装置 | |
| JPH07182274A (ja) | 情報処理装置用バス | |
| JPS6310838A (ja) | 非同期方式を含むデ−タ転送システムの同期方式 |