JPS63147253A - 装置間データ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、データ処理システムを構成する装置間のデー
タ転送に関するものであって、送信側装置の転送データ
と、自装置のクロック信号で生成した同期信号を送信側
装置のクロック信号で受信側装置の転送入力レジスタと
同期信号ラッチにセットし、受信側装置クロック信号と
同期信号ランチの出力によって、転送入力レジスタと受
信側装置のデータレジスタ間の転送を制御し、送受両装
置間のクロック信号スキューによる伝送サイクルと、装
置間接続線長の制約を回避して、装置間の安定な高速デ
ータ転送を可能にする。

〔産業上の利用分野〕

本発明は、データ処理システムを構成する装置間にデー
タ転送を行う装置間データ転送方式に関するものである
。

データ処理システム間のデータ転送は、通常、１つの基
準信号発生器が生成する基準信号を各装置に分配してク
ロック信号とし、そのクロック信号に同期してデータ信
号の送受を行っている。

しかし、データ処理システムのデータ処理性能の向上に
つれて、大量のデータを高速に転送を行うため、クロッ
ク信号周期が極めて短くなってきた。

そのため、装置間のデータ転送を行うに際して、装置間
クロック信号スキューのために、データの伝送が円滑に
できない場合が生じるようになってきた。

従って、クロック信号スキューの影響を回避して、装置
間に高速データを安定に転送する方式が要望されている
。

〔従来の技術〕

第４図は、従来の装置間データ転送を説明する図である
。

データを転送すべき送信側装置１の転送出力レジスタ１
１と、受信側装置２の転送入力レジスタ２１は接続線３
で接続され、基準信号発生器４は装置１、装置２にそれ
ぞれ接続線５，６を介して基準信号を供給し、その基準
信号をクロック信号（ＣＬＡ、ＣＬＢ）として送信側装
置１の転送出力レジスタ１１と、受信側装置２の転送入
力レジスタ２１が同期して装置１のデータを装置２に伝
送していた。

〔発明が解決しようとする問題点〕

この従来の方式では、例えば、クロック信号周期が１０
ｎＳにもなると、たとえ同一発振器で発生したクロック
信号でも、転送すべき装置間の接続線長によるデータの
伝送ディレィのばらつき、あるいはクロック信号スキニ
ーによって、送受信装置間でデータ信号の同期を図るク
ロック信号として使用することができなくなる。

基準クロック信号に対して、送信側装置のクロック信号
スキニーＳｌとし、クロック信号幅Ｐ。

、受信側装置のクロック信号スキューＳｔとし、クロッ
ク信号幅Ｐ２とする。

送信側装置クロック信号と受信側装置クロック信号が同
位相でクロック信号のサイクル時間をＴとすると、デー
タが転送出力レジスタから転送入力レジスタにセットさ
れる条件は装置間接続線の伝送遅延時間をＸとして、 Ｘ　　Ｓ＋　　Ｓｔ＞Ｐｇ　　　　　　（１）Ｘ　＋　
Ｓｓ　＋　Ｓｚ　＜Ｔ　　　　　　　（２）である。

サイクル時間が遅いシステムでは、通常、Ｔ　＞　＞　
Ｓ　Ｉ、　　Ｓ　ｚ であるからクロック信号スキューは問題になることはな
い。

しかしながら、極めて高速にデータ転送を行うシステム
においては、クロック信号スキューＳＩ＋Ｓｔが問題に
なり、伝送遅延時間Ｘの値によって上記式（１）、　（
２）は成立しなくなる。

伝送遅延時間Ｘは接続線長にほぼ比例するため、サイク
ル時間が極めて早いシステムではクロック信号スキュー
によって、装置間の接続線長が制限されることになる。

本発明はこのような点に鑑みて創作されたものであって
、サイクル時間が極めて早いシステムにおけるクロック
信号スキューによる接続線長の制限をなくし、高速デー
タ伝送を安定に行う方式を提供することを目的としてい
る。

〔問題点を解決するための手段〕

上記目的を達成するために、転送データが入力する転送
入力レジスタと、送信側装置が自装置のクロック信号で
生成した同期信号が入力するラッチと、データを再格納
するデータレジスタと、ラッチの出力とデータレジスタ
のセットクロック信号の位相を比較してチェック信号を
出力する同期チェック回路と、チェック信号によって転
送入力レジスタの出力とデータレジスタのセットクロッ
ク信号の位相を制御する位相制御手段とを受信側装置に
備える。

そして、送信側装置からクロック信号を受信側装置に送
出して、転送入力レジスタとラッチをセットし、位相制
御手段を介してデータレジスタに転送データをセットす
る。

〔作用〕

送信側装置はデータ信号とともにクロック信号サイクル
の同期信号とクロック信号を受信側装置に送出し、この
データ信号と同期信号とを送信側装置のクロック信号で
転送入力レジスタおよびラッチをセットすることによっ
て、時間的相対関係が定まった上記３つの信号が装置間
接続線長に無関係に送信側装置に伝送される。

同期信号と送信側装置のクロック信号の時間的相対関係
を比較して、送信側装置に伝送されたデータ信号をデー
タレジスタに送信側装置クロック信号によってセットを
禁止する時間帯設定して送信側装置のクロック信号をチ
ェックしてチェック信号を生成する。

このチェック信号によってデータ信号の位相、あるいは
データレジスタをセットするセットクロック信号の位相
を制御する。

このようにして、データ信号と受信側装置のクロック信
号の時間的相対関係を制御することによって信号間に可
及的好条件を設定して送信側装置のデータを受信側装置
に伝送する。

（実施例〕 第１図は、本発明の装置間データ転送方式の一実施例の
構成ブロック図、 第２図は、本発明の関係信号のタイムチャートである。

送信側装置１のクロック信号ＣＬＡと、受信側装置２の
クロック信号ＣＬＢは、１つの基準信号発振器の出力が
、分配された信号である。

転送出力レジスタ１１に転送すべきデータがセットされ
、ラッチ１２にはクロック信号サイクルで信号がｒＨＪ
、ｒＬＪに変化する同期信号ＳＳがセットされる。

そして、転送出力レジスタ１１のデータは、接続線３２
で受信側装置１の転送入力レジスタ２１に接続され、ラ
ッチ１２は接続線３３で受信側装置２のラッチ２２に接
続される。

一方、クロック信号ＣＬＡは接続線３１によって受信側
装置２に接続線３１で送出され、受信側装置２の転送入
力レジスタ２１とラッチ２２のセットクロック信号とな
る。

この転送入力レジスタ２１をセットする送信側装置１か
ら送出されたクロック信号ＣＬＡとデータ信号、同期信
号ＳＳの時間関係は接続線３１゜３２．３３の各線長の
調整によって最適になるよう調整される。

ラッチ２２のラッチ信号は、同期チェック回路２４に入
力し、遅延回路２４１．２４２を介してそれぞれラッチ
２４３．２４４をセットする。

ラッチ２４３．２４４は受信側装置２のクロック信号Ｃ
ＬＢで読み出され、ＥＯＲ（排他的論理和回路）２４５
で信号が比較されて、チェック信号ＵＭが送出される。

即ち、クロック信号ＣＬＢが遅延回路２４１゜２４２で
形成される時間帯（レジスタのセット禁止時間帯）ＳＵ
にあれば、チェック信号ＵＭが送出されることになる。

転送入力レジスタ２１のデータは送信側装置から伝送さ
れたクロック信号ＣＬＡで読み出され、データ信号位相
制御回路２５に出力される。

データ信号位相制御回路２５に入力したデータは、選択
回路２５３で選択された遅延回路２５１．２５２のいず
れか遅延時間を得てデータレジスタ２３に出力される。

選択回路２５３は、チェック信号ＵＭによって遅延回路
が選択され、クロック信号ＣＬＢがデータレジスタ２３
を読み出すのに適した相対的タイミングを選択し、デー
タ信号が読み出されることになる。

第２図は信号の関係を説明する図で、レジスタのセット
禁止時間帯の時間幅ＳＵ、遅延回路２４１．２４２の遅
延時間をそれぞれａ、ｂとし、遅延回路２５１，２５２
の遅延時間をそれぞれａｏ。

ｂ′　とすると、ａ’　　＞ａ、ｂ’　　≦ｂで、ａ−
ｂ≧ＳＵ ａ’−ｂ’＞ａ−ｂ の関係があれば、クロック信号ＣＬＢとデータレジスタ
２３の位相関係は図のようになる。

また、例えば、チェック信号がＯ→ｌ、または１−０と
なったサイクルのデータの正当性は保障できない。この
ためデータの再転送要求等の処理が行われる。

例えば、データレジスタ２３のデータは読み出され、図
示しない後段に接続されたチェック回路において、デー
タの有効（Ｖａｌｉｄ）ビットがオンのときにパリティ
チェックが行われ、有効ビットがオンでパリティチェッ
ク条件が成立したデータが受信個装Ｗ、２の処理データ
となる。

なお、上記データ信号とクロック信号ＣＬＢとの相対的
時間関係は、データ信号の位相を制御して行われたが、
第３図には、データレジスタを読み出すクロック信号を
制御するようにした構成ブロック図を示す。

第３図において、データレジスタのクロック信号が第１
図のデータ信号位相制御回路２５と同じ機能を有するク
ロック信号位相制御回路２６を介して供給される。

クロック信号ＣＬＢはチェック信号ＵＭによって遅延時
間が選択される。

信号の相対的時間関係を得るためには、第１図と第３図
の構成ブロックは、同じ目的をもつものである。

ただし、第３図の構成ブロックの場合、データレジスタ
２３から出力するデータは、受信側装置２のクロック信
号ＣＬＢと位相差を生じているが、クロック信号位相制
御回路２６の設計および後段の設計によって、装置内の
後段の回路とのクロック信号の位相差が、支障にならな
いようにすることが可能である。

〔発明の効果〕

以上述べてきたように、本発明によれば、装置間接続線
長とクロック信号スキューの影響をなくして高速データ
伝送を行うことができ、実用的には極めて有用である。

【図面の簡単な説明】

第１図は、本発明の装置間データ転送方式の一実施例の
構成ブロック図、 第２図は、本発明の信号タイムチャート、第３図は、本
発明の他の実施例の構成ブロック図、 第４図は、従来の装置間のデータ転送を説明する図であ
る。 図において、 ｌは送信側装置、　　　２は受信側装置、４は基準信号
発振器、２１は転送入力レジスタ、２２はラッチ、　　
　　２３はデータレジスタ、２４は同期チェック回路、 ２５はデータ信号位相制御回路、 ２６はクロック信号位相制御回路、 ＣＬＡは送信側装置のクロック信号、 ＣＬＢは受信側装置のクロック信号、

Claims (3)

【特許請求の範囲】
1. （１）１つの基準信号発生器（４）から発生した信号出
   力を分配して、当該システムを構成する複数の装置（１
   、２）のクロック信号（ＣＬＡ、ＣＬＢ）とするデータ
   処理システムにおいて、 送信側装置（１）から転送された転送データが入力する
   転送入力レジスタ（２１）と、 送信側装置（１）が自装置のクロック信号（ＣＬＡ）の
   サイクルごとに反転して生成した同期信号（ＳＳ）が入
   力するラッチ（２２）と、 前記転送入力レジスタ（２１）のデータを再格納するデ
   ータレジスタ（２３）と、 前記ラッチ（２２）の出力と該データレジスタ（２３）
   のセットクロック信号の位相を比較してチェック信号（
   ＵＭ）を出力する同期チェック回路（２４）と、前記チ
   ェック信号（ＵＭ）によって前記転送入力レジスタ（２
   １）の出力から前記データレジスタ（２３）への伝送位
   相を制御する位相制御手段とを受信側装置に備え、 送信側装置（１）から自装置のクロック信号（ＣＬＡ）
   を送出して前記転送入力レジスタ（２１）と前記ラッチ
   （２２）をセットし、前記位相制御手段を介して前記デ
   ータレジスタ（２３）に前記転送データをセットするこ
   とを特徴とする装置間データ転送方式。
2. （２）上記位相制御手段として、転送入力レジスタ（２
   １）とデータレジスタ（２３）間にデータ信号位相制御
   回路（２５）を設け、チェック信号（ＵＭ）によって該
   転送入力レジスタ（２１）の出力位相を変更することを
   特徴とする特許請求の範囲第１項記載の装置間データ転
   送方式。
3. （３）上記位相制御手段として、受信側装置（２）のク
   ロック信号（ＣＬＢ）をデータレジスタ（２３）のセッ
   トクロック信号に変換するクロック信号位相制御回路（
   ２６）を設け、前記チェック信号（ＵＭ）によって、該
   セットクロック信号の位相を変更することを特徴とする
   特許請求の範囲第１項記載の装置間データ転送方式。