JP2632395B2 - バス接続装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 バス接続装置に係り、特にバスサイクル周波数が高く
データ幅が狭い制御バスとバスサイクル周波数が低くデ
ータ幅が広いシステムバスとを接続して、制御バスから
システムバスへデータを送出するバス接続装置に関し、 異なる仕様のバスの間でデータの伝送を行なうに際し
て、データの伝送速度を低下させることのないようにす
ることを目的とし、 上記のようなバス接続装置において、上記制御バスと
上記システムバスとの間のバスサイクル周波数を変換す
るバスタイミング変換手段と、上記制御バスで使用して
いるアドレスをシステムバスが使用しているアドレスに
変換するアドレス変換手段と、上記アドレス変換手段で
変換したアドレスを一時格納するアドレスレジスタと、
制御バスからのデータをシステムバスの伝送できるデー
タ幅だけ一時格納するデータレジスタとを備えるものと
して構成する。

〔産業上の利用分野〕

本発明は、バス接続装置に係り、特にバスサイクル周
波数が高くデータ幅が狭い制御バスとバスサイクル周波
数が低くデータ幅が広いシステムバスとを接続して、制
御バスからシステムバスへデータを送出するバス接続装
置に関する。

このようなバス接続装置は例えばLSIをシステムに接
続するような場合に必要となり、LSI側のバスサイクル
周波数が高いがデータ幅が狭い制御バスと、システム側
のバスサイクル周波数が低いがデータ幅が広いシステム
バスを接続し、データの授受を行うときに使用するもの
である。

〔従来の技術〕

一般に上述のように２種類の異なる仕様のバスを接続
する場合には次のようにしている。例えば、１バイトの
データ幅を有する高いバスサイクル周波数を有する制御
バスと、４バイトのデータ幅を有し上記の制御バスの1/
2の周波数のバスサイクル周波数を有するシステムバス
とを接続する場合であって、制御バスからシステムバス
にデータを伝送する場合について説明する。この場合に
おいては第５図に示すようにシステムバスは４バイトで
あるが、制御バスのバイト数に合せて１バイト分のみ使
用するものとし、制御バスのバスサイクルはシステムバ
スの２倍の周波数ではあるが、システムバスの周波数と
同一の周波数でデータを伝送するように制御していた。

〔発明が解決しようとする課題〕

ところで、上述した従来のバス接続装置にあってはデ
ータの伝送速度は低速のバスにあわせて行なうものとし
ているから、全体としてデータの伝送速度が低くシステ
ムの処理能力が低いものとなるという問題がある。ま
た、第５図に示すように、システムバスでデータを伝送
するに際して全く使用しない部分が発生し、この部分を
無駄にしている分、データの伝送時間Ｔが長いものとな
り、この間は他の情報処理装置はシステムバスを使用す
ることができないという問題がある。

そこで、本発明は異なる仕様のバスの間でデータの伝
送を行なうに際して、データの伝送速度を低下させるこ
とのないバス接続装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明にあって、上記の課題を解決するための手段
は、第１図に示すように、バスサイクル周波数が高くデ
ータ幅が狭い制御バス１とバスサイクル周波数が低くデ
ータ幅が広いシステムバス２とを接続して、制御バス１
からシステムバス２へデータを送出するバス接続装置に
おいて、上記制御バス１と上記システムバス２との間の
バスサイクル周波数を変換するバスタイミング変換手段
３と、上記制御バス１で使用しているアドレスをシステ
ムバス２が使用しているアドレスに変換するアドレス変
換手段４と、上記アドレス変換手段４で変換したアドレ
スを一時格納するアドレスレジスタ５と、制御バス１か
らのデータをシステムバス２の伝送できるデータ幅だけ
一時格納するデータレジスタ６とを備えたことである。

〔作用〕

本発明によれば、制御バスから高周波数のバスサイク
ルで入力されたアドレス、およびデータはそのバスサイ
クルをバスタイミング変換手段でシステムバスのバスサ
イクル周波数に変換されると共に、アドレスはアドレス
変換手段でシステムバスが使用するアドレスに変換され
る一方、アドレスレジスタに格納される。一方データは
データレジスタにシステムバスのデータ幅分蓄積され、
所定の数のデータが蓄積された時にシステムバスにアド
レスレジスタに格納された１つのアドレスを付されてシ
ステムバスの伝送データ幅一杯に伝送される。このため
制御バスは伝送するデータのバスサイクルをシステムバ
スのバスサイクルにあわせる必要はなく、高速にデータ
を伝送することができる。また、システムバスは、バス
幅一杯にデータを伝送することができるから、少ないバ
ス幅で長時間バスを占有されることなく他のデータ伝送
を行なうことができ、効率よくバスを使用することがで
き情報処理装置を高能率なものとすることができる。そ
して、本発明は、特にデータ転送量がシステムバスと同
等に必要なグラフィック表示系の装置に有効である。即
ち、これらの装置ではシステムと同じバスデータ幅、バ
スサイクル周波数で実現できればよいのだが、実際に使
用するLSIのピン数に限りがある場合が多く、このた
め、本発明のようにバス幅を狭くし、サイクル周波数を
高くすることにより実現することができる。

〔実施例〕

以下本発明に係るバス接続装置の実施例を図面に基づ
いて説明する。

第２図及び第４図は本発明に係るバス接続装置の実施
例を示すものである。本実施例においてバス接続装置10
は第２図に示すように、制御バスとして１バイトのデー
タバス11及びアドレスバス12と、システムバスとして４
バイトのアドレスデータバス13〜16とを接続してなるも
のである。そして、本実施例において、バス接続装置10
は制御バス側のアドレスをシステムバスのアドレスに変
換するアドレス変換回路17と、このアドレスを一時格納
するアドレスレジスタ18と、制御バスが伝送したデータ
を一時格納する４バイト分のデータレジスタ19〜22と、
両バスのクロックタイミングの差に基づく補正及び及び
アドレス、データの送出タイミング信号の作成を行なう
バスタイミング変換回路23とからなる。

そして、この例において制御バスのバスタイミング周
波数は、システムバスのバスタイミングの２倍であるも
のとしている。

次に本発明に係るバス接続装置の作動を説明する。こ
の例では第４図に示すように制御バス20に接続した装置
21が格納している連続したアドレスのデータをシステム
バス22に接続した装置23に伝送する場合について説明す
る。第３図は上述したバス接続装置の作動状態を示すタ
イミングチャートである。制御バス上をアドレス０のデ
ータ０からアドレス３のデータ３が通常の（高速の）バ
スタイミングで伝送される。バス接続装置はこれを受け
て、アドレス変換装置によりアドレスの変換を行なうと
共にデータ０、データ１、データ２、データ３を夫々に
対応するレジスタに格納する。４バイト分のデータを格
納してこれらのデータを低速のバスに送出することがで
きるものとなったとき、先程アドレスレジスタに格納し
たアドレスを先頭として、データレジスタに格納したデ
ータ０乃至データ３を低速データバスに通常のバスタイ
ミング（低速）で伝送する。

従って本実施例によれば、システムバスに伝送すべき
データを制御バス上を伝送するときには制御バス本来の
高速なバスタイミングで伝送することができるし、また
システムバスにあっては同一量のデータを伝送するに際
し、広いバス幅中の一部のバス幅のみを使用して長時間
に亙ってデータの伝送を行なうのではなく、バス幅一杯
を使用して短時間でデータの伝送を行なうことができる
ため、バスの空時間において他のデータ伝送を実行する
ことができ、全体として情報処理装置を高能率で運用す
ることができる。そして、本実施例は、特にデータ転送
量がシステムバスと同等に必要なグラフィック表示系の
装置に有効である。即ち、これらの装置ではシステムと
同じバスデータ幅、バスサイクル周波数で実現できれば
よいのだが、実際に使用するLSIのピン数に限りがある
場合が多く、このため、本発明のようにバス幅を狭く
し、サイクル周波数を高くすることにより実現すること
ができる。例えば、バスサイクル25MHzの64ビットバス
を、バスサイクル33MHzの32ビットバスに変換する場合
には、LSIに必要な信号線の数は倍だけ異なる。しか
し、本実施例によれば、LSIには32ビットバスで接続で
き、信号数も減少する。しかし高速のバスタイミングで
データを伝送することができるため、データ転送能力は
システムバスのデータ転送能力にくらべてもそれほど低
下することはない。

〔発明の効果〕

以上説明したように、本発明によればバス接続装置に
制御バスとシステムバスとの間のバスサイクル周波数を
変換するバスタイミング変換手段と、上記制御バスで使
用しているアドレスをシステムバスが使用しているアド
レスに変換するアドレス変換手段と、上記アドレス変換
手段で変換したアドレスを一時格納するアドレスレジス
タと、制御バスからのデータをシステムバスの伝送でき
るデータ幅だけ一時格納するデータレジスタとを備える
ものとしたから、システムバスに伝送すべきデータを制
御バス上を伝送するときには制御バス本来の高速なバス
タイミングで伝送することができるし、またシステムバ
スにあっては同一量のデータを伝送するに際して、バス
幅一杯を使用して短時間でデータの伝送を行なうことが
できるため、バスの空時間において他のデータ伝送を実
行することができ、全体として情報処理装置を高能率で
運用することができるという効果を奏する。そして、本
発明は、特にデータ転送量がシステムバスと同等に必要
なグラフィック表示系の装置に有効である。即ち、これ
らの装置ではシステムと同じバスデータ幅、バスサイク
ル周波数で実現できればよいのだが、実際に使用するLS
Iのピン数に限りがある場合が多く、このため、本発明
のようにバス幅を狭くし、サイクル周波数を高くするこ
とにより実現することができる。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明に係るバス接
続装置の実施例を示すブロック図、第３図は第２図に示
したバス接続装置の作動を示すタイミングチャート、第
４図は本発明が起用されるデータの伝送の例を示す図、
第５図は従来例の作動を示すタイミングチャートであ
る。 １……制御バス ２……システムバス ３……バスタイミング変換手段 ４……アドレス変換手段 ５……アドレスレジスタ ６……データレジスタ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】バスサイクル周波数が高くデータ幅が狭い
   制御バス（１）とバスサイクル周波数が低くデータ幅が
   広いシステムバス（２）とを接続して、制御バス（１）
   からシステムバス（２）へデータを送出するバス接続装
   置において、 上記制御バス（１）と上記システムバス（２）との間の
   バスサイクル周波数を変換するバスタイミング変換手段
   （３）と、 上記制御バス（１）で使用しているアドレスをシステム
   バス（２）が使用しているアドレスに変換するアドレス
   変換手段（４）と、 上記アドレス変換手段（４）で変換したアドレスを一時
   格納するアドレスレジスタ（５）と、 制御バス（１）からのデータをシステムバス（２）の伝
   送できるデータ幅だけ一時格納するデータレジスタ
   （６）とを備えたことを特徴とするバス接続装置。