JPS62169125A - 液晶表示パネルの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示パネルのアクティブマトリクス基板
の製造方法に関する◇ 〔発明の概要〕 本発明はアクティブマトリクス基板を具備した液晶表示
パネルの製造Ｊ法において、ａ）透明導電体薄膜と低抵
抗半導体薄膜、及び高抵抗半導体薄膜と絶縁体薄膜と導
体薄膜をそれぞれ同一パターンで形成し、計２回のフォ
トエツチング工程でトランジスタを有するアクティブマ
トリクスＪ［を製造すること、ｂ）透明導電体薄膜をエ
ツチング後、再度低抵抗半導体薄膜をエツチングするこ
と、Ｃ）高抵抗半導体薄膜エツチング後、低抵抗半導体
薄膜をエツチングすることにより、ａ）フォトエツチン
グ工程を２回アクティブマトリクス基板形成し、ｂ）配
線の断線を防ぎ、液晶表示パネルの低コスト化し、また
Ｃ）フォトエツチング工程を増すことなく不要な低抵抗
半導体を除去し表示特性を向上したものである〇 〔従来の技術〕 従来ノアクチイブマトリクス基板を具備した液晶表示パ
ネルは、Ｓより８３Ｄ工ＧＥＳＴ、ＰＭ５６にあるよう
になっており、 第２図に従って説明すると透明絶縁基板１上に８１半導
体薄膜を形成しフォトエツチングして所定の形状にした
後、ゲート絶縁膜を形成し、ポリＳ１膜を形成してフォ
トエツチングによりゲート１１１ｉ２５を形成する０イ
オン注入によりソース２４、ドレイン２３を形成した後
、層間絶縁膜を形成し、コンタクトホールをフォトエツ
チングにより開口して、透明導電膜を形成し、フォトエ
ツチングにより画素電極２１とデータ＠２２を形成して
了クチイブマトリクス基板となし、通常の液晶パネルの
工程に従って液晶の配向処理を行い、配向処理を行った
対向基板と所定の間隙を有するセルとなし、これに液晶
を封入することにより液晶表示パネルとなす・ 〔発明が解決しようとする問題点〕 しかし、前述の従来技術ではアクティブマトリクス基板
の製造工程が長く、また複雑でα）液晶表示パネルのコ
ストが非常に高くなる、ｈ）歩留りが低い、Ｃ）大画面
がむずかしいという問題点を有する◇ そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、低コストで大画面の液晶表示パ
ネルが可能な液晶表示パネルの製造方法を提供すること
にある。

〔問題点を解決するための手段〕

本発明の液晶表示パネルの製造方法は、ａ）データ線と
画素電極及びトランジスタのソースとドレイン電極を１
回のフォトエツチング工程で形成し、トランジスタのチ
ャネル部（半導体層）とゲート絶縁膜及びゲート電極と
タイミング線を１回のフォトエツチングで形成し、計２
回のフォトエツチング工程で了クチイブマトリクス基板
を形成したこと、ｂ）ソース・ドレインを構成する低抵
抗半導体、データ線と画素電極を構成する透明電極を順
にエツチングした後、再び低抵抗半導体をエツチングす
ること、ｃ）ゲート電極及びタイミング線を構成する導
体薄膜、ゲート絶縁膜、チャネル部を構成する高抵抗半
導体薄膜を順にエツチングした後、不用な画素電極上に
露出した低抵抗半導体薄膜を除去したことを特徴とする
。

〔作　用〕

本発明の上記の製造方法によれば、ａ）フォトエツチン
グ工程が、従来の４回から半分の２回でアクティブマト
リクス基板が製造可能となること、ｂ）低抵抗半導体薄
膜、透明導電体薄膜の順でエツチングすると第３図のよ
うに透明導電体薄膜３２が低抵抗半導体薄膜３３に比べ
、サイドエツチングが進み、その上層に形成されるゲー
ト電極、タイミング線の断線やショートあるいは低抵抗
半導体薄膜パターンの断線等の原因となるが、さらに低
抵抗半導体薄膜をエツチングすることにより、第４図の
ように透明導電体薄膜パターンに対しさらにサイドエツ
チングを進めることにより、上記不良原因を除去出来る
こと、６）　　２回のフォトエツチングにより、アクテ
ィブマトリクス基板は形成出来るわけであるが、画素電
極上に低抵抗の半導体薄膜が残されることになる。この
半導体薄膜の光吸収により液晶表示パネルは、透過率は
低下し、さらに色付きが生ずる。

したがって、高抵抗半導体薄膜のエツチングした後ひき
続き画素電極上の低抵抗半導体薄膜を除去することで上
記問題は、工程を増すことなく解決出来る。

〔実施例〕

第１図は、本発明の実施例における液晶表示パネルのア
クティブマトリクス基板の主要断面図を示す。透明絶縁
基板１上に透明導電体薄膜２を形成する。透明導電体薄
膜としてはスズ酸化物、インジウム酸化物あるいはそれ
らの混合物があり、気相成長法やスパッタ蒸着法により
膜形成ができ、膜厚としては２０　ｎｍから４００　ｎ
ｍの膜厚が適当である。この透明導電体薄膜２の上に低
抵抗半導体薄膜３を一般的な手法（例えば、気相成長法
）により形成する。低抵抗半導体としては、リンやポロ
ン等の不純物をドープしたアモルファスシリコンやポリ
シリコンがあり、膜厚としては数ｎｍから１００　ｎｍ
が適当である０この基板上に７オトレジストパターン４
を形成し、まず低抵抗の半導体薄膜３をレジストパター
ン４に従って選択的にエツチングし、低抵抗の半導体薄
膜３が除却され露出した透明導電体薄膜２をエツチング
する。このとき第３図に示したように透明導電体薄膜２
はサイドエツチングされるため、再び低抵抗半導体薄膜
３をエツチングして透明導電体薄膜２より内側になるよ
うにサイドエツチングさせて第４図のようにする＠レジ
スト膜を除却した後高抵抗半導体薄膜４を気相成長法な
どにより１０　ｍｍから３００　ｎｍの膜厚で形成する
０さらにゲート絶縁膜５を気相成長法あるいはスパッタ
蒸着法により１０ｍｍから３００　Ｏｎｍの膜厚で形成
する。ゲート絶縁膜５としてはシリコン酸化物やシリコ
ン酸化物が一般的である・この絶縁膜はゲート絶縁膜の
ほか層間絶縁膜としても使われる＠さらに導体薄膜６を
スパッタ蒸着あるいは気相成長法により形成する０導体
薄膜としてはアルミニウムやτα等の金属、低抵抗半導
体、インジウム酸化物等の導の導電性金属酸化物が適応
できる。第５図及び第６図にアクティブマトリクス基板
の主要平面図の例を示す０透明導電薄膜２及び低抵抗半
導体薄膜３をパターン形成することにより、データＩ！
２２及び画素電極２１、さらにはソース２４及びドレ゛
イン２５を形成する０次に高抵抗半導体膜ＦＩＩ４、絶
縁体薄膜５及び導体薄膜６をパターン形成することによ
り、チャネル部２５、ゲー）［１５２５（チャネル部と
ゲート電極が重なっているので添字２５で共に示す）、
タイミング線２６を形成する・以上により了クチイブマ
トリクスを形成した透明絶縁基板表面に通常行われる液
晶の配向処理を行う０すなわちポリイミド樹脂等の有機
膜を形成し・所定の方向に綿布等でこすることにより液
晶の配向処理を行う。さらに対向する基板にも同様に配
向処理し、この２枚の基板を所定の間隙を保ち、しかも
周辺をシールする０この間隙に液晶を注入し封止して液
晶パネルとなす。

〔発明の効果〕

以上述べたように本発明によれば、従来４回のフォトエ
ツチング工程を必要としたｍ雑で長いアクティブマトリ
クス基板の製造工程を半分の２回のフォトエツチング工
程で製造可能とし、製造工程を簡単で短いものとなすこ
とが出来る０また透明導電体薄膜のオーバーハングによ
るゲート電極、タイミング線の断線やショートあるいは
トランジスタの半導体部の断線といった不良原因を除去
出来る６ｏまた画素電極上の半導体薄膜を除去すること
で液晶表示パネルの色付きの無い明るい表示を可能にす
ることができる。

【図面の簡単な説明】

第１図は本発明の液晶表示パネルのアクティブマ）　Ｉ
Ｊクス基板の主要断面図。 第２図は従来の液晶表示パネルのアクティブマトリクス
基板の主要断面図◇ 第３図は透過導電膜パターンのサイドエツチングを示す
断面図。 第４図は半導体パターンのサイドエツチングを示す断面
図。 第５図、第６図は本発明の液晶表示パネルのアクティブ
マトリクス基板の例を示す主要平面図０２・・・透明導
電膜　　　　３・・・低抵抗半導体膜４・・・高抵抗半
導体膜　　５・・・絶縁膜６・・・導電体膜　　　　２
１・・・画素電極２２・・・データ！Ｉ　　　　　　２
３・・・ドレイン２４・・・ソース　　　　　　２５・
・・ゲート２６・・・タイミング線 以　　上

Claims (1)

【特許請求の範囲】
1. トランジスタをマトリクス状に配置した液晶表示パネル
   の製造方法において、ａ）透明絶縁基板上に透明導電体
   薄膜と低抵抗の半導体薄膜とを形成する工程と、ｂ）ウ
   ォトレジストパターンを所定の形状に形成し、該低抵抗
   の半導体薄膜、該透明導電体薄膜の順にエッチングし、
   さらに該低抵抗の半導体薄膜をエッチングする工程と、
   ｃ）高抵抗半導体薄膜、絶縁体薄膜、導体薄膜の順に薄
   膜形成する工程と、ｄ）フォトレジストパターンを所定
   の形状に形成し、該導体薄膜、該絶縁体薄膜、該高抵抗
   半導体薄膜をエッチングし、さらに該低抵抗半導体薄膜
   をエッチングする工程とを有する液晶表示パネルの製造
   方法。