JPS62166446A - 制御用コンピュータの異常監視装置 - Google Patents

制御用コンピュータの異常監視装置

Info

Publication number
JPS62166446A
JPS62166446A JP61008472A JP847286A JPS62166446A JP S62166446 A JPS62166446 A JP S62166446A JP 61008472 A JP61008472 A JP 61008472A JP 847286 A JP847286 A JP 847286A JP S62166446 A JPS62166446 A JP S62166446A
Authority
JP
Japan
Prior art keywords
predetermined
signal
component
computer
pulse signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61008472A
Other languages
English (en)
Other versions
JP2545783B2 (ja
Inventor
Junichi Takeuchi
純一 竹内
Yutaka Okuda
豊 奥田
Hiromi Maehata
前畑 博己
Noriyuki Nakajima
則之 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP61008472A priority Critical patent/JP2545783B2/ja
Publication of JPS62166446A publication Critical patent/JPS62166446A/ja
Application granted granted Critical
Publication of JP2545783B2 publication Critical patent/JP2545783B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は各種装置制御用のコンピュータにおける異常を
監視する装置に関する。
[従来の技術] コンピュータは各種機械装置の制御用に活用され、省力
、省エネルギー等に効果的である。
しかし、コンピュータが高度な処理をしているため、逆
にコンピュータにノイズ等により、命令信号等の判読に
異常を生じた場合、被制御側は全く間違った駆動をして
しまう。このような状態は、通常コンピュータ自身は自
動的には修復できない。
そのため、一度異常を生ずると、コンピュータ内の演算
部は暴走を続けることになる。
この問題を防止する技術として、予めコンピュータ側の
プログラムに、一定時間間隔でモニタ信号を出力するス
テップを設けるとともに、モニタ信号を入力して監視す
る装置を設け、モニタ信号入力から次のモニタ信号入力
までの時間を観察するものがあった。即ち、信号入力し
てから所定時間後、次の信号が入力しない場合、コンピ
ュータに異常が生じ暴走しているとするものである。暴
走に対する処置としては、コンピュータヘリセット信号
を出力した。
[発明が解決しようとする問題点コ しかし、このような暴走監視装置は、コンピュータの異
常の一面しか監視しておらず、又〜、その処置もリセッ
トするのみであり、コンピュータのプログラム自体の破
壊あるいは、コンピュータの回路の破壊によるハード的
異常には対処し得なかった。
[問題点を解決するための手段] 上記問題点を解決するための手段として、本発明は次の
ような構成を採用した。
即ち、第1発明の要旨とするところは、第1図に例示す
るごとく、 予め設定されたプログラムに従って、被制御装置M11
を制御するとともに、予め設定されたプログラムに従っ
て所定性状となされたパルス信号を出力する制御用コン
ピュータM12の暴走監視装置において、 上記パルス信号中の所定成分を検出して、該所定成分が
所定範囲内にあるか否かを判定する成分判定手段M13
と、 上記成分判定手段M13にて所定範囲外であると判定さ
れると被制御装置M11が制御用コンピュータM12の
制御を受け入れなくする遮断手段M14と、 を備えたことを特徴とする、制御用コンピュータの暴走
監視装置にあり、 第2発明の要旨とするところは、第2図に例示するごと
く、予め設定されたプログラムに従って、被制御装置M
2千を制御するとともに、予め設定されたプログラムに
従って所定性状となされたパルス信号を出力する制御用
コンピュータM22の暴走監視装置において、 上記パルス信号中の第1の所定成分を検出して、該第1
の所定成分が所定範囲内にあるか否かを判定する第1の
成分判定手段M23と、上記第1の成分判定手段M23
にて所定範囲外であると判定されると被制御装置M21
が制御用コンピュータM22の制御を受け入れなくする
遮断手段M24と、を有する異常処理部と、 上記パルス信号中の第2の所定成分を検出して、該第2
の所定成分が所定範囲内にあるか否かを判定するととも
に、所定範囲外であると判定すると、上記コンピュータ
をリセットする異常復帰部M26と、 を備えたことを特徴とする、制御用コンピュータの暴走
監視装置にある。
上記第1の発明の構成において、所定性状のパルス信号
とは、例えば、所定周波数のパルス、所定デユーティ比
のパルス又はその両方の組み合わせからなるパルス信号
を言う。この性状はコンピュータのプログラムが正常に
処理されている場合に、実現される。
成分判定手段M13における、所定範囲とは、例えば周
波数を判定するのであれば、その所定範囲、あるいはデ
ユーティ比を判定するのであれば、その所定範囲を言う
上記第2の発明の構成において、第1の所定成分と第2
の所定成分とは、異なる成分である。
両所定成分選択の基準は、例えば第2の所定成分は、リ
セットにてコンピュータが正常に回復するであろう暴走
の場合に、パルス信号の内で、異常となるような成分が
選ばれ、第1の所定成分は、リセットしてもコンピュー
タが正常に回復しないハード的な故障の場合に、異常と
なるような成分が選ばれる。この例としては、第1の所
定成分としては、周波数及び/又はデユーティ比であり
、第2の所定成分はパルス間隔である。一部成分が重複
してもかまわない。
両発明において、 遮断手段M14.M24における、制御を受け入れなく
する処理とは、例えば、被制御装置M11、M21と制
御用コンピュータM12.M22との間の信号線を遮断
したり、被制御装置M11゜M21へのエネルギーの供
給を停止したりする処理を言う。
[作用コ 第1発明にては、コンピュータM12がそのプログラム
に従って所定性状となしたパルス信号を、正常な状態で
は、正確に出力している。このとき、成分判定手段M1
3は所定性状からの逸脱をチェックするため、パルス信
号から所定成分を抽出し、その値が所定範囲内にあるか
否かを調べる。コンピュータM12が正常な状態では所
定範囲内であるので、成分判定手段M13は遮断手段M
14を遮断側へは駆動しない。このため、被制御装置M
11はコンピュータM12からの制御信号をそのまま受
けて、コンピュータM12のプログラムに従って制御さ
れる。しかし、コンピュータM12が暴走し、プログラ
ムの実行が異常となると、成分判定手段M13に出力さ
れるパルス信号の性状も異常となり所定性状から逸脱す
る。成分判定手段M13はパルス信号から所定成分を抽
出し、その値が所定範囲を逸脱するほどに異常となって
おれば、遮断手段M14を遮断側へ駆動する。こうして
暴走するコンピュータM12による異常制御信号が被制
御装置M11に出力されても、被制御装置M11は異常
な動作を行うことがない。
第2発明にては、まず、異常処理部M25の第1の成分
判定手段M23と遮断手段M24とは、上記第1発明の
成分判定手段M13と遮断手段M14と各々同一の作用
をなす。即ち、コンピュータM22からのパルス信号の
第1の所定成分が所定範囲外であれば、第1の成分判定
手段M23は遮断手段M24を遮断側へ駆動して、被制
a装置M21がコンピュータM22の制御を受けないよ
うにする。
一方、異常復帰部M26は、コンピュータM22のパル
ス信号中の第2の所定成分が所定範囲外であれば、コン
ピュータM22にリセット信号を出力する。リセット信
号により、コンピュータM22は初期状態にもどり、再
度、最初から処理を開始することとなる。
次に本発明の詳細な説明する。第1及び第2の発明は、
これに限定されるものではなく、要旨を逸脱しない限り
種々の態様のものが含まれる。
[実施例] 第3図は第1及び第2発明の一実施例を示す要部ブロッ
ク図である。
ここで1はワンチップマイクロコンピュータを表わして
おり、中央処理部(以下CPLJという)1a、ランダ
ムアクセスメモリ(以下RAMという)1b1リードオ
ンリメモリ(以下ROMという)1c及び入出力回路(
以下I10という)1dを含む。CPLIiaは予めR
OM1cに記憶されたプログラムに従って、ROM1C
又はRAM1bに設定されているデータを用い、各種演
算を行ない、各種システム2に制御信号を出力している
システム2とは、例えば、自動車のスリップ制御装置等
のシステムでおる。システム電源3は電源4より、リレ
ー5を介して電力を供給され、システム2に必要な電圧
に変換して、システム2へ供給している。システム2の
マイクロコンピュータ1による制御は、全てシステム電
源3からのエネルギーによっている。
上記CPU1はROMIC内のプログラム中に設定され
たモニタ信号のオン又はオフする処理をほぼ一定時間毎
に行ない、l101dを介して、CPU異常処理回路6
及びCPU復帰回路7に出力している。CPLJ異常処
理回路6はモニタ信号中の周波数及びデユーティ比成分
が所定範囲内か否かを判定し、CPU復帰回路7はモニ
タ信号中のパルス信号のパルス間隔成分が所定範囲内か
否かを判定している。
マイクロコンピュータ1からは初期時に出力される別の
信号S1が出力され、CPU異常処理回路6からのマイ
クロコンピュータ1の異常を示す信号S2とともにアン
ド回路8に入力する。信号$2はマイクロコンピユーラ
ダ1にも入力される。
アンド回路8からは両信号S1.32が同時にオンであ
る時に、オン出力される信号S3が出力される。信号S
3は、バッファ9に入力し、リレー5の電磁コイル5a
を励磁し、そのa接点をオンとする。又、リレー5のオ
ン/オフ状態を検出するための信号S4がリレー5とシ
ステム電源3との間からコンピュータ1に入力されてい
る。
上記CPU異常処理回路6の要部の一例を第4図に示す
。マイクロコンピュータ1側から端子PAを介して入力
されたモニタ信号(例えばデユーティ比=50%、オン
時間:8m5ec>は、オン時間測定回路21.オフ時
間測定回路22及びオン/オフ時間差測定回路23に入
力する。オン時間測定回路21ではモニタ信号のオン状
態での継続時間が測定され、オフ時間測定回路22では
、モニタ信号のオフ状態での継続時間が測定され、オン
/オフ時間差測定回路23はモニタ信号のオン状態の時
間とそれに続くオフ状態の時間との差の絶対値を測定し
ている。上記オン時間測定回路21、オフ時間測定回路
22及びオン/オフ時間差測定回路23は、各々、例え
ばディジタル回路におけるパルス幅弁別回路によって構
成することができる。
オン時間測定回路21により測定されたオン時間はディ
ジタル信号として第1判定回路24へ入力し、所定範囲
内か否かがチェックされる。例えば、4m5eC〜12
m5eC内に入っているか否かがチェックされる。入っ
ていれば、第1判定回路24は信号111 I+を出力
し、入っていなければ信号110 Nを出力する。オフ
時間測定回路22により測定されたオフ時間はディジタ
ル信号として第2判定回路25へ入力し、所定範囲内か
否かがチェックされる。例えば、4m5ec〜12m5
ec内に入っているか否かがチェックされる。
入っていれば、第2判定回路25は信号“1″を出力し
、入っていなければ信号440 Nを出力する。
オン/オフ時間差測定回路23により測定されたオン状
態の継続時間とそれに続くオフ状態の継続時間との差の
絶対値は、ディジタル信号として第3判定回路26へ入
力し、所定範囲内か否かがチェックされる。例えば、4
m5ec以下か否かがチェックされる。これはデユーテ
ィ比をチェックすることになる。範囲内であれば第3判
定回路26は信号rt 1 e*を出力し、範囲外であ
れば、信号at Ottを出力する。
次に、第1判定回路24、第2判定回路25及び第3判
定回路26からの信号は、アンド回路27へ人力する。
この結果アンド回路27からの出力信号Saは、全判定
回路24,25.26からの信号が全てtt 1 uで
あれば、((I 11となり、判定回路24,25.2
6の内で、1つでも“O″のものがあれば、((0#+
となる。
アンド回路27の出力信号3aはフリップフロップ28
のD端子に入力し、Q端子より信号3bとして出力され
て、端子PCから信号S2として出力される。
又、アンド回路27からの信号Saはクロック選択回路
29に入力する。ここでは、信号3aがit I II
→“′O″に切り替わったか110 H→’ <111
1に切り替わったかを判定し、かつタイマ30に対して
カウントされる単位時間を設定する。例えば、信号3a
がパ1′″→tt Ouの場合は1カウント/1 mS
 e Cに、1(Q u 、 ((1+1の場合は1力
ウント/2m5eckjN定する。タイマ30は所定カ
ウント数、例えば128になるとパルスScを7リツプ
フロツプ28のC1端子(こ出力する。ただし、通常、
フリップフロップ28のQ端子からの信号3bと信号3
aとが一致している場合は、排他的ノア回路3]の出力
信号Seにより、di I ITをタイマ30のリセッ
ト端子Rに出力し、常にリセットを行なう。信号sbと
信号Saとが一致しない場合、即ち、信号3aがii 
1 et→110”′又はrt Ot+→111 IT
へ切り替わった直後は、信号seはit OITとなり
タイマ30のカウントを継続させる。このため、タイマ
30は信号Saの切り替え後、所定時間をカウントし、
所定時間経過後、パルスSCをフリップ70ツブ28の
C1端子に出力する。このことにより、信号3aが切り
替わって所定時間後に、はじめて、信号Sbが切り替わ
り、外部へ出力される信号S2も切り替わることとなる
タイマ30におけるカウント数が、I”128Jにてパ
ルスSCが出力されるとすると、クロック選択回路29
によって、信号Saが“1′′→“′O″へ切り替わっ
た場合、即ちモニタ信号が異常側へ変化したと判定した
場合は、128m5ec間、sa=”o”が継続した後
に、はじめて、信号Sbがtt Ottとなり、信号3
aがdi OII →td I Tl ヘ切り替わった
場合、即ちモニタ信号が正常側に変化したと判定した場
合は、256m5ec間、Sa=“′1″が継続だ後に
、はじめて信@Sbが“′1″となる。このように、所
定時間、信号3aをヂエツクし続けるのは、ノイズ等に
て判断を誤るのを防止するためであり、Saの切り替わ
り方向にて、所定時間を異ならしめているのは、異常に
は早期に対処するためである。
以上はディスクリートな回路にてC,PU異常処理回路
6を構成したが、各種マイクロコンピュータで同様な機
能をプログラムにて、実現できる。
即ち第5図に示すように、CPU6a、RAM6b、R
OM6c、l106dから構成し、ROMGC中のプロ
グラムの実行により、モニタ信号の内容を判定し、異常
有無を示す信号S2を出力させるようにすることもでき
る。
前記CPU復帰回路7は、例えばリトリガブルな単安定
マルチバイブレータを用いたウオッチドックタイマを用
いることができ、モニタ信号の立ち上げ又は立ち下げの
間隔が所定時間(例えば200〜300m5ec)を越
えればリセット信号が出力される。勿論、各種マイクロ
コンピュータにて構成することも可能である。
上記CPU異常処理回路6とCPtJ復帰回路7とを一
つのマイクロコンピュータで兼用させることも、プログ
ラムを統−又はサブルーチン化等することで可能である
上述したごとく、CPU復帰回路7にて、例えば500
m5ec以上モニタ信号の立ち上げ、又は立ち下げがな
ければ、第3図に示すごとくリセット信@Rがマイクロ
コンピュータ1側へ出力され、マイクロコンピュータ1
が初期状態に戻る。
こうして、ノイズ等による暴走から、マイクロコンピュ
ータ1は復帰される。又、CP U異常処理回路6はマ
イクロコンピュータ1からのモニタ信号の周波数(波長
)及びデユーティ比をヂエツクする。例えば波長、即ち
オン又はオフ状態が4〜12m5ecの範囲を外れた状
態か、オン時とオフ時との時間の差が4ms、ec以上
となった状態が、128m5ec続けば信号S2を# 
191から“′O″に変え、又は逆に、波長及び時間差
が両者とも上記範囲に入り、かつ2.56m5ec続け
ば、信号S2を“OITから“′1″に変える。
CPU異常処理回路6にて検出される異常は、主にハー
ド的な異常であり、特に、この異常は、上記CPtJ復
帰回路7では救済できないため、そのような場合に有効
である。
CPU異常処理回路6からの信号S2が′O′′になる
と、マイクロコンピュータ1からの初期処理用の信号S
1は通常d(1Itであるけれども、アンド回路8から
出力される信号S3はO″となり、バッファ9からリレ
ー5のコイル5aへ流れていた電流が遮断され、a接点
5bがオフとなり、システム電源3へ電wA4からの電
力供給が絶たれ、システム2の作動は停止する。例えば
システム2がアンチスキッドのブレーキ圧調整作動回路
であり、マイクロコンピュータ1がその制御装置であれ
ば、アンチスキッドの制御装置の異常をCPU異常処理
回路6が検出するとブレーキ圧調整作動回路は作動を停
止し、ブレーキ圧の調整は運転者の踏み込みに従うこと
となる。
次にマイクロコンピュータ1側のモニタ信号出力処理に
ついて説明する。第6図乃至第10図はその内容を示す
フローチャートである。
第6図はメインルーチンであり、4m5ec毎にステッ
プ100を実行し、フラグFmcに11191を設定し
ている。
第7図は3m5ec毎に実行される割り込みル−ヂンで
あり、ステップ150にてフラグFcpにR1Nを設定
する。
第8図は1.66m5ec毎に実行される割り込みル−
ヂンであり、ステップ200にてカウンタCcpをイン
クリメントする。
第9図はモニタ信号出力ルーチンであり、4m5ec毎
に実行される割り込みルーチンである。
本ルーヂンが開始されると、まず、ステップ310にて
、前回このステップ310でrNOJと判定されたか否
かが判定される。前回rNOJであれば、ステップ32
0に進み、前回rYESJであればステップ410に進
む。即ら、8m5eC毎にrYEsJと判定されること
になる。
ステップ320ではフラグFmcをチェックする。
即ち、通常、メインルーチン4 m s e c処理に
て、4m5ec毎にFmcに11111が設定されてい
るはずであるので、ステップ320ではrYEsJと判
定されて、ステップ330にてFincに4(0+lが
設定される。次にステップ340にてフラグFcpがチ
ェックされる。ここでも、通常、3m5e、cの割り込
み処理にて、3m5ec毎にFCpに“1″が設定され
ているはずであるので、ステップ340ではrYEsJ
と判定されて、ステップ350にてフラグFcpにit
 Oopが設定される。次にステップ360にてカウン
タCCpがチェックされる。
ここでも、通常、1.66m5ecの割り込み処理にて
、1.66m5eC毎にCcpがインクリメントされて
いるはずであるので、8m5ecの間では、CCpは3
以上かつ8以下のはずである。そこでステップ360に
てはrYEsJと判定されて、ステップ370の処理に
移る。ステップ370にては現在出力しているモニタ信
号がオンならオフに、オフならオンに反転する処理が行
なわれる。即ち、メインルーチン4m5ec処理が正し
く処理されてFmcに1″が設定され、3ms ec割
り込みルーチンが正しく処理されてFCpに1j1+1
が設定され、更に1.65m5eC割り込みルーチンが
正しく処理されてCcpの値が3〜8の間に設定された
場合に、はじめて、モニタ信号の反転がなされる。
= 21− メインルーチンの処理が異常であって、8m5ec以内
にFmCに“1″が設定されない場合は、ステップ32
0にてrNOJと判定されて、ステップ380にてFm
cにtt Oe+が設定されるが、モニタ信号は反転さ
れない。又3m5ec割り込みルーチンが異常であり、
8m5ec以内にFcpに1゛′が設定されない場合は
、ステップ340にてrNOJと判定されて、ステップ
390にてFcpにit OItが設定されるが、モニ
タ信号は反転されない。
更に、又、”1.66m5ec割り込みルーチンが異常
であり、Bmsec以内にCCpに3〜8の値が設定さ
れない場合は、ステップ360にてrNOJと判定され
て、モニタ信号は反転されない。
ステップ360でrNOJとされた場合、又は、ステッ
プ370,380,390の後、ステップ400にて、
Ccpがクリアされる。
次にステップ410にてFCI)にO″が設定され、一
旦終了する。
上述のごとく、マイクロコンピュータ1内のCPU1a
の作動異常がモニタ信号のオン又はオフ状態の時間の異
常になって出ツクされることとなる。
このモニタ信号を受け、CPU異常処理回路6とCPU
復帰回路7とは前述のごとくの処理をなすこととなる。
次にマイクロコンピュータ1側により作動初期に行なわ
れる周辺装置の異常確認処理を説明する。
第10図はそのフローチャートを表わす。
まずマイクロコンピュータ1及びその周辺装置について
、電源がオンされた場合、ステップ500の処理にて、
電源オン時には(10I+であるレジスタPSの内容を
チェックする。電源オン時であれば、PS−”0”であ
るので、rYEsJと判定されて、次にステップ510
にてPSに′1゛′が設定される。次にステ、ツブ52
0にて500m5ecの間、処理が待機する。この間、
前述したメインルーチン4m5ec処理はなされないの
で、Fmc−” Q ”となって、4m5ec割り込み
モニタ信号出力ルーチンのステップ370の処理が行な
われずモニタ信号がオン又はオフ状態のままであり、C
PU復帰回路7が作動してマイクロコンピュータ1にリ
セットがかかる。
すると再度ステップ500の処理がなされる。
ステップ510にてPS−”1”とされているので、r
NOJと判定され、次の処理に移る。ところが、CPU
復帰回路7が異常であったり、リセットのための端子、
信号線が異常であり、リセットガかからないと、ステッ
プ520にて500m5ecを経過してしまい、ステッ
プ530の処理を実行する。ステップ530にては、電
源オン時にtt 1 teに設定されている第3図に示
した信号S1をii Ouとすることにより、アンド回
路8の信号S3も((0+#となり、バッファ9の出力
もなくなり、リレー5のa接点も開放され、電源4が切
り離されて、システム2の作動が停止する。以後信号S
1が“′O゛′の状態が継続する。
上記ステップ500にてrNOJと判定されると、即ち
、CPU復帰回路7が正常で必れば、次にステップ54
0にて、モニタ信号として正常なものを出力する。つま
り、オン・オフが8’m5eC毎に切り替わるデユーテ
ィ比50%のモニタ信号を出力する。次にステップ55
0にてマイクロコンピュータ1からアンド回路8に直接
出力されている信号S1として′1″を出力する。CP
LI異常処理回路6自体が異常でなければ、CPU異常
処理回路6はモニタ信号正常であることから、アンド回
路8に信号S2として“1″を出力する。
アンド回路8は信号31.S2が共に1″であれば、信
号S3として“1′′を出力する。更に、このことによ
りリレー5のa接点5bもオンとなり、信号S4も“1
″ (オン)となる。ステップ560では、この信号S
4が((1T#か否かを判定する。CPU異常処理回路
6が正常でかつ、信号径路及びリレー5も正常であれば
、マイクロコンピュータ1に入力される信号S4は1″
であるはずなので、ステップ560ではrYE、sJと
判定される。
もし、このステップ560でrNOJと判定されると、
ステップ570にて、CPU異常処理回−25= 路6、信号径路またはリレー5の異常であるとして、例
えば、信号S1を“0゛′としたり、図示しない表示装
置の異常ランプを点灯させたりする。
ステップ560にてrYEsJと判定されると、次にス
テップ580にて、マイクロコンピュータ1はモニタ信
号として異常な信号を出力する。例えば、オンが3.1
m、s e、 c 、オフが、13.3m5eCの信号
(デユーティ比18.9%)のモニタ信号を出力する。
1次のステップ590では、ステップ580にて異常モ
ニタ信号を出力しはじめてからの時間T1がsooms
ecを超えたか否かが判定される亭初期は越えていない
ので、次にステップ600にて、CPU異常処理回路6
の出力信号S2がtt Oe*か否かを判定する。いま
だ信号S2が1′′であれば、rNOJと判定されて、
再度ステップ5.80から処理が開始される。
前記のCPU異常処理回路6の例では、異常モニタ信号
を出力し始めてから、12.8.m5ec後に、信号S
2は゛“O″に変化する。ステップ600にてr、YE
、、s、Jと判定されると、ステップ61Oにて、ステ
ップ580での異常モニタ信′号出力が開始されてから
、50m5ec内か否かが判定される。
上記ステップ6C)OにてrYEsjと判定されたとい
うことは、128m5eC以上は経過しているはずなの
で、通常このステップ610ではrNOjと判定される
上記ステップ590及びステップ610にてrYEsJ
と判定されるということは、信号S2が、設定された遅
延時間(128msec)から十分経過してもit 1
 ++から14011に切り替わらないか、または、遅
延時間を経過するのに十分時間が残っているにもかかわ
らず、111 IIから“011へ切り替わってしまっ
た状況を意味する。そのため、ステップ620の処理に
移って、信号S1をit 014に設定したり、異常ラ
ンプ点灯等の処理がなされる。
次に50m5eC〜800m5eCの間に82がdi 
I ITから1(0++に変化すると、ステップ630
が実行され、信号S4が0°′ (オフ)になつている
か否かを判定する。ここで゛○パでない場合は、ステッ
プ640にて更に異常モニタ信号出力を継続し、ステッ
プ650にて、ステップ640で、はじめて出力処理し
てから100m5ec経過したか否かが判定される。1
00m5ec以内ならば、ステップ630,640の処
理を繰り返す。100m5ec経過後も信号S4が′O
″ならば異常であるので、上記ステップ620の処理を
行なう。
一方、信号S4が正常に“O゛に変化すれば、ステップ
630からステップ660の処理に移り、今度は、モニ
タ信号として正常な信号を出力する。
即ち、Bms’ec毎にオン、オフが切り替わり、デユ
ーティ比50%のパルス信号を出力する。次にステップ
670にて信号S4がO″からu 111に切り替わっ
たか否かが判定される。
信号S4がtt O++から1″へ切り替わるのは、信
号S1が(1111の場合、信号S2が11091から
“1″へ切り替わるのに対応しているため、前述の例で
は、256m5ec後に切り替わるはずである。そこで
ステップ670にて1NO」と判定されてもステップ6
80にて、1.2sec経過するまでは、ステップ66
0及びステップ670を実行して、信号S4がdl 1
 #lに切り替わるのを待機する。もし、ステップ67
0にて信号S4がtt 1 T?と判断された場合、ス
テップ690で最初にステップ660の処理がなされて
から、50m5eCしか経過していない場合は、rNO
Jと判定されてステップ700にてCPU異常処理回路
6等が異常であるとして、ステップ570,620と同
様な異常処理がなされる。
ステップ690又はステップ680にて「YES」と判
定された場合は、ステップ710で、今後のシステムに
対する各種制御処理のための各種フラグ、変数等の初期
データが設定される。
以後、前述したメインルーチン4m5ec処理を含み、
各種制御処理がなされるメインルーチン及び前述の各割
り込み処理が実行される。上記した内容では、ステップ
600で信号S2を直接チェツ°りしたが、第3図と異
なり信号S2を直接コンピュータ1へ返さないようにし
、信@S1−g(111の状態で信号S4の内容をチェ
ックすることにより、CPLJ異常処理回路6の状態を
把握してもよい。
以上詳述したごとく、本実施例によれば、CPU復帰回
路7により、マイクロコンピュータ1のCPU1aの演
綽処理が暴走してもリセットがかかることにより、暴走
を停止し、正常な演算処理に復帰させることができる。
又、CPU異常処理回路6により、上記CPU復帰回路
7にては、復帰できない、マイクロコンピュータ1のハ
ード的な異常を検出でき、マイクロコンピュータ1の異
常な制御をからシステム2を保護することができ、手動
等に切り替えて処理を進めることができる。
このようにCPU復帰回路7とCPU異常処理回路6と
を組み合わせ、CPU復帰回路7を優先して作動させて
いることにより、ソフト的な異常は、CPU異常処理回
路6が作動する前に容易に救済でき葛。このため、シス
テム2停止前に、極力復帰できるので、システム2によ
る正常な稼動率を向上できる。
又、マイクロコンピュータ1の作動開始時に前述したご
とくの、CPU異常処理回路6及びCPU復帰回路7側
の異常処理を行なっているので、CPU異常処理回路6
又は、CPU復帰回路7が異常であることによる、マイ
クロコンピュータ1の異常検出エラーが防止できる。
更に、ハード的エラーの対策として、システム2への電
源を停止しているので、確実にシステム2の作動を停止
できる。このため極めて信頼性の高い暴走監視を行なう
ことができる。
上記構成において、リレー5が遮断手段M14、M24
に該当し、CPU異常処理回路6が成分判定手段M13
、第1の成分判定手段M23に該当し、CPU復帰回路
7が異常復帰部M26に該当する。
[発明の効果] 第1発明の制御用コンピュータの暴走監視装置は、制御
用のコンピュータからのパルスの所定成分を検出して、
所定範囲内にあるか否かを判定する成分判定手段と、 範囲外であれば被制御装置が制御用コンピュータの制卸
を受け入れなくする遮断手段と、を備えているため、 コンピュータに異常が生じた場合、速やかに被制御装置
の異常な動作を停止するので、被制御装置とその周辺の
保護が可能となる。
第2発明の制御用コンピュータの暴走監視装置は、上記
第1発明の構成の異常処理部に加えて、パルス信号中の
他の第2の成分を検出して、所定範囲内にあるか否かを
判定するとともに範囲外であれば、コンピュータをリセ
ットするリセット信号を出力する異常復帰部を備えてい
る。
そのため、ソフト的な軽度な異常は、早期に復帰させる
ことができ、被制御装置の稼動率を上げることができる
【図面の簡単な説明】
第1図は第1発明の基本的構成例示図、第2図は第2発
明の基本的構成例示図、第3図は第1発明及び第2発明
の実施例の要部ブロック図、第4図はCPU異常処理回
路の要部ブロック図、第5図はCPU異常処理回路にマ
イクロコンピュータを用いた例を示すブロック図、第6
図はマイクロコンピュータにおいて実行されるプログラ
ムのメインルーチン4m5ec処理のフローチャート、
第7図は同じ<3m5ec割り込み処理のフローチャー
ト、第8図は同じ<1.66m5ec割り込み処理のフ
ローチャート、第9図は同じ<4m5ec割り込みモニ
タ信号出力ルーチンのフローチャート、第10図は同じ
く周辺装置異常確認処理のフローチャートを表わす。 Ml 1.Ml 2・・・被制御装置′M12.M22
・・・コンピュータ M13・・・成分判定手段 Ml4.M24・・・遮断手段 M23・・・第1の成分判定手段 M25・・・異常処理部 M26・・・異常復帰部 1・・・マイクロコンピュータ 2・・・システム 4・・・電源 5・・・リレー 6・・・CPU異常処理回路 7・・・CPU復帰回路

Claims (1)

  1. 【特許請求の範囲】 1 予め設定されたプログラムに従つて、被制御装置を
    制御するとともに、予め設定されたプログラムに従つて
    所定性状となされたパルス信号を出力する制御用コンピ
    ュータの暴走監視装置において、 上記パルス信号中の所定成分を検出して、該所定成分が
    所定範囲内にあるか否かを判定する成分判定手段と、 上記成分判定手段にて所定範囲外であると判定されると
    被制御装置が制御用コンピュータの制御を受け入れなく
    する遮断手段と、 を備えたことを特徴とする、制御用コンピュータの暴走
    監視装置。 2 所定成分が、パルス信号の周波数及びデューティ比
    である、特許請求の範囲第1項記載の制御用コンピュー
    タの暴走監視装置。 3 成分判定手段が、所定成分の検出を所定時間行った
    後、判定する、特許請求の範囲第1項又は第2項記載の
    制御用コンピュータの暴走監視装置。 4 予め設定されたプログラムに従って、被制御装置を
    制御するとともに、予め設定されたプログラムに従つて
    所定性状となされたパルス信号を出力する制御用コンピ
    ュータの暴走監視装置において、 上記パルス信号中の第1の所定成分を検出して、該第1
    の所定成分が所定範囲内にあるか否かを判定する第1の
    成分判定手段と、上記第1の成分判定手段にて所定範囲
    外であると判定されると被制御装置が制御用コンピュー
    タの制御を受け入れなくする遮断手段と、を有する異常
    処理部と、上記パルス信号中の第2の所定成分を検出し
    て、該第2の所定成分が所定範囲内にあるか否かを判定
    するとともに、所定範囲外であると判定すると、上記コ
    ンピュータをリセットする異常復帰部と、を備えたこと
    を特徴とする、制御用コンピュータの暴走監視装置。 5 第1の所定成分がパルス信号の周波数及びデューテ
    ィ比であり、第2の所定成分がパルス信号のパルス間隔
    である、特許請求の範囲第4項記載の制御用コンピュー
    タの暴走監視装置。 6 第1の成分判定手段が、第1の所定成分の検出を所
    定時間行つた後、判定し、異常復帰部が、第2の所定成
    分の検出を、上記第1の成分判定手段の所定時間より短
    い時間行つた後、判定する、特許請求の範囲第4項又は
    第5項記載の制御用コンピュータの暴走監視装置。
JP61008472A 1986-01-18 1986-01-18 制御用コンピュータの異常監視装置 Expired - Lifetime JP2545783B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61008472A JP2545783B2 (ja) 1986-01-18 1986-01-18 制御用コンピュータの異常監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61008472A JP2545783B2 (ja) 1986-01-18 1986-01-18 制御用コンピュータの異常監視装置

Publications (2)

Publication Number Publication Date
JPS62166446A true JPS62166446A (ja) 1987-07-22
JP2545783B2 JP2545783B2 (ja) 1996-10-23

Family

ID=11694060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61008472A Expired - Lifetime JP2545783B2 (ja) 1986-01-18 1986-01-18 制御用コンピュータの異常監視装置

Country Status (1)

Country Link
JP (1) JP2545783B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131019A (ja) * 2011-12-21 2013-07-04 Toyota Motor Corp 監視回路、マイクロコンピュータ及び通信システム
JP2017094472A (ja) * 2015-11-26 2017-06-01 株式会社デンソーウェーブ ロボット制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56123014A (en) * 1980-03-03 1981-09-26 Takagi Sangyo Kk Overrun preventing device of program control device
JPS60118942A (ja) * 1983-11-30 1985-06-26 Nec Home Electronics Ltd 暴走制御回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56123014A (en) * 1980-03-03 1981-09-26 Takagi Sangyo Kk Overrun preventing device of program control device
JPS60118942A (ja) * 1983-11-30 1985-06-26 Nec Home Electronics Ltd 暴走制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131019A (ja) * 2011-12-21 2013-07-04 Toyota Motor Corp 監視回路、マイクロコンピュータ及び通信システム
JP2017094472A (ja) * 2015-11-26 2017-06-01 株式会社デンソーウェーブ ロボット制御装置

Also Published As

Publication number Publication date
JP2545783B2 (ja) 1996-10-23

Similar Documents

Publication Publication Date Title
JP3633092B2 (ja) マイコン故障監視装置
US10006455B2 (en) Drive control apparatus
US5638510A (en) Multiplexed system with watch dog timers
US4843592A (en) Microcomputer controlled apparatus provided with a battery voltage detection circuit
JPH02148206A (ja) 電源装置
JPS62166446A (ja) 制御用コンピュータの異常監視装置
CN111416557A (zh) 一种交流伺服控制***
JPS61162473A (ja) エレベ−タ制御装置
WO2018211889A1 (ja) モータ駆動装置
JPH08163883A (ja) モータ制御装置
WO2021127805A1 (zh) 一种变频器的功能安全装置
JPS61169366A (ja) 電動式パワ−ステアリング制御装置
JPH06324721A (ja) 接続ユニット脱落検知方法
JPH06202764A (ja) 電源切断装置
WO2024122023A1 (ja) 車両の制御システム
JPH1020904A (ja) 制御状態監視装置
JPH02281343A (ja) Cpu動作の監視方式
JPS6389941A (ja) マイクロプロセツサ応用機器の監視制御装置
JPS6235917A (ja) 車両用電子制御装置
JP2680473B2 (ja) ウォッチドック機構
JP3593922B2 (ja) アクチュエーター駆動回路の監視装置
JPH0612294A (ja) 監視装置
JPH0421385A (ja) サーボモータ制御装置の異常検出装置
JP2737967B2 (ja) 無人搬送車の暴走検出方法
JPS6029127B2 (ja) コンピユータ制御装置の事故防止方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term