JPS6389941A - マイクロプロセツサ応用機器の監視制御装置 - Google Patents
マイクロプロセツサ応用機器の監視制御装置Info
- Publication number
- JPS6389941A JPS6389941A JP61234301A JP23430186A JPS6389941A JP S6389941 A JPS6389941 A JP S6389941A JP 61234301 A JP61234301 A JP 61234301A JP 23430186 A JP23430186 A JP 23430186A JP S6389941 A JPS6389941 A JP S6389941A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- stop detection
- power
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 82
- 238000012544 monitoring process Methods 0.000 claims abstract description 24
- 230000002159 abnormal effect Effects 0.000 claims abstract description 12
- 230000005856 abnormality Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000010977 unit operation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサ応用機器において、起動
時のマイクロプロセッサシステムの初期設定、動作中の
電源断時の緊急処理、雑音等による動作停止時の再起動
の3つの機能・動作に関する、効率的な監視・制御を可
能にした監視制御装置に関するものである。
時のマイクロプロセッサシステムの初期設定、動作中の
電源断時の緊急処理、雑音等による動作停止時の再起動
の3つの機能・動作に関する、効率的な監視・制御を可
能にした監視制御装置に関するものである。
近年、事務機器や通信機器をはじめ、機器類に広範にマ
イクロプロセッサが応用されている。これら機器の使用
環境もまた広範であり、振動、雑音、電源等、必ずしも
十分な環境下で使用されない場合も多い。
イクロプロセッサが応用されている。これら機器の使用
環境もまた広範であり、振動、雑音、電源等、必ずしも
十分な環境下で使用されない場合も多い。
このような環境において、これら機器類に発生する故障
のかなりの部分が、マイクロプロセッサの暴走や、その
動作停止である。こうした故障の際、使用者が故障に気
付いた場合は、人手により電源を一部オフした後、再び
オンとすることで、機器類のパワーオンリセット機能に
より回復させ・ることができる。しかし、無人動作中で
ある場合などには、重大な事故あるいはいたずらな消耗
・浪費を引き起こすこともある。このような問題を解決
するため、環境に対する耐力の強化とあわせて、動作停
止時の再起動等の機能追加が必要である。
のかなりの部分が、マイクロプロセッサの暴走や、その
動作停止である。こうした故障の際、使用者が故障に気
付いた場合は、人手により電源を一部オフした後、再び
オンとすることで、機器類のパワーオンリセット機能に
より回復させ・ることができる。しかし、無人動作中で
ある場合などには、重大な事故あるいはいたずらな消耗
・浪費を引き起こすこともある。このような問題を解決
するため、環境に対する耐力の強化とあわせて、動作停
止時の再起動等の機能追加が必要である。
・第3図に、動作停止時の再起動方法の一般的概念をブ
ロック図で示す。同図を参照して動作概要を説明すると
、中央処理装置(CPU)aの割込入力端子dに、タイ
マ回路すより一定周期で割込みを行い、(CPU)aは
割込み処理として正常動作信号を発生し、これを停止検
出回路Cへ送出するようにしておき、停止検出回路Cで
は正常動作信号が跡絶えた場合にCPUのリセット入力
端子eに対しリセット信号を送出することによりシステ
ムを再起動するものである。
ロック図で示す。同図を参照して動作概要を説明すると
、中央処理装置(CPU)aの割込入力端子dに、タイ
マ回路すより一定周期で割込みを行い、(CPU)aは
割込み処理として正常動作信号を発生し、これを停止検
出回路Cへ送出するようにしておき、停止検出回路Cで
は正常動作信号が跡絶えた場合にCPUのリセット入力
端子eに対しリセット信号を送出することによりシステ
ムを再起動するものである。
次に、第4図(a)に、主電源投入時のシステム初期設
定方法を、(b)に動作中の電源異常断の対処方法を、
各々示す。
定方法を、(b)に動作中の電源異常断の対処方法を、
各々示す。
前者では、電源回路fの一部を構成するパワーオンリセ
ット回路gにより、電源投入時のリセット信号が初期設
定信号(イ)として(CPU)aのリセット端子eに入
力され、システムの初期設定が行われる。後者では、電
源回路fの一部を構成する電源異常検出回路りにより、
動作中の電源異常断の信号(つ)が(CPU)aの割込
み端子dに入力され、CPUは緊急処理を実行する。
ット回路gにより、電源投入時のリセット信号が初期設
定信号(イ)として(CPU)aのリセット端子eに入
力され、システムの初期設定が行われる。後者では、電
源回路fの一部を構成する電源異常検出回路りにより、
動作中の電源異常断の信号(つ)が(CPU)aの割込
み端子dに入力され、CPUは緊急処理を実行する。
さて、第3図の回路動作の実現にあたり、(CPU)a
の割込入力端子dは、常時割込受付可能(非マスク)で
あることが必須であるが、通常この端子は1個のみであ
り、しかも通常は、第4図(b)に示したとおり動作中
の電源異常断時に重要データのセーブや入出力部のフェ
ールセーフ処理を行うための緊急割込み用としてすでに
使用されているので、この機能と端子を共用しかつその
後の動作を区別する必要がある。
の割込入力端子dは、常時割込受付可能(非マスク)で
あることが必須であるが、通常この端子は1個のみであ
り、しかも通常は、第4図(b)に示したとおり動作中
の電源異常断時に重要データのセーブや入出力部のフェ
ールセーフ処理を行うための緊急割込み用としてすでに
使用されているので、この機能と端子を共用しかつその
後の動作を区別する必要がある。
さらに、CPUのリセット入力端子eについても第4図
(a)に示したとおり通常は使用開始時の主電源投入の
際のシステム全体の初期設定(パワーオンリセット)用
に使用されているので、これも端子の共用となりその後
の動作を区別する必要がある場合には、何らかの機能追
加が必要である。
(a)に示したとおり通常は使用開始時の主電源投入の
際のシステム全体の初期設定(パワーオンリセット)用
に使用されているので、これも端子の共用となりその後
の動作を区別する必要がある場合には、何らかの機能追
加が必要である。
従来より、起動時のシステム初期設定、動作中の電源異
常断時の緊急処理、雑音等による動作停止時の再起動の
各方法については、各々個別に取扱われてきたが、これ
ら3機能を同時に実現しようとする場合は、3機能に関
する識別制御機能の追加が必要となる。
常断時の緊急処理、雑音等による動作停止時の再起動の
各方法については、各々個別に取扱われてきたが、これ
ら3機能を同時に実現しようとする場合は、3機能に関
する識別制御機能の追加が必要となる。
本発明は、マイクロプロセッサ応用機器において、これ
ら3機能を同時に実現すること、を解決すべき問題点と
している。従って本発明の目的は、マイクロプロセッサ
応用機器において、従来は個別に制御されてきた起動時
のシステム初期設定、動作中の電源異常断時の緊急処理
、雑音等による動作停止時の再起動の3機能の同時制御
を可能とするマイクロプロセッサ応用機器の監視制御装
置を提供することにある。
ら3機能を同時に実現すること、を解決すべき問題点と
している。従って本発明の目的は、マイクロプロセッサ
応用機器において、従来は個別に制御されてきた起動時
のシステム初期設定、動作中の電源異常断時の緊急処理
、雑音等による動作停止時の再起動の3機能の同時制御
を可能とするマイクロプロセッサ応用機器の監視制御装
置を提供することにある。
本発明は、中央処理装置の最優先非マスク割込み端子を
動作停止検出動作の契機となる監視タイミング信号と動
作中の電源異常断時の緊急処理のための契機となる電源
異常断信号の2信号で共用し、割込み処理でその要因の
区別を行い各々要因に応じた動作をさせるよう監視制御
すること、および中央処理装置のリセット入力端子を機
器電源投入時の電源投入初期設定信号と停止検出回路に
よる停止検出初期設定信号で共用し、その区別を中央処
理装置リセット後に停止検出保持信号を参照して行うこ
と、および停止検出回路は一旦中央処理装置の動作停止
を検出すると、動作再開後中央処理装置から与えられる
停止検出リセント信号を受けるまで停止検出保持信号を
保持するようにすることを、問題点解決のための主要な
特徴とする。
動作停止検出動作の契機となる監視タイミング信号と動
作中の電源異常断時の緊急処理のための契機となる電源
異常断信号の2信号で共用し、割込み処理でその要因の
区別を行い各々要因に応じた動作をさせるよう監視制御
すること、および中央処理装置のリセット入力端子を機
器電源投入時の電源投入初期設定信号と停止検出回路に
よる停止検出初期設定信号で共用し、その区別を中央処
理装置リセット後に停止検出保持信号を参照して行うこ
と、および停止検出回路は一旦中央処理装置の動作停止
を検出すると、動作再開後中央処理装置から与えられる
停止検出リセント信号を受けるまで停止検出保持信号を
保持するようにすることを、問題点解決のための主要な
特徴とする。
そしてリセット入力端子と常時最優先割込入力端子を備
えた中央処理装置を含み、電源回路を付属させたマイク
ロプロセッサ応用機器において、一定周期で監視タイミ
ング信号を出力するタイマ回路と、該タイマ回路からの
監視タイミング信号により動作を開始し、前記中央処理
装置からの停止検出リセット信号が或る定められた時間
内に到達しない場合に、停止検出初期設定信号を出力す
ると共に、該停止検出初期設定信号を前記停止検出リセ
ット信号が入力されるまで保持するための状態保持回路
を備えていて、該状態保持回路より前記中央処理装置に
対して停止検出保持信号を出力する停止検出回路と、前
記電源回路の内部にあるパワーオンリセット回路から、
電源投入時に出力される電源投入初期設定信号と前記停
止検出回路から出力される停止検出初期設定信号との論
理和を求めてその結果を初期設定信号として前記中央処
理装置のリセット入力端子に対して出力する第1のオア
回路と、前記タイマ回路より出力される監視タイミング
信号と前記電源回路の内部にある電源異常検出回路から
、電源回路より供給中の電力が停止したときに、出力さ
れる電源異常断信号との論理和を求めてその結果を割込
み信号として前記中央処理装置の割込入力端子に対して
出力する第2のオア回路と、前記電源異常検出回路から
の電源異常断信号を中央処理装置へも供給する電源異常
断信号供給回路と、を具備する。
えた中央処理装置を含み、電源回路を付属させたマイク
ロプロセッサ応用機器において、一定周期で監視タイミ
ング信号を出力するタイマ回路と、該タイマ回路からの
監視タイミング信号により動作を開始し、前記中央処理
装置からの停止検出リセット信号が或る定められた時間
内に到達しない場合に、停止検出初期設定信号を出力す
ると共に、該停止検出初期設定信号を前記停止検出リセ
ット信号が入力されるまで保持するための状態保持回路
を備えていて、該状態保持回路より前記中央処理装置に
対して停止検出保持信号を出力する停止検出回路と、前
記電源回路の内部にあるパワーオンリセット回路から、
電源投入時に出力される電源投入初期設定信号と前記停
止検出回路から出力される停止検出初期設定信号との論
理和を求めてその結果を初期設定信号として前記中央処
理装置のリセット入力端子に対して出力する第1のオア
回路と、前記タイマ回路より出力される監視タイミング
信号と前記電源回路の内部にある電源異常検出回路から
、電源回路より供給中の電力が停止したときに、出力さ
れる電源異常断信号との論理和を求めてその結果を割込
み信号として前記中央処理装置の割込入力端子に対して
出力する第2のオア回路と、前記電源異常検出回路から
の電源異常断信号を中央処理装置へも供給する電源異常
断信号供給回路と、を具備する。
前記中央処理装置は、その割込入力端子に割込信号を受
付けたときは、割込処理、として、前記電源異常断信号
供給回路から供給される電源異常断信号を参照して該信
号がオン(有効)であれば、定められた緊急゛処理を、
オフであれば停止検出リセット信号を前記停止検出回路
に対して出力し、またそのリセット入力端子に入力され
ている前記第1のオア回路からの初期設定信号がオン(
有効)となったときは、前記状態保持回路から入力され
る停止検出保持信号を参照して該信号がオンであれば、
停止検出リセット信号を前記停止検出回路に対して出力
すると共に、電源回路切断のための信号を出力し、オフ
であれば通常動作を開始する。
付けたときは、割込処理、として、前記電源異常断信号
供給回路から供給される電源異常断信号を参照して該信
号がオン(有効)であれば、定められた緊急゛処理を、
オフであれば停止検出リセット信号を前記停止検出回路
に対して出力し、またそのリセット入力端子に入力され
ている前記第1のオア回路からの初期設定信号がオン(
有効)となったときは、前記状態保持回路から入力され
る停止検出保持信号を参照して該信号がオンであれば、
停止検出リセット信号を前記停止検出回路に対して出力
すると共に、電源回路切断のための信号を出力し、オフ
であれば通常動作を開始する。
従来は、機器電源投入時の初期設定、動作中の電源異常
断時の緊急処理、中央処理装置の動作停止検出と再起動
、の3機能は個別に扱われており、これら3機能の同時
実現の具体例はなく、また単純に3機能を実現しようと
しても、先に述べたように中央処理装置の入力端子の制
限により不可能であった。
断時の緊急処理、中央処理装置の動作停止検出と再起動
、の3機能は個別に扱われており、これら3機能の同時
実現の具体例はなく、また単純に3機能を実現しようと
しても、先に述べたように中央処理装置の入力端子の制
限により不可能であった。
次に図を参照して本発明の詳細な説明する。
第1図は本発明の一実施例を示すブロック図である。同
図において、aは中央処理装置でdはその割込入力端子
(最優先、非マスク)、eはリセット入力端子である。
図において、aは中央処理装置でdはその割込入力端子
(最優先、非マスク)、eはリセット入力端子である。
bはタイマ回路であって、ある一定周期毎に監視タイミ
ング信号(1)を発生し該信号は停止検出回路Cとオア
回路jに接続される。停止検出回路Cは中央処理袋Wa
との間のバスインタフェースBSを介して停止検出リセ
ット信号(力)が入力されるとともに、内部の状態保持
回路iから停止検出保持信号(り)を出力する。
ング信号(1)を発生し該信号は停止検出回路Cとオア
回路jに接続される。停止検出回路Cは中央処理袋Wa
との間のバスインタフェースBSを介して停止検出リセ
ット信号(力)が入力されるとともに、内部の状態保持
回路iから停止検出保持信号(り)を出力する。
停止検出回路Cは、中央処理装置aからの停止検出リセ
ット信号(力)が跡絶えたことによりその動作停止を知
り、オア回路kに対して停止検出初期設定信号(キ)を
出力するとともに、内部の状態保持回路iを動作させて
、中央処理装置aの初期設定が終わり中央処理装置aに
より状態保持回路iからの停止検出保持信号(り)が参
照されるまでこれを保持する。
ット信号(力)が跡絶えたことによりその動作停止を知
り、オア回路kに対して停止検出初期設定信号(キ)を
出力するとともに、内部の状態保持回路iを動作させて
、中央処理装置aの初期設定が終わり中央処理装置aに
より状態保持回路iからの停止検出保持信号(り)が参
照されるまでこれを保持する。
fは電源回路であって、その内部回路である電源異常検
出回路りからは、システム動作中における電源異常時に
電源異常断信号(つ)が、一方はバスインタフェースB
Sを介して中央処理装置aに入力され、もう一方はオア
回路jに直接入力される。また、内部回路であるパワー
オンリセット回路gからは、電源投入時に電源投入初期
設定信号(ケ)がオア回路kに対して出力される。
出回路りからは、システム動作中における電源異常時に
電源異常断信号(つ)が、一方はバスインタフェースB
Sを介して中央処理装置aに入力され、もう一方はオア
回路jに直接入力される。また、内部回路であるパワー
オンリセット回路gからは、電源投入時に電源投入初期
設定信号(ケ)がオア回路kに対して出力される。
なお、中央処理装置aからはバスインクフェースBSを
介して電源回路fに対して、電源自動切断のための電源
切指示信号(コ)が出力される。
介して電源回路fに対して、電源自動切断のための電源
切指示信号(コ)が出力される。
オア回路jは、タイマ回路すからの監視タイミング信号
と、電源異常検出回路fからの電源異常断信号(つ)の
論理和を求め、これを割込信号(オ)として中央処理語
Waの最優先・非マスク割込入力端子dに対して出力す
る。オア回路には、停止検出回路Cからの停止検出初期
設定信号(キ)と、パワーオンリセット回路gからの電
源投入初期設定信号(ケ)の論理和を求め、これを初期
設定信号(イ)として中央処理装置aのリセット入力端
子eに対して出力する。
と、電源異常検出回路fからの電源異常断信号(つ)の
論理和を求め、これを割込信号(オ)として中央処理語
Waの最優先・非マスク割込入力端子dに対して出力す
る。オア回路には、停止検出回路Cからの停止検出初期
設定信号(キ)と、パワーオンリセット回路gからの電
源投入初期設定信号(ケ)の論理和を求め、これを初期
設定信号(イ)として中央処理装置aのリセット入力端
子eに対して出力する。
第2図は、第1図に示した本発明の実施例(構成)にお
いて、目的とする機能を得るための監視・制御方法を説
明するためのフローチャートであって、(a)は、中央
処理装置aの停止検出のための監視フローである。
いて、目的とする機能を得るための監視・制御方法を説
明するためのフローチャートであって、(a)は、中央
処理装置aの停止検出のための監視フローである。
タイマ回路すより一定の周期の監視タイミング信号(1
)は、オア回路jを介して電源異常検出回路りからの電
源異常断信号(つ)と論理和をとった後に中央処理装置
aの割込み入力端子dに割込み信号(オ)として入力さ
れる。この割込み入力信号(オ)により、中央処理装置
aは割込みベクトルで指定された割込み処理の実行を開
始する。
)は、オア回路jを介して電源異常検出回路りからの電
源異常断信号(つ)と論理和をとった後に中央処理装置
aの割込み入力端子dに割込み信号(オ)として入力さ
れる。この割込み入力信号(オ)により、中央処理装置
aは割込みベクトルで指定された割込み処理の実行を開
始する。
まず゛、割込み要因が電源異常断信号(つ)によるもの
か監視タイミング信号(1)によるものかの区別を、バ
スインタフェースBSを介して電源異常断信号(つ)を
参照することにより実行する。
か監視タイミング信号(1)によるものかの区別を、バ
スインタフェースBSを介して電源異常断信号(つ)を
参照することにより実行する。
参照の結果、要因が前者であれば、電源異常であるから
これに応じた緊急処理ヘジャンプしその処理を実行し、
要因が後者であれば、バスインタフェースBSを介して
停止検出リセット信号(力)を停止検出回路Cに対して
出力する動作を実行したあと割込処理実行を終了し、中
断していた本来の処理へ復帰する。
これに応じた緊急処理ヘジャンプしその処理を実行し、
要因が後者であれば、バスインタフェースBSを介して
停止検出リセット信号(力)を停止検出回路Cに対して
出力する動作を実行したあと割込処理実行を終了し、中
断していた本来の処理へ復帰する。
この時、停止検出回路Cの動作は、監視タイミング信号
入力より一定時間内に中央処理装置aからの停止検出リ
セット信号(力)が到達すれば、停止検出初期設定信号
(キ)および停止検出保持信号(り)を発生せず、逆に
停止検出リセット信号(力)が到達しない場合は該2信
号を発生させる。
入力より一定時間内に中央処理装置aからの停止検出リ
セット信号(力)が到達すれば、停止検出初期設定信号
(キ)および停止検出保持信号(り)を発生せず、逆に
停止検出リセット信号(力)が到達しない場合は該2信
号を発生させる。
なお、停止検出保持信号(り)を発生する状態保持回路
iは、初期設定信号によって停止検出回路Cを含む全系
が初期設定されると停止検出初期設定信号(キ)を消失
してしまい、初期設定後、初期設定の要因の判定が不能
となるため、これを可能とするためのものである。また
、状態保持回路iのリセットは、停止検出リセット信号
(力)による。
iは、初期設定信号によって停止検出回路Cを含む全系
が初期設定されると停止検出初期設定信号(キ)を消失
してしまい、初期設定後、初期設定の要因の判定が不能
となるため、これを可能とするためのものである。また
、状態保持回路iのリセットは、停止検出リセット信号
(力)による。
第2図(b)は、初期設定制御フローである。
初期設定の契機は、機器を使用するために電源を投入(
手動でも、自動でもよい)した場合と、前述の第2図(
a)のフローにより中央処理装置の動作停止が検出され
た場合である。
手動でも、自動でもよい)した場合と、前述の第2図(
a)のフローにより中央処理装置の動作停止が検出され
た場合である。
この初期設定の要因によって、以降の動作を以下のよう
に区別するため、ハード上で初期設定を実行後、中央処
理装置aは停止検出保持信号(り)を参照する。参照の
結果、停止検出保持信号(り)がオフの場合は正常な電
源の投入とみなせるので通常動作を開始する。該信号が
オンの場合は、中央処理装置aの動作停止とみなせるの
で、停止検出リセット信号(力)を出力して停止検出回
路C及び状態保持回路iをリセットした後、機器の使用
者に対し音や表示メツセージ等で警報を発生し、これを
一定時間実行後、電源回路fに対して電源切指示信号(
コ)を出力し、これによりシステムの電源が自動的に断
となる。
に区別するため、ハード上で初期設定を実行後、中央処
理装置aは停止検出保持信号(り)を参照する。参照の
結果、停止検出保持信号(り)がオフの場合は正常な電
源の投入とみなせるので通常動作を開始する。該信号が
オンの場合は、中央処理装置aの動作停止とみなせるの
で、停止検出リセット信号(力)を出力して停止検出回
路C及び状態保持回路iをリセットした後、機器の使用
者に対し音や表示メツセージ等で警報を発生し、これを
一定時間実行後、電源回路fに対して電源切指示信号(
コ)を出力し、これによりシステムの電源が自動的に断
となる。
なお、割込み信号の要因の判定に際し、電源異常断信号
(つ)の代わりに監視タイミング信号(1)を参照する
方法も可能である。
(つ)の代わりに監視タイミング信号(1)を参照する
方法も可能である。
以上のような構成と、これを機能させる監視・制御方法
をとることによって、中央処理装置の唯一の最優先割込
入力端子を電源異常断信号と停止検出用監視タイミング
信号で共用し、かつどちらによる割込みかの判別を可能
としており、さらに中央処理装置の唯一のリセット入力
端子を電源投入時の初期設定信号と停止検出時の初期設
定信号で共用し、かつどちらによるリセットかの判別を
可能としており、その結果、マイクロプロセッサ応用機
器においてその起動時のシステム初期設定、動作中の電
源断時の緊急処理、雑音等による動作停止時の再起動の
3機能を有効に機能させることができ、従来できなかっ
た3機能の監視・制御が可能となった。
をとることによって、中央処理装置の唯一の最優先割込
入力端子を電源異常断信号と停止検出用監視タイミング
信号で共用し、かつどちらによる割込みかの判別を可能
としており、さらに中央処理装置の唯一のリセット入力
端子を電源投入時の初期設定信号と停止検出時の初期設
定信号で共用し、かつどちらによるリセットかの判別を
可能としており、その結果、マイクロプロセッサ応用機
器においてその起動時のシステム初期設定、動作中の電
源断時の緊急処理、雑音等による動作停止時の再起動の
3機能を有効に機能させることができ、従来できなかっ
た3機能の監視・制御が可能となった。
以上説明したように、本発明によって1つのマイクロプ
ロセッサ応用機器において、その起動時のシステム初期
設定、動作中の電源断時の緊急処理、雑音等による動作
停止時の再起動の各機能を同時に実現することができる
ようになり、システム(機器)の安全性向上に有効であ
る。
ロセッサ応用機器において、その起動時のシステム初期
設定、動作中の電源断時の緊急処理、雑音等による動作
停止時の再起動の各機能を同時に実現することができる
ようになり、システム(機器)の安全性向上に有効であ
る。
第1図は本発明の一実施例を示すブロック図、第2図は
本発明の実施例における監視・制御フロー図、第3図は
従来の動作停止時の再起動方法概念図、第4図は従来の
システム初期設定、電源異常断対処方法概念図、である
。 符号の説明 a・・・中央処理装置、b・・・タイマ回路、C・・・
停止検出回路、d・・・割込み入力端子、e・・・リセ
ット入力端子、f・・・電源回路、g・・・パワーオン
リセット回路、h・・・電源異常検出回路、i・・・状
態保持回路、j、k・・・オア回路、(ア)・・・正常
動作信号、(イ)・・・初期設定信号、(つ)・・・電
源異常断信号、(1)・・・監視タイミング信号、(オ
)・・・割込み信号、(力)・・・停止検出リセット信
号、(キ)・・・停止検出初期設定信号、(り)・・・
停止検出保持信号、(ケ)・・・電源投入初期設定信号
、(コ)・・・電源切指示信号。
本発明の実施例における監視・制御フロー図、第3図は
従来の動作停止時の再起動方法概念図、第4図は従来の
システム初期設定、電源異常断対処方法概念図、である
。 符号の説明 a・・・中央処理装置、b・・・タイマ回路、C・・・
停止検出回路、d・・・割込み入力端子、e・・・リセ
ット入力端子、f・・・電源回路、g・・・パワーオン
リセット回路、h・・・電源異常検出回路、i・・・状
態保持回路、j、k・・・オア回路、(ア)・・・正常
動作信号、(イ)・・・初期設定信号、(つ)・・・電
源異常断信号、(1)・・・監視タイミング信号、(オ
)・・・割込み信号、(力)・・・停止検出リセット信
号、(キ)・・・停止検出初期設定信号、(り)・・・
停止検出保持信号、(ケ)・・・電源投入初期設定信号
、(コ)・・・電源切指示信号。
Claims (1)
- 【特許請求の範囲】 1)リセット入力端子と常時最優先割込入力端子を備え
た中央処理装置を含み、電源回路を付属させたマイクロ
プロセッサ応用機器において、一定周期で監視タイミン
グ信号を出力するタイマ回路と、該タイマ回路からの監
視タイミング信号により動作を開始し、前記中央処理装
置からの停止検出リセット信号が或る定められた時間内
に到達しない場合に、停止検出初期設定信号を出力する
と共に、該停止検出初期設定信号を前記停止検出リセッ
ト信号が入力されるまで保持するための状態保持回路を
備えていて、該状態保持回路より前記中央処理装置に対
して停止検出保持信号を出力する停止検出回路と、前記
電源回路の内部にあるパワーオンリセット回路から、電
源投入時に出力される電源投入初期設定信号と前記停止
検出回路から出力される停止検出初期設定信号との論理
和を求めてその結果を初期設定信号として前記中央処理
装置のリセット入力端子に対して出力する第1のオア回
路と、前記タイマ回路より出力される監視タイミング信
号と前記電源回路の内部にある電源異常検出回路から、
電源回路より供給中の電力が停止したときに、出力され
る電源異常断信号との論理和を求めてその結果を割込み
信号として前記中央処理装置の割込入力端子に対して出
力する第2のオア回路と、前記電源異常検出回路からの
電源異常断信号を中央処理装置へも供給する電源異常断
信号供給回路と、を具備し、 前記中央処理装置は、その割込入力端子に割込信号を受
付けたときは、割込処理として、前記電源異常断信号供
給回路から供給される電源異常断信号を参照して該信号
がオン(有効)であれば、定められた緊急処理を、オフ
であれば停止検出リセット信号を前記停止検出回路に対
して出力し、またそのリセット入力端子に入力されてい
る前記第1のオア回路からの初期設定信号がオン(有効
)となったときは、前記状態保持回路から入力される停
止検出保持信号を参照して該信号がオンであれば、停止
検出リセット信号を前記停止検出回路に対して出力する
と共に、電源回路切断のための信号を出力し、オフであ
れば通常動作を開始するようにしたことを特徴とするマ
イクロプロセッサ応用機器の監視制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61234301A JPH0679279B2 (ja) | 1986-10-03 | 1986-10-03 | マイクロプロセツサ応用機器の監視制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61234301A JPH0679279B2 (ja) | 1986-10-03 | 1986-10-03 | マイクロプロセツサ応用機器の監視制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6389941A true JPS6389941A (ja) | 1988-04-20 |
JPH0679279B2 JPH0679279B2 (ja) | 1994-10-05 |
Family
ID=16968849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61234301A Expired - Fee Related JPH0679279B2 (ja) | 1986-10-03 | 1986-10-03 | マイクロプロセツサ応用機器の監視制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0679279B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0243663U (ja) * | 1988-09-19 | 1990-03-26 | ||
JPH04261393A (ja) * | 1991-01-17 | 1992-09-17 | Mitsubishi Electric Corp | インバータ |
JP2009044215A (ja) * | 2007-08-06 | 2009-02-26 | Nippon Dempa Kogyo Co Ltd | Pllシンセサイザー回路 |
-
1986
- 1986-10-03 JP JP61234301A patent/JPH0679279B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0243663U (ja) * | 1988-09-19 | 1990-03-26 | ||
JPH04261393A (ja) * | 1991-01-17 | 1992-09-17 | Mitsubishi Electric Corp | インバータ |
JP2009044215A (ja) * | 2007-08-06 | 2009-02-26 | Nippon Dempa Kogyo Co Ltd | Pllシンセサイザー回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0679279B2 (ja) | 1994-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6112320A (en) | Computer watchdog timer | |
US7428660B2 (en) | Starting control method, duplex platform system, and information processor | |
US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
JP2004362543A (ja) | 安全電源切断システム及びその方法 | |
US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
JP2000516745A (ja) | 機能停止しているマスタcpuのスレーブdspによる再ブート | |
JPH06202764A (ja) | 電源切断装置 | |
JPH03127215A (ja) | 情報処理装置 | |
JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
JPH03188515A (ja) | ソフト電源オフシステム | |
JP2725107B2 (ja) | 割り込み装置 | |
JPS5942330B2 (ja) | 電源制御装置 | |
JPH08179971A (ja) | 演算処理装置の異常検出装置 | |
JPH0356501B2 (ja) | ||
JPH07200334A (ja) | 二重化同期運転方式 | |
JPS62256162A (ja) | デユ−プレツクス計算機システムの切替制御装置 | |
JPH02101540A (ja) | Cpuの暴走検知方式 | |
JPH04266112A (ja) | マスタスレーブ機器間の電源投入確認方法 | |
JPH09212201A (ja) | 生産設備用制御回路 | |
JPH10143393A (ja) | 診断処理装置 | |
JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
JPH09190360A (ja) | マイクロコンピュータ及びその暴走監視処理方法 | |
JPH0535460B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |