JPS62152162A - One-dimensional semiconductor image pickup device - Google Patents
One-dimensional semiconductor image pickup deviceInfo
- Publication number
- JPS62152162A JPS62152162A JP60296473A JP29647385A JPS62152162A JP S62152162 A JPS62152162 A JP S62152162A JP 60296473 A JP60296473 A JP 60296473A JP 29647385 A JP29647385 A JP 29647385A JP S62152162 A JPS62152162 A JP S62152162A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- imaging device
- dimensional semiconductor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 230000003287 optical effect Effects 0.000 claims abstract description 40
- 206010034972 Photosensitivity reaction Diseases 0.000 claims abstract description 7
- 230000036211 photosensitivity Effects 0.000 claims abstract description 7
- 238000003384 imaging method Methods 0.000 claims description 38
- 230000006698 induction Effects 0.000 claims description 27
- 230000003068 static effect Effects 0.000 claims description 18
- 230000001443 photoexcitation Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 8
- 230000003321 amplification Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 12
- 230000003111 delayed effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、−次元半導体撮像装置に関し、更に詳述する
ならば、静電誘導トランジスタを光センサセルとして画
素セルを構成し、これを１列に多数配列し、各画素子セ
ルの光学情報を取り出す走査回路を集積した、−次元半
導体撮像装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a -dimensional semiconductor imaging device, and more specifically, a pixel cell is configured using a static induction transistor as a photosensor cell, and a large number of these are arranged in one column. The present invention relates to a -dimensional semiconductor imaging device in which scanning circuits are arranged and integrated to take out optical information of each pixel element cell.
従来の技術
従来、−次元半導体撮像装置の光センサセルとしては、
様々なものが提案され、また、使用されている。その中
で、走査間隔の間に受けた光により生成するキャリアを
蓄積して光信号を出力することができる光電流蓄積型の
光センサセルが現在広く使用されている。その光電流蓄
積型の光センサセルの代表的なものに、光検出用のホト
ダイオードとスイッチ用のＭＯＳ）ランジスタを組合せ
たものがある。この光センサセルは、光検出をホトダイ
オードで行ない、このダイオードで検出した光信号その
ものをＭＯＳ ）ランジスタを介して出力信号として取
り出すようになされている。Conventional technology Conventionally, as a photosensor cell of a -dimensional semiconductor imaging device,
Various methods have been proposed and are in use. Among these, photocurrent storage type optical sensor cells, which can output optical signals by accumulating carriers generated by light received during scanning intervals, are currently widely used. A typical photocurrent storage type photosensor cell is one that combines a photodiode for photodetection and a MOS transistor for switching. This optical sensor cell performs optical detection using a photodiode, and the optical signal itself detected by the diode is taken out as an output signal via a MOS transistor.
発明が解決しようとする問題点
光検出用のホトダイオードとスイッチ用のＭＯＳトラン
ジスタを組合せた光センサセルは、ホトダイオード自体
に増幅作用はなく、またＭＯＳ）ランジスタも増幅素子
としては使用していないので、出力信号レベルが小さく
感度が悪いという欠点があった。従って、かかる従来の
半導体撮像装置では感度の点から集積度を高める上に限
界がある。Problems to be Solved by the Invention In an optical sensor cell that combines a photodiode for photodetection and a MOS transistor for switching, the photodiode itself does not have an amplification effect, and the MOS transistor is not used as an amplification element, so the output The disadvantage was that the signal level was low and the sensitivity was poor. Therefore, in such conventional semiconductor imaging devices, there is a limit to increasing the degree of integration from the viewpoint of sensitivity.
また、ホトダイオードとＭＯＳ）ランジスクとの組合せ
では、ＭＯＳトランジスタの速度限界によりその動作速
度が制限される。Furthermore, in the combination of a photodiode and a MOS transistor, the operating speed is limited by the speed limit of the MOS transistor.
更に、従来の一次元半導体撮像装置は、その受光感度の
調整が全く不可能であった。Furthermore, in the conventional one-dimensional semiconductor imaging device, it was completely impossible to adjust its light receiving sensitivity.
また、同一基板に複数のホトダイオードを形成している
場合、局所的に強い人力光が照射されると各画素セルか
らの信号電流が混合する問題もあった。Furthermore, when a plurality of photodiodes are formed on the same substrate, there is a problem in that signal currents from each pixel cell mix when locally strong human light is irradiated.
更に、各光センサセルの走査により光信号を読出したあ
とも、各光センサセルに光電荷が残留し、それが次の走
査のときに読出される光信号にとってノイズとなる。そ
のため、従来の半導体撮像装置では、出力パルスを併用
することにより、新たなるリセットパルスを必要と・し
ていた。Furthermore, even after the optical signals are read out by scanning each optical sensor cell, photocharges remain in each optical sensor cell, which becomes noise in the optical signals read out during the next scan. Therefore, in conventional semiconductor imaging devices, a new reset pulse is required by using the output pulse in combination.
そこで、本発明の目的は、このような従来の欠点を改善
して、単位セル当りの出力電流が大きくとれ、また、高
速動作可能な一次元半導体撮像装置を提供することであ
る。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a one-dimensional semiconductor imaging device which can provide a large output current per unit cell and which can operate at high speed by overcoming these conventional drawbacks.
更に、本発明の目的は、受光感度を任意に調整できる一
次元半導体撮像装置を提供することである。A further object of the present invention is to provide a one-dimensional semiconductor imaging device whose light receiving sensitivity can be adjusted arbitrarily.
また、本発明の目的は、局所的に強い人力光が照射され
ても各画素セルからのイ酋号電流が混合しない一次元半
導体撮像装置を提供することである。Another object of the present invention is to provide a one-dimensional semiconductor imaging device in which the currents from each pixel cell do not mix even when locally strong human light is applied.
更に、本発明の目的は、走査パルスとして出力パルスと
リセットパルスを必要としない一次元半導体撮像装置を
提供することである。A further object of the present invention is to provide a one-dimensional semiconductor imaging device that does not require output pulses and reset pulses as scanning pulses.
問題点を解決するための手段
すなわち、本発明の特徴によるならば、複数の光センサ
セルが１列に配列されてなる一次元半導体光センサを使
用してなる一次元半導体撮像装置が提供される。その−
次元半導体撮像装置における各光センサセルは、高抵抗
半導体と、咳高抵抗半導体の互いに対向する部分に形成
されてその間の高抵抗半導体の領域をチャネル領域とす
る第１及び第２の主電極と、該第１及び第２の主電極間
に流れる電流を制御するように前記チャネル領域に接し
た前記高抵抗半導体に設けられた異なる導電型の半導体
領域から成るゲート領域とを有し、光励起によって生じ
た電子−正孔対の１方が、前記ゲート領域に蓄積され、
これによって前記両主電極間の電流を制御しうるように
なされた静電誘導トランジスタから構成されている。そ
して、各静電誘導トランジスタの前記第１の主電極はそ
れぞれ位相の異なる走査信号で開閉される第１のスイッ
チを介して共通のビデオ信７号出力端に接続され、該出
力端は負荷抵抗を介してビデオ電源の１端に接続されて
いる。また、前記第２の主電極は共通にされ、前記ビデ
オ電源の他端に接続され、各静電誘導トランジスタの前
記ゲート電極は、それぞれ第２のスイッチを介して直流
電位に接続され、それら第２のスイッチは、位相の異な
る走査信号で開閉されるようになされている。Means for solving the problem, that is, according to the features of the present invention, there is provided a one-dimensional semiconductor imaging device using a one-dimensional semiconductor optical sensor in which a plurality of optical sensor cells are arranged in one row. That-
Each photosensor cell in the dimensional semiconductor imaging device includes a high-resistance semiconductor, first and second main electrodes that are formed on mutually opposing portions of the high-resistance semiconductor and have a region of the high-resistance semiconductor therebetween as a channel region; a gate region consisting of semiconductor regions of different conductivity types provided in the high-resistance semiconductor in contact with the channel region so as to control the current flowing between the first and second main electrodes; one of the electron-hole pairs is accumulated in the gate region,
The electrostatic induction transistor is configured so that the current between the two main electrodes can be controlled. The first main electrode of each static induction transistor is connected to a common video signal No. 7 output terminal via a first switch that is opened and closed by scanning signals having different phases, and the output terminal is connected to a load resistor. is connected to one end of the video power supply via the Further, the second main electrode is made common and connected to the other end of the video power supply, and the gate electrode of each static induction transistor is connected to a DC potential via a second switch, respectively. The second switch is opened and closed by scanning signals having different phases.
本発明による一次元半導体撮像装置の１実施例では、前
記直流電位は接地電位である。また、本発明の別の特徴
によれば、前記直流電位は、可変直流電源であり、該直
流電源の電位により光感度特性が任意に制御できる。In one embodiment of the one-dimensional semiconductor imaging device according to the invention, the DC potential is a ground potential. According to another feature of the present invention, the DC potential is a variable DC power source, and the photosensitivity characteristics can be arbitrarily controlled by the potential of the DC power source.
上記した本発明による一次元半導体撮像装置を詳述すれ
ば、前記高抵抗半導体は、一導電型の又は真性の半導体
層であり、前記第１の主電極は、前記一導電型半導体層
の一方の面に形成された一導電型半導体の低抵抗半導体
領域にオーミック接触して設けられ、前記第２の主電極
は、前記半導体層の他方の面に実質的に広がって形成さ
れた一導電型半導体の低抵抗半導体層にオーミック接触
して設けられる。そして、前記ゲート領域は、前記一導
電型と異なる他導電型の半導体領域で構成されている。In detail, the one-dimensional semiconductor imaging device according to the present invention described above is such that the high-resistance semiconductor is a one-conductivity type or intrinsic semiconductor layer, and the first main electrode is one of the one-conductivity type semiconductor layers. The second main electrode is provided in ohmic contact with a low resistance semiconductor region of one conductivity type semiconductor formed on the surface of the semiconductor layer, and the second main electrode is provided in ohmic contact with a low resistance semiconductor region of one conductivity type semiconductor formed on the other surface of the semiconductor layer. It is provided in ohmic contact with a low resistance semiconductor layer of a semiconductor. The gate region is formed of a semiconductor region of a conductivity type different from the one conductivity type.
更に、本発明による一次元半導体撮像装置の実施例では
、各光センサセルの第２のスイッチの制御端子と、走査
方向に隣接する光センサセルの第１のスイッチの制御端
子とが共通接続されて、同一の走査信号が印加されるよ
うになされる。また、前記第１及び第２のスイッチは、
スイッチングトランジスタにより構成される。Further, in the embodiment of the one-dimensional semiconductor imaging device according to the present invention, the control terminal of the second switch of each optical sensor cell and the control terminal of the first switch of adjacent optical sensor cells in the scanning direction are commonly connected, The same scanning signal is applied. Further, the first and second switches are:
Consists of switching transistors.
一作月
、以上の本発明による一次元半導体光センサでは、光セ
ンサセルの光検出′部をトランジスタで構成しているの
で、光増幅作用が大きく、従って、各画素セルごとに大
きな出力電流が得られる。In the above-described one-dimensional semiconductor optical sensor according to the present invention, the photodetection section of the optical sensor cell is composed of a transistor, so the optical amplification effect is large, and therefore a large output current can be obtained for each pixel cell. .
また、そのトランジスタが、静電誘導トランジスタであ
るので、高速動作が可能である。Furthermore, since the transistor is a static induction transistor, high-speed operation is possible.
更に、各光センサセルの第１のスイッチの開成による光
信号の読出しの後、第２のスイッチが閉成されてゲート
領域が直流電位に接続される。その結果、直流電位にゲ
ート領域の電位も制御され、それに伴い、２つの主電極
の間のチャネル領域にできるところの真のゲート点の電
位が、ゲート領域の電位によって制御されるため、真の
ゲート点の電位が任意に設定できる。それ故、２つの主
電極の間に流れる、光入力によって生じるビデオ信号電
流を任意に制御することができる。Furthermore, after reading out the optical signal by opening the first switch of each photosensor cell, the second switch is closed and the gate region is connected to the DC potential. As a result, the potential of the gate region is also controlled to the DC potential, and as a result, the potential of the true gate point, which is formed in the channel region between the two main electrodes, is controlled by the potential of the gate region. The potential at the gate point can be set arbitrarily. Therefore, the video signal current caused by the optical input flowing between the two main electrodes can be controlled arbitrarily.
また、各光センサセルをなす静電誘導トランジスタは、
ゲート領域により互いに分離されており、加えて、第１
の主電極を第１のスイッチを介してビデオ信号出力端に
接続されているので、局部的に強い光が入射しても、光
電流が混同することはない。In addition, the static induction transistor that makes up each photosensor cell is
are separated from each other by gate regions, and in addition, the first
Since the main electrode of the main electrode is connected to the video signal output end through the first switch, the photocurrent will not be confused even if locally strong light is incident.
そして、各光センサセルの第２のスイッチの制御端子と
、走査方向に隣接する光センサセルの第２のスイッチの
制御端子とが共通接続されて、同一の走査信号が印加さ
れるようになされると、各画素セルのリセットに要する
パルスを走査回路からの出力パルスを併用することがで
き、新たなるリセットパルスを必要としない。Then, the control terminal of the second switch of each optical sensor cell and the control terminal of the second switch of the adjacent optical sensor cell in the scanning direction are commonly connected so that the same scanning signal is applied. , the output pulse from the scanning circuit can be used together with the pulse required to reset each pixel cell, and no new reset pulse is required.
実施例
以下、添付図面を参照して本発明による一次元半導体撮
像装置の実施例を説明する。Embodiments Hereinafter, embodiments of a one-dimensional semiconductor imaging device according to the present invention will be described with reference to the accompanying drawings.
第１図は、本発明の一次元半導体撮像装置に使用される
光センサセルの１つを示す断面図である。FIG. 1 is a sectional view showing one of the optical sensor cells used in the one-dimensional semiconductor imaging device of the present invention.
図示の光センサセルは、Ｓｌのｎ＋基板１を有しており
、その基板１の一方の面には、高抵抗なｎ一層（ないし
は真性半導体層）２が形成され、そのｎ一層２には、高
不純物密度のｐ＋領領域らなるゲート領域３が形成され
ている。そのゲート領域３の一部に、ゲート電極５がオ
ーミック接触するように設けられている。The illustrated optical sensor cell has an n+ substrate 1 of Sl, and a high-resistance n-layer (or intrinsic semiconductor layer) 2 is formed on one surface of the substrate 1, and the n-layer 2 has the following characteristics: A gate region 3 made of a p+ region with high impurity density is formed. A gate electrode 5 is provided in ohmic contact with a part of the gate region 3.
そして、ゲート領域３に囲まれるように、ｎ一層２に、
高不純物密度のｎ＋領領域ら成るソース □領域
６が形成されている。そのソース領域の頂面上には、ソ
ース電極７がオーミック接触している。Then, in the n layer 2 so as to be surrounded by the gate region 3,
A source □ region 6 consisting of an n+ region with high impurity density is formed. A source electrode 7 is in ohmic contact on the top surface of the source region.
それらゲート電極５及びソース電極７を除＜ｒｖ層２の
表面には、シリコン酸化物（Ｓｉｎ２）膜のような保護
膜８が設けられている。A protective film 8 such as a silicon oxide (Sin2) film is provided on the surface of the rv layer 2 except for the gate electrode 5 and source electrode 7.
一方、基板１自体はドレイン領域を構成しており、基板
ｌの他方の面には、全光センサセル共通にドレイン電極
９が設けられている。On the other hand, the substrate 1 itself constitutes a drain region, and a drain electrode 9 is provided on the other surface of the substrate 1, which is common to all the optical sensor cells.
更に、ソース電極７は、電界効果トランジスタのような
スイッチング用トランジスタＳＳｐを介してそしてビデ
オ信号線１０を介してビデオ信号出力端１１に接続され
ている。そのビデオ信号線１０は、負荷抵抗ＲＬ栃介し
てビデオ電圧電源■。の一方の端子に接続され、その他
方の端子は、ドレイン電極９に接続されている。Furthermore, the source electrode 7 is connected to a video signal output terminal 11 via a switching transistor SSp, such as a field effect transistor, and via a video signal line 10. The video signal line 10 is connected to a video voltage power supply via a load resistor RL. The other terminal is connected to the drain electrode 9.
また、ゲート電極５は、同様に電界効果トランジスタの
ようなスイッチング用トランジスタＳＧＰを介して接地
されている。Further, the gate electrode 5 is similarly grounded via a switching transistor SGP such as a field effect transistor.
更に、スイッチングトランジスタＳＳｐ とＳＧｐの各
ゲートには、ＳＳｐ用制御パルス信号φ２とＳＧｐ用制
御パルス信号φ、や、が図示しない画素選択回路から出
力される。このφ、とφ、＋、とは、φ、＋、がφ、よ
り１クロック分遅れている。Furthermore, a control pulse signal φ2 for SSp and a control pulse signal φ for SGp are outputted from a pixel selection circuit (not shown) to each gate of the switching transistors SSp and SGp. Regarding φ, and φ,+, φ,+ is delayed by one clock from φ.
なお、参照番号１２は、光入力を示している。Note that reference number 12 indicates an optical input.
静電誘導トランジスタとするためには、チャネルとなる
ｎ−領域２の不純物密度は、おおよそＩＸＩＯ１６ｃｍ
−”以下、ゲート、ソース及びドレイン領域の不純物密
度はおおよそ１ ×ＩＱＩＩＩｃｍ−３以上とする。ゲ
ート電圧が０■でもドレイン電流が、流れないためには
、拡散電位のみで、ゲートとゲートの間及びチャネルが
既に空乏化するような寸法と不純物密度を選ぶ。In order to form a static induction transistor, the impurity density of the n-region 2, which becomes the channel, is approximately IXIO16cm.
-" Below, the impurity density of the gate, source, and drain regions should be approximately 1 × IQIIIcm-3 or more. Even if the gate voltage is 0■, in order for the drain current not to flow, only the diffusion potential must be applied between the gates. and the dimensions and impurity density are chosen such that the channel is already depleted.
第２図は、第１図の等価回路図である。同図において、
光入力１２により静電誘導トランジスタＴＰのゲート領
域に光励起された正孔が流れ込み光信号の書き込みが行
なわれる。トランジスタＳＳｐのゲートにφ２というパ
ルス電圧が加わり、トランジスタＳＳ、が導通して、ビ
デオ電圧電源■。FIG. 2 is an equivalent circuit diagram of FIG. 1. In the same figure,
Photo-excited holes flow into the gate region of the electrostatic induction transistor TP by the optical input 12, and an optical signal is written. A pulse voltage φ2 is applied to the gate of transistor SSp, transistor SS becomes conductive, and video voltage power supply ■.
が静電誘導トランジスタＴｐにかかり、光入力１２に対
応して、ドレイン電流が生じ、出力端子１１より光出力
信号が得られる。このときφＰＨ１は印加されていない
。φ２が印加されて後、１クロック分遅れてφＰａ１が
トランジスタＳＧｐのゲートに印加され、静電誘導トラ
ンジスタＴＰのゲート領域は、リセットされ、初期状態
に戻る。かくして、光入力１２の強弱によって出力端子
１１の光出力は変化し、大きなダイナミックレンジが得
られ、光増幅率は、１０３ と、従来のバイポーラホト
トランジスタよりも１桁以上高感度である。is applied to the static induction transistor Tp, a drain current is generated in response to the optical input 12, and an optical output signal is obtained from the output terminal 11. At this time, φPH1 is not applied. After φ2 is applied, φPa1 is applied to the gate of the transistor SGp with a delay of one clock, and the gate region of the static induction transistor TP is reset and returns to the initial state. In this way, the optical output of the output terminal 11 changes depending on the strength of the optical input 12, and a large dynamic range is obtained, and the optical amplification factor is 103, which is more than an order of magnitude higher in sensitivity than the conventional bipolar phototransistor.
本実施例においては、第１図の素子断面構造を有する撮
像素子を単位セルとしてライン状に配列し、個々の単位
セルが１つの独立したトランジスタとして作用し、従来
の撮像セルに比して高速且つ大出力電流の特性が得られ
る。In this example, image sensors having the device cross-sectional structure shown in FIG. Moreover, characteristics of large output current can be obtained.
第３図及び第４図は、本発明による−次元半導体操像装
置の実施例である。第３図は、第１図に示した素子構造
をもつ光センサセルを画素セルとして１列に多数配列さ
れた一次元半導体撮像装置の実施例を表わす要部の電気
回路図である。FIGS. 3 and 4 show an embodiment of a -dimensional semiconductor image manipulation device according to the present invention. FIG. 3 is an electrical circuit diagram of a main part showing an embodiment of a one-dimensional semiconductor imaging device in which a large number of photosensor cells having the element structure shown in FIG. 1 are arranged in one row as pixel cells.
画素セル（静電誘導トランジスタ）Ｔ１〜Ｔｎの共通ド
レイン電極は、ビデオ電源Ｖｏの正極に接続されている
。各々の画素セルから信号を読み出すために、静電誘導
トランジスタＴ１〜Ｔｈのソースに接続されたスイッチ
ングトランジスタ（絶縁ゲート型電界効果トランジスタ
など）ＳＳ、〜ＳＳ、、のゲートは、走査回路１３の走
査パルス出力φ１〜φ□の対応する端子に接続されてい
る。そして、スイッチングトランジスタの出力端子は、
共通のビデオ信号線１０に接続されている。そのビデオ
信号線ｌＯは、負荷抵抗ＲＬを介してビデオ電源■。の
負極に接続されている。The common drain electrodes of the pixel cells (static induction transistors) T1 to Tn are connected to the positive electrode of the video power source Vo. In order to read signals from each pixel cell, the gates of switching transistors (such as insulated gate field effect transistors) SS, ~SS, connected to the sources of the electrostatic induction transistors T1 to Th are connected to the scanning circuit 13. It is connected to the corresponding terminals of the pulse outputs φ1 to φ□. And the output terminal of the switching transistor is
It is connected to a common video signal line 10. The video signal line 1O is connected to the video power supply 2 via a load resistor RL. connected to the negative terminal of
一方、静電誘導トランジスタＴ、−Ｔ、、のゲート電極
に接続された別のスイッチングトランジスタ５ＧＩ−３
Ｇ、、のゲートは、走査回路１３の走査パルス出力φ２
〜φ、、＋１の対応する端子に接続されている。すなわ
ち、各光センサセルの静電誘導トランジスタのゲート電
極に接続された別のスイッチングトランジスタＳＧｉ
のゲートと、走査方向に隣接する光センサセルの静電誘
導トランジスタのソース電極に接続されたスイッチング
トランジスタＳＳｉ、、のゲートとは、共通接続されて
、同一の走査パルス出力φｉが印加されるようになされ
ている。On the other hand, another switching transistor 5GI-3 connected to the gate electrodes of the static induction transistors T, -T, .
The gate of G, , is the scanning pulse output φ2 of the scanning circuit 13.
~φ, , +1 are connected to the corresponding terminals. That is, another switching transistor SGi connected to the gate electrode of the static induction transistor of each photosensor cell
and the gates of the switching transistors SSi, which are connected to the source electrodes of the electrostatic induction transistors of the optical sensor cells adjacent in the scanning direction, are commonly connected so that the same scanning pulse output φi is applied. being done.
次に、上記した一次元半導体撮像装置の動作について説
明する。スイッチングトランジスタＳＳＩ〜ＳＳ０が走
査回路１３からの走査パルスφ１〜φ。Next, the operation of the one-dimensional semiconductor imaging device described above will be explained. Switching transistors SSI to SS0 receive scanning pulses φ1 to φ from the scanning circuit 13.
により順次オンされると、ビデオ電圧電源Ｖｎの出力電
圧が、各画素セルをなす静電誘導トランジスタのソース
・ドレイン間に順次印加され、負荷抵抗ＲＬを介して、
ビデオ信号電流が流れ、信号として読み出される。光入
力があると発生した正孔は、静電誘導トランジスタＴ、
〜Ｔゎのゲート領域に蓄積されている。ゲート領域に蓄
積された電荷量が、静電誘導トランジスタ毎で異なる場
合、第１図に示すように、ドレイン電極９とソース電極
７の間のチャネル層２にできるところの真のゲート点の
電位が相違することから、ソース・ドレイン間の実効抵
抗が変化し、出力端子１１に現われるビデオ電圧が変化
するものである。云いかえれば、各セルごとの照射光量
雁歴に応じた出力信号を各セル読み出しパルス印加ごと
に独立して、共通のビデオラインを通じて得ることがで
きるわけである。When turned on sequentially, the output voltage of the video voltage power supply Vn is sequentially applied between the source and drain of the static induction transistor forming each pixel cell, and via the load resistor RL,
A video signal current flows and is read out as a signal. The holes generated when there is light input are transferred to the electrostatic induction transistor T,
It is accumulated in the gate region of ~Tゎ. If the amount of charge accumulated in the gate region differs depending on the static induction transistor, as shown in FIG. Because of the difference in voltage, the effective resistance between the source and drain changes, and the video voltage appearing at the output terminal 11 changes. In other words, an output signal corresponding to the irradiation light amount history for each cell can be obtained independently for each cell readout pulse application through the common video line.
第３図から明らかなように、スイッチングトランジスタ
ＳＳ１〜ＳＳ、、に印加される読み出しパルスに比べ、
１クロック分遅れたパルスがスイッチングトランジスタ
ＳＧ１〜ＳＧｎのゲートに印加される。As is clear from FIG. 3, compared to the read pulses applied to the switching transistors SS1 to SS,
A pulse delayed by one clock is applied to the gates of switching transistors SG1 to SGn.
従って、各画素は走査回路から出力されたパルスφ１〜
φ。によって、スイッチングトランジスタＳＳ１〜ＳＳ
、、がオンされて、出力信号が読み出された後、各画素
は１クロック分遅れた走査回路から出力されるφ２〜φ
ｎ＋＋が、スイッチングトランジスタＳＧ、〜ＳＧｎの
ゲートにそれぞれ印加され、各＠素セルのゲート領域は
常に、各画素セルの信号読み出しタイミングから１クロ
ック分遅れて接地電位にリセットされる。このようなリ
セット方式を採用することにより、各画素は光励起によ
って発生した電荷を蓄積している時間を全く等しくする
ことができる。Therefore, each pixel receives a pulse φ1~ outputted from the scanning circuit.
φ. Accordingly, the switching transistors SS1 to SS
, , are turned on and the output signals are read out, each pixel receives signals φ2 to φ output from the scanning circuit delayed by one clock.
n++ is applied to the gates of switching transistors SG and ~SGn, respectively, and the gate region of each @element cell is always reset to the ground potential with a delay of one clock from the signal read timing of each pixel cell. By employing such a reset method, each pixel can have exactly the same amount of time for accumulating charges generated by photoexcitation.
更に、リセットパルスが同じ走査回路から出力され、読
み出しパルスを兼ねていることから、余分にリセットパ
ルス発生回路を集積化する必要がなく、素子製作が容易
である。Furthermore, since the reset pulse is output from the same scanning circuit and also serves as the read pulse, there is no need to integrate an extra reset pulse generation circuit, and device fabrication is easy.
第４図は、本発明による一次元半導体撮像装置の別の実
施例をしそす回路図である。第４図に示す一次元半導体
撮像装置は、スイッチングトランジスタＳＧ、〜ＳＧ、
、の他端が可変直流電圧’ＩＭ Ｖ ａに接続されてい
ることを除いて、第３図の一次元半導体撮像装置と同じ
である。従って、第４図の一次元半導体撮像装置につい
ての構成に関する説明は省略する。FIG. 4 is a circuit diagram showing another embodiment of the one-dimensional semiconductor imaging device according to the present invention. The one-dimensional semiconductor imaging device shown in FIG. 4 includes switching transistors SG, ~SG,
is the same as the one-dimensional semiconductor imaging device of FIG. 3, except that the other end of , is connected to a variable DC voltage 'IM Va a. Therefore, description regarding the configuration of the one-dimensional semiconductor imaging device shown in FIG. 4 will be omitted.
次に、上記した一次元半導体撮像装置の第２実施例の動
作について説明する。スイッチングトランジスタＳＳ１
〜ＳＳ、、が走査回路１３がらの走査パルスφ１〜φ、
により順次オンされると、ビデオ電圧電源■。の出力電
圧が、各画素セルをなす静電誘導トランジスタのソース
・ドレイン間に順次印加され、負荷抵抗Ｒｔを介して、
ビデオ信号電流が流れ、信号として読み出される。光入
力があると発生した正孔は、静電誘導トランジスタＴ、
〜Ｔ、、のゲート領域に蓄積されている。ゲート領域に
蓄積された電荷量が、静電誘導トランジスタ毎で異なる
場合、第１図に示すように、ドレイン電極９とソース電
極７の間のチャネル層２にできるところの真のゲート点
の電位が相違することから、ソース・ドレイン間の実効
抵抗が変化し、出力端子１１に現われるビデオ電圧が変
化するものである。Next, the operation of the second embodiment of the one-dimensional semiconductor imaging device described above will be explained. Switching transistor SS1
~SS,, are scanning pulses φ1~φ from the scanning circuit 13,
When turned on sequentially, the video voltage power supply ■. The output voltage of is sequentially applied between the source and drain of the static induction transistor forming each pixel cell, and is
A video signal current flows and is read out as a signal. The holes generated when there is light input are transferred to the electrostatic induction transistor T,
It is accumulated in the gate region of ~T, . If the amount of charge accumulated in the gate region differs depending on the static induction transistor, as shown in FIG. Because of the difference in voltage, the effective resistance between the source and drain changes, and the video voltage appearing at the output terminal 11 changes.
云いかえれば、各セルごとの照射光量履歴に応じた出力
信号を各セル読み出しパルス印加ごとに独立して、共通
のビデオラインを通じて得ることができるわけである。In other words, an output signal corresponding to the irradiation light amount history for each cell can be obtained independently for each cell readout pulse application through the common video line.
すなわち、以上の読出し動作については、第３図の一次
元半導体撮像装置に同様である。That is, the above readout operation is similar to that of the one-dimensional semiconductor imaging device shown in FIG.
第４図から明らかなように、走査回路１３からスイッチ
ングトランジスタＳＳ＋ 〜ＳＳｎに印加される読み出
しパルスに比べ、１クロック分遅れたパルスＳＳ２〜Ｓ
Ｓ□１がスイッチングトランジスタＳＧ、〜ＳＧ、、に
印加される。As is clear from FIG. 4, the pulses SS2 to S are delayed by one clock compared to the read pulses applied from the scanning circuit 13 to the switching transistors SS+ to SSn.
S□1 is applied to switching transistors SG, ~SG, .
従って、各画素は走査回路から出力されたパルスφ１〜
φ７によって、スイッチングトランジスタＳＳ＋〜Ｓ８
７がオンされ、出力信号が読み出される。その後、各画
素は１クロック分遅れた走査回路から出力されるパルス
φ２〜φゎ＋１によってスイッチングトランジスタＳＧ
＋ 〜ＳＧ、がオンされる。それらスイッチングトラン
ジスタＳＧ。Therefore, each pixel receives a pulse φ1~ outputted from the scanning circuit.
By φ7, switching transistors SS+ to S8
7 is turned on and the output signal is read out. After that, each pixel is connected to the switching transistor SG by pulses φ2 to φゎ+1 output from the scanning circuit delayed by one clock.
+ to SG are turned on. Those switching transistors SG.
〜ＳＧ７の他端は、可変直流電圧電源■、に接続されて
いることから、各面累セルのゲート領域は常に各画素セ
ルの信号読み出しタイミングから１クロック分遅れて、
可変直流電圧電源■、の出力電圧にリセットされる。~ Since the other end of SG7 is connected to the variable DC voltage power supply ■, the gate region of each cumulative cell is always delayed by one clock from the signal readout timing of each pixel cell.
It is reset to the output voltage of the variable DC voltage power supply ■.
それ故、可変直流電圧電源■８の出力電圧を制御するこ
とにより、各画素セルのゲート領域の電位を任意に設定
することができる。換言するならば、ゲート領域の残留
電荷を任意に制御できる。Therefore, by controlling the output voltage of the variable DC voltage power supply 8, the potential of the gate region of each pixel cell can be arbitrarily set. In other words, the residual charge in the gate region can be controlled as desired.
このように各画素セルのゲート領域が、任意の電位に制
御できることにより、上述したように、ドレイン電極９
とソース電極７の間のチャネル層２にできるところの真
のゲート点の電位が、ゲート領域３の電位によって制御
されるため、真のゲート点の電位が任意に設定できる。Since the gate region of each pixel cell can be controlled to an arbitrary potential, the drain electrode 9
Since the potential of the true gate point formed in the channel layer 2 between the gate electrode 7 and the source electrode 7 is controlled by the potential of the gate region 3, the potential of the true gate point can be set arbitrarily.
それ故、ドレイン電極９とソース電極７の間に流れる、
光入力によって生じるビデオ信号電流を任意に制御する
ことができる。このことは、画素セルの光感度を任意に
制御できることである。Therefore, flowing between the drain electrode 9 and the source electrode 7,
The video signal current caused by the optical input can be controlled arbitrarily. This means that the photosensitivity of the pixel cell can be controlled arbitrarily.
第５図は、第４図に示した一次元半導体撮像装置を用い
て、可変直流電圧電源■、の電圧値を変えたときの、入
射光強度（横軸）に対するビデオ出力電圧（縦軸）の関
係を表わしたグラフである。Figure 5 shows the video output voltage (vertical axis) relative to the incident light intensity (horizontal axis) when the voltage value of the variable DC voltage power supply 2 is changed using the one-dimensional semiconductor imaging device shown in Figure 4. This is a graph showing the relationship between
入射光強度は、０，１μＷ／ｃｎｆから１０μＷ／ｃｎ
ｆ、出力電圧は、０．３５ ｍ Ｖから８０ｍＶである
。また、可変直流電圧電源ＶＲの電圧値は、０■、−０
，５Ｖ、−Ｏ，８Ｖである。The incident light intensity is from 0.1μW/cnf to 10μW/cn
f, the output voltage is from 0.35 mV to 80 mV. In addition, the voltage values of the variable DC voltage power supply VR are 0■, -0
, 5V, -O, 8V.
このグラフから明らかなように、可変直流電圧電源ＶＲ
の電圧値を制御することにより、−次元半導体撮像装置
の光感度を任意に設定することができる。As is clear from this graph, variable DC voltage power supply VR
By controlling the voltage value of , it is possible to arbitrarily set the photosensitivity of the -dimensional semiconductor imaging device.
以上の実施例においては、ｎチャネルで説明したが、も
ちろんｎチャネルでもよいことは明らかである。また、
上記実施例では、すべてゲート側のｎ＋のソース領域６
側を接地し、ｎ“基板１側にビデオ電源を印加したが、
逆にｎ＋基板１側のドレイン電極９を接地し、ｎ＋層６
にビデオ電源を印加する逆動作としてもよい。Although the above embodiments have been described using n channels, it is obvious that n channels may also be used. Also,
In the above embodiment, all n+ source regions 6 on the gate side
I grounded the side and applied video power to the n'' board 1 side, but
Conversely, the drain electrode 9 on the n+ substrate 1 side is grounded, and the n+ layer 6
It is also possible to perform a reverse operation in which the video power is applied to the
また、スイッチングトランジスタＳＳ１〜ＳＳｎは、電
界効果トランジスタ、バイポーラトランジスタ、静電誘
導トランジスタなど、どれを用いても良いことも明らか
である。It is also clear that any of field effect transistors, bipolar transistors, static induction transistors, etc. may be used as the switching transistors SS1 to SSn.
発明の効果
以上、説明したように、本発明によれば、静電誘導トラ
ンジスタで、各画素セルを構成し、これを１列に配列し
てラインセンサとしたものであり、画素セルの受光部が
静電誘導トランジスタ構造であるため、光増幅作用が大
きく、単位セル当りの出力も大きくとれ、装置の小型化
、簡易化、高集積化が図れ、また高速動作が可能である
。Effects of the Invention As explained above, according to the present invention, each pixel cell is made up of electrostatic induction transistors, and these are arranged in a line to form a line sensor, and the light receiving portion of the pixel cell Since it has a static induction transistor structure, it has a large optical amplification effect, a large output per unit cell, and the device can be miniaturized, simplified, and highly integrated, and can operate at high speed.
特に、走査回路からの出力パルスが、信号読み出しパル
スにも各画素のリセットパルスにも使用され、余分なリ
セットパルス発生回路が不必要であり、かつ各画素の光
蓄積時間が全く同一にすることができる。In particular, the output pulse from the scanning circuit is used both as a signal readout pulse and as a reset pulse for each pixel, eliminating the need for an extra reset pulse generation circuit and making the light accumulation time of each pixel exactly the same. I can do it.
更に、また、各画素セルのゲート領域が、任意のリセッ
ト電位に設定できることから、撮像装置の光感度が任意
に制御でき、優れた一次元半導体撮像装置となる。Furthermore, since the gate region of each pixel cell can be set to an arbitrary reset potential, the photosensitivity of the imaging device can be controlled arbitrarily, resulting in an excellent one-dimensional semiconductor imaging device.
第１図は、本発明の一次元半導体撮像装置に使用する画
素セルの実施例を示す断面図、第２図は、第１図の等価
回路図、
第３図、第４図は、本発明の一次元半導体撮像装置の実
施例を示す回路図、
第５図は、単位セルの光ダイナミック特性の可変直流電
圧電源の出力電圧値による効果を示す図である。
（主な参照番号）
１・・ｎ＋基板、 ２・・ｎ一層、３・・ゲート
領域、 ５・・ゲート電極、６・・ソース領域、
７・・ソース電極、８・・保護膜、 ９・
・ドレイン電極、ＳＧｐ及びＳＧ、〜ＳＧＮ ・・
ゲート用スイッチングトランジスタ、
ＳＳｐ及びＳＳ１〜ＳＳｏ・・
ソース用スイッチングトランジスタ、FIG. 1 is a sectional view showing an embodiment of a pixel cell used in the one-dimensional semiconductor imaging device of the present invention, FIG. 2 is an equivalent circuit diagram of FIG. 1, and FIGS. FIG. 5 is a circuit diagram showing an embodiment of the one-dimensional semiconductor imaging device. FIG. 5 is a diagram showing the effect of the output voltage value of the variable DC voltage power supply on the optical dynamic characteristics of the unit cell. (Main reference numbers) 1...n+ substrate, 2...n single layer, 3...gate region, 5...gate electrode, 6...source region,
7. Source electrode, 8. Protective film, 9.
・Drain electrode, SGp and SG, ~SGN... Switching transistor for gate, SSp and SS1 ~ SSo... Switching transistor for source,
Claims (6)
元半導体光センサを使用してなる一次元半導体撮像装置
にして、各光センサセルは、 高抵抗半導体と、 該高抵抗半導体の互いに対向する部分に形成されてその
間の高抵抗半導体の領域をチャネル領域とする第１及び
第２の主電極と、 該第１及び第２の主電極間に流れる電流を制御するよう
に前記チャネル領域に接した前記高抵抗半導体に設けら
れた異なる導電型の半導体領域から成るゲート領域と を有し、 光励起によって生じた電子−正孔対の１方が、前記ゲー
ト領域に蓄積され、これによって前記両主電極間の電流
を制御しうるようになされた静電誘導トランジスタから
構成されており、 各静電誘導トランジスタの前記第１の主電極はそれぞれ
位相の異なる走査信号で開閉される第１のスイッチを介
して共通のビデオ信号出力端に接続され、 該出力端は負荷抵抗を介してビデオ電源の１端に接続さ
れ、 前記第２の主電極は共通にされ、前記ビデオ電源の他端
に接続され、 各静電誘導トランジスタの前記ゲート領域は、それぞれ
第２のスイッチを介して直流電位に接続され、それら第
２のスイッチは、位相の異なる走査信号で開閉されるよ
うになされている ことを特徴とする一次元半導体撮像装置。(1) A one-dimensional semiconductor imaging device using a one-dimensional semiconductor photosensor in which a plurality of photosensor cells are arranged in a row, each photosensor cell having a high-resistance semiconductor and a high-resistance semiconductor facing each other. first and second main electrodes that are formed in a portion where the high resistance semiconductor is located therebetween and have a channel region formed therebetween; a gate region consisting of semiconductor regions of different conductivity types provided in the high-resistance semiconductor in contact with each other, and one of the electron-hole pairs generated by photoexcitation is accumulated in the gate region, whereby both the It is composed of electrostatic induction transistors that can control the current between main electrodes, and the first main electrode of each electrostatic induction transistor is a first switch that is opened and closed by scanning signals having different phases. is connected to a common video signal output terminal via a load resistor, the output terminal is connected to one end of the video power supply through a load resistor, and the second main electrode is made common and connected to the other end of the video power supply. The gate region of each static induction transistor is connected to a DC potential via a second switch, and the second switches are opened and closed by scanning signals having different phases. Characteristic one-dimensional semiconductor imaging device.
特許請求の範囲第（１）項記載の一次元半導体撮像装置
。(2) The one-dimensional semiconductor imaging device according to claim (1), wherein the DC potential is a ground potential.
源の電位により光感度特性が任意に制御できることを特
徴とする特許請求の範囲第（１）項記載の一次元半導体
撮像装置。(3) The one-dimensional semiconductor imaging device according to claim (1), wherein the DC potential is a variable DC power supply, and the photosensitivity characteristics can be arbitrarily controlled by the potential of the DC power supply.
走査方向に隣接する光センサセルの第１のスイッチの制
御端子とが共通接続されて、同一の走査信号が印加され
るようになされていることを特徴とする特許請求の範囲
第（１）項から第（３）項までのいずれか１項に記載の
一次元半導体撮像装置。(4) a control terminal of a second switch of each optical sensor cell;
From claim (1), wherein the control terminals of the first switches of the optical sensor cells adjacent in the scanning direction are commonly connected so that the same scanning signal is applied thereto. The one-dimensional semiconductor imaging device according to any one of items up to item (3).
ランジスタにより構成されていることを特徴とする特許
請求の範囲第（１）項から第（４）項までのいずれか１
項に記載の一次元半導体撮像装置。(5) Any one of claims (1) to (4), characterized in that the first and second switches are constituted by switching transistors.
1. The one-dimensional semiconductor imaging device described in 1.
体層であり、前記第１の主電極は、前記一導電型半導体
層の一方の面に形成された一導電型半導体の低抵抗半導
体領域にオーミック接触して設けられ、前記第２の主電
極は、前記半導体層の他方の面に実質的に広がって形成
された一導電型半導体の低抵抗半導体層にオーミック接
触して設けられており、前記ゲート領域は、前記一導電
型と異なる他導電型の半導体領域で構成されていること
を特徴とする特許請求の範囲第（１）項から第（５）項
までのいずれか１項に記載の一次元半導体撮像装置。(6) The high resistance semiconductor is a one conductivity type or intrinsic semiconductor layer, and the first main electrode is a low resistance one conductivity type semiconductor formed on one surface of the one conductivity type semiconductor layer. The second main electrode is provided in ohmic contact with a semiconductor region, and the second main electrode is provided in ohmic contact with a low resistance semiconductor layer of one conductivity type semiconductor formed substantially extending over the other surface of the semiconductor layer. and the gate region is composed of a semiconductor region of a conductivity type different from the one conductivity type. 1. The one-dimensional semiconductor imaging device described in 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296473A JPS62152162A (en) | 1985-12-25 | 1985-12-25 | One-dimensional semiconductor image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296473A JPS62152162A (en) | 1985-12-25 | 1985-12-25 | One-dimensional semiconductor image pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62152162A true JPS62152162A (en) | 1987-07-07 |
| JPH0582990B2 JPH0582990B2 (en) | 1993-11-24 |
Family
ID=17834007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296473A Granted JPS62152162A (en) | 1985-12-25 | 1985-12-25 | One-dimensional semiconductor image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152162A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045293A (en) * | 2008-08-18 | 2010-02-25 | Canon Inc | Photo-sensor, measurement apparatus and camera system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107569A (en) * | 1982-12-13 | 1984-06-21 | Fuji Photo Film Co Ltd | One-dimensional semiconductor image pick-up device |
-
1985
- 1985-12-25 JP JP60296473A patent/JPS62152162A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107569A (en) * | 1982-12-13 | 1984-06-21 | Fuji Photo Film Co Ltd | One-dimensional semiconductor image pick-up device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045293A (en) * | 2008-08-18 | 2010-02-25 | Canon Inc | Photo-sensor, measurement apparatus and camera system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582990B2 (en) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4295740B2 (en) | Charge coupled device image sensor | |
| JPH0444465B2 (en) | ||
| JPH0666446B2 (en) | Solid-state image sensor | |
| JPH0312510B2 (en) | ||
| JPS6149822B2 (en) | ||
| JPS61120466A (en) | Semiconductor light detecting element | |
| US4686555A (en) | Solid state image sensor | |
| JPS6156912B2 (en) | ||
| JPH03250983A (en) | Photoelectric converter | |
| US6087703A (en) | Photodetector and photodetection circuit | |
| US4450464A (en) | Solid state area imaging apparatus having a charge transfer arrangement | |
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| EP0118568A1 (en) | Semiconductor image pickup device | |
| JPS62152162A (en) | One-dimensional semiconductor image pickup device | |
| JPS59188278A (en) | Semiconductor image pickup device | |
| JPS61228667A (en) | Solid-state image pick-up device | |
| JPS62152161A (en) | One-dimensional semiconductor image pickup device and one-dimensional semiconductor photosensor for the same | |
| JPH1022489A (en) | Solid-state image pickup device | |
| JPS6050101B2 (en) | solid-state imaging device | |
| JPS61228668A (en) | Solid-state image pick-up device | |
| JPS6148308B2 (en) | ||
| JPH0542828B2 (en) | ||
| JPH026228B2 (en) | ||
| JPS63160271A (en) | Sit image sensor | |
| JPS6156456A (en) | Solid-state image pickup device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |