JPH0582990B2 - - Google Patents
Info
- Publication number
- JPH0582990B2 JPH0582990B2 JP60296473A JP29647385A JPH0582990B2 JP H0582990 B2 JPH0582990 B2 JP H0582990B2 JP 60296473 A JP60296473 A JP 60296473A JP 29647385 A JP29647385 A JP 29647385A JP H0582990 B2 JPH0582990 B2 JP H0582990B2
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- optical sensor
- dimensional semiconductor
- gate
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 53
- 230000003287 optical effect Effects 0.000 claims description 39
- 238000003384 imaging method Methods 0.000 claims description 36
- 230000006698 induction Effects 0.000 claims description 24
- 230000003068 static effect Effects 0.000 claims description 22
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 4
- 230000036211 photosensitivity Effects 0.000 claims description 4
- 230000001443 photoexcitation Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 101000878595 Arabidopsis thaliana Squalene synthase 1 Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、一次元半導体撮像装置に関し、更に
詳述するならば、静電誘導トランジスタを光セン
サセルとして画素セルを構成し、これを１列に多
数配列し、各画素子セルの光学情報を取り出す走
査回路を集積した、一次元半導体撮像装置に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a one-dimensional semiconductor imaging device, and more specifically, a pixel cell is configured using a static induction transistor as a photosensor cell, and a large number of these are arranged in one column. The present invention relates to a one-dimensional semiconductor imaging device in which a scanning circuit is arranged and integrated to take out optical information of each pixel element cell.
従来の技術
従来、一次元半導体撮像装置の光センサセルと
しては、様々なものが提案され、また、使用され
ている。その中で、走査間隔の間に受けた光によ
り生成するキヤリアを蓄積して光信号を出力する
ことができる光電流蓄積型の光センサセルが現在
広く使用されている。その光電流蓄積型の光セン
サセルの代表的なものに、光検出用のホトダイオ
ードとスイツチ用のMOSトランジスタを組合せ
たものがある。この光センサセルは、光検出をホ
トダイオードで行ない、このダイオードで検出し
た光信号そのものをMOSトランジスタを介して
出力信号として取り出すようになされている。2. Description of the Related Art Conventionally, various types of optical sensor cells for one-dimensional semiconductor imaging devices have been proposed and used. Among these, photocurrent storage type optical sensor cells, which are capable of accumulating carriers generated by light received during a scanning interval and outputting optical signals, are currently widely used. A typical photocurrent accumulation type photosensor cell is one that combines a photodiode for photodetection and a MOS transistor for switching. This optical sensor cell performs photodetection using a photodiode, and extracts the optical signal itself detected by the diode as an output signal via a MOS transistor.
発明が解決しようとする問題点
光検出用のホトダイオードとスイツチ用の
MOSトランジスタを組合せた光センサセルは、
ホトダイオード自体に増幅作用はなく、また
MOSトランジシタも増幅素子としては使用して
いないので、出力信号レベルが小さく感度が悪い
という欠点があつた。従つて、かかる従来の半導
体撮像装置では感度の点から集積度を高める上に
限界がある。Problems to be solved by the invention Photodiodes for light detection and switches
Optical sensor cells that combine MOS transistors are
The photodiode itself has no amplification effect, and
Since the MOS transistor was not used as an amplifying element, the disadvantage was that the output signal level was low and sensitivity was poor. Therefore, in such conventional semiconductor imaging devices, there is a limit to increasing the degree of integration from the viewpoint of sensitivity.
また、ホトダイオードとMOSトランジスタとの
組合せでは、MOSトランジスタの速度限界によ
りその動作速度が制限される。Furthermore, in the combination of a photodiode and a MOS transistor, the operating speed is limited by the speed limit of the MOS transistor.
更に、従来の一次元半導体撮像装置は、その受
光感度の調整が不可能であつた。 Furthermore, it has been impossible to adjust the light receiving sensitivity of conventional one-dimensional semiconductor imaging devices.
また、同一基板に複数のホトダイオードを形成
している場合、局所的に強い入力光が照射される
と各画素セルからの信号電流が混合する問題もあ
つた。 Furthermore, when a plurality of photodiodes are formed on the same substrate, there is a problem in that signal currents from each pixel cell mix when locally strong input light is irradiated.
更に、各光センサセルの走査により信号を読出
したあとも、各光センサセルに光電荷が残留し、
それが次の走査のときに読出される光信号にとつ
てノイズとなる。そのため、従来の半導体撮像装
置では、出力パルスを併用することにより、新た
になるリセツトパルスを必要としていた。 Furthermore, even after the signals are read by scanning each photosensor cell, photocharge remains in each photosensor cell.
This becomes noise in the optical signal read out during the next scan. Therefore, in the conventional semiconductor imaging device, a new reset pulse is required in combination with the output pulse.
そこで、本発明の目的は、このような従来の欠
点を改善して、単位セル当りの出力電流が大きく
とれ、また、高速動作可能な一次元半導体撮像装
置を提供することである。 SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a one-dimensional semiconductor imaging device which can provide a large output current per unit cell and which can operate at high speed by overcoming these conventional drawbacks.
更に、本発明の目的は、受光感度を任意に調整
できる一次元半導体撮像装置を提供することであ
る。 A further object of the present invention is to provide a one-dimensional semiconductor imaging device whose light receiving sensitivity can be adjusted arbitrarily.
また、本発明の目的は、局所的に強い入力光が
照射されても画素セルからの信号電流が混合しな
い一次元半導体撮像装置を提供することである。 Another object of the present invention is to provide a one-dimensional semiconductor imaging device in which signal currents from pixel cells do not mix even if locally strong input light is irradiated.
更に、本発明の目的は、走査パルスとして出力
パルスとリセツトパルスを必要としない一次元半
導体撮像装置を提供することである。 A further object of the present invention is to provide a one-dimensional semiconductor imaging device that does not require output pulses and reset pulses as scanning pulses.
問題点を解決するための手段
本発明に従うと、１列に配列された複数の光セ
ンサセルを含む一次元半導体光センサを使用して
構成された一次元半導体撮像装置において：
第１の導電型の高抵抗半導体と、該高抵抗半導
体の互いに対向する部分に装荷され該対向する部
分の間をチヤネル領域とする第１および第２の主
電極と、該チヤネル領域に接して該高抵抗半導体
の所定の領域に形成された第２導電型半導体によ
り画成されたゲート領域と、該ゲート領域に電圧
を印加するゲート電極とを具備し、光励起によつ
て生じた電子−正孔対の一方が該ゲート領域に蓄
積されて該第１および第２主電極の間の電流を制
御できるように構成された静電誘導トランジスタ
と、
一端を該第１の主電極に接続され、他端を他の
光センサと共通にビデオ信号出力端に接続され、
各光センサ毎に位相の異なる走査信号を制御端子
に受けて開閉される第１のスイツチとを個々に備
える複数の光センサセルと；
一端をビデオ信号出力端に負荷抵抗を介して接
続され、他端を該光センサセルの各々の第２の主
電極に共通に接続されたビデオ電源と；を備え、
更に、一端を該ゲート領域に接続され、他端を
該直流電位に接続され、制御電極に位相の異なる
走査信号を受けて開閉されるように構成された第
２のスイツチを該光センサセルの各々が備え、
該光センサセルの各々において、ひとつの光セ
ンサセルを選択する走査信号が、該ひとつの光セ
ンサセルの該第１のスイツチに印加され、且つ、
該ひとつの光センサセルの前段の光センサセルの
第２のスイツチにも印加されるように構成されて
いる
ことを特徴とする一次元半導体撮像撮像装置が提
供される。Means for Solving the Problems According to the present invention, in a one-dimensional semiconductor imaging device configured using a one-dimensional semiconductor optical sensor including a plurality of optical sensor cells arranged in one row: a high-resistance semiconductor, first and second main electrodes loaded on mutually opposing portions of the high-resistance semiconductor and with a channel region between the opposing portions; a gate region defined by a second conductivity type semiconductor formed in a region of a static induction transistor configured to accumulate in a gate region and control a current between the first and second main electrodes; Connected to the video signal output end in common with the sensor,
A plurality of optical sensor cells, each of which is individually equipped with a first switch that is opened and closed by receiving a scanning signal with a different phase at its control terminal; one end of which is connected to a video signal output end via a load resistor; a video power supply having an end commonly connected to the second main electrode of each of the photosensor cells; further having one end connected to the gate region, the other end connected to the DC potential and a control electrode; Each of the optical sensor cells includes a second switch configured to be opened and closed in response to scanning signals having different phases, and in each of the optical sensor cells, a scanning signal for selecting one optical sensor cell is applied to the second switch for selecting one optical sensor cell. applied to the first switch of the photosensor cell, and
There is provided a one-dimensional semiconductor imaging device characterized in that the voltage is applied also to a second switch of a photosensor cell preceding the one photosensor cell.
作 用
以上の本発明による一次元半導体光センサセル
では、光センサセルの光検出部をトランジスタで
構成しているので、光増幅作用が大きく、従つ
て、各画素セルごとに大きな出力電流が得られ
る。Function In the one-dimensional semiconductor photosensor cell according to the present invention as described above, since the photodetection section of the photosensor cell is composed of a transistor, the light amplification effect is large, and therefore a large output current can be obtained for each pixel cell.
また、そのトランジスタが、静電誘導トランジ
スタであるので、高速動作が可能である。 Furthermore, since the transistor is a static induction transistor, high-speed operation is possible.
更に、各光センサセルの第１のスイツチの閉成
による光信号の読出しの後、第２のスイツチが閉
成されてゲート領域が直流電位に接続される。そ
の結果、直流電位にゲート領域の電位も制御さ
れ、それに伴い、２つの主電極の間のチヤネル領
域にできるところの真のゲート点の電位が、ゲー
ト領域の電位によつて制御されるため、真のゲー
ト点の電位が任意に設定できる。それ故、２つの
主電極の間に流れる、光入力によつて生じるビデ
オ信号電流を任意に制御することができる。 Furthermore, after reading out the optical signal by closing the first switch of each photosensor cell, the second switch is closed and the gate region is connected to the DC potential. As a result, the potential of the gate region is also controlled to DC potential, and accordingly, the potential of the true gate point, which is formed in the channel region between the two main electrodes, is controlled by the potential of the gate region. The potential of the true gate point can be set arbitrarily. Therefore, the video signal current caused by the optical input flowing between the two main electrodes can be controlled arbitrarily.
また、各光センサセルをなす静電誘導トランジ
スタは、ゲート領域により互いに分離されてお
り、加えて、第１の主電極を第１のスイツチを介
してビデオ信号出力端に接続されているので、局
部的に強い光が入射しても、光電流が混同するこ
とはない。 In addition, the static induction transistors forming each photosensor cell are separated from each other by gate regions, and in addition, the first main electrode is connected to the video signal output terminal via the first switch, so that local Even if strong light is incident, the photocurrent will not be confused.
そして、各光センサセルの第２のスイツチの制
御端子と、走査方向に隣接する光センサセルの第
２のスイツチの制御端子とが共通接続されて、同
一の走査信号が印加されるようになると、各画素
セルのリセツトに要するパルスを走査回路からの
出力パルスを併用することができ、新たなるリセ
ツトパルスを必要としない。 Then, when the control terminal of the second switch of each photosensor cell and the control terminal of the second switch of the photosensor cell adjacent in the scanning direction are commonly connected and the same scanning signal is applied to each The output pulse from the scanning circuit can be used together with the pulse required to reset the pixel cell, and no new reset pulse is required.
実施例
以下、添付図面を参照して本発明による一次元
半導体撮像装置の実施例を説明する。Embodiments Hereinafter, embodiments of a one-dimensional semiconductor imaging device according to the present invention will be described with reference to the accompanying drawings.
第１図は、本発明の一次元半導体撮像装置に使
用される光センサセルの１つを示す断面図であ
る。図示の光センサセルは、Siのn+基板１を有し
ており、その基板１の一方の面には、高抵抗な
n-層（ないしは真性半導体層）２が形成され、
そのn-層２には、高不純物密度のp+領域からな
るゲート領域３が形成されている。そのゲート領
域３の一部に、ゲート電極５がオーミツク接触す
るように設けられている。 FIG. 1 is a sectional view showing one of the optical sensor cells used in the one-dimensional semiconductor imaging device of the present invention. The illustrated optical sensor cell has a Si n + substrate 1, and one side of the substrate 1 has a high resistance
An n - layer (or intrinsic semiconductor layer) 2 is formed,
A gate region 3 made of a p + region with high impurity density is formed in the n − layer 2 . A gate electrode 5 is provided in ohmic contact with a part of the gate region 3.
そして、ゲート領域３に囲まれるように、n-
層２に、高不純物密度のn+領域から成るソース
領域６が形成されている。そのソース領域の頂画
上には、ソース電極７がオーミツク接触してい
る。それらゲート電極５及びソース電極７を除く
n-層２の表面には、シリコン酸化物（SiO2）膜
のような保護膜８が設けられている。 Then, so as to be surrounded by the gate region 3, n -
A source region 6 is formed in layer 2 and is made of an n + region with high impurity density. A source electrode 7 is in ohmic contact with the top of the source region. Excluding those gate electrodes 5 and source electrodes 7
A protective film 8 such as a silicon oxide (SiO 2 ) film is provided on the surface of the n − layer 2 .
一方、基板１自体はドレイン領域を構成してお
り、基板１の他方の面には、全光センサセル共通
にドレイン電極９が設けられている。 On the other hand, the substrate 1 itself constitutes a drain region, and a drain electrode 9 is provided on the other surface of the substrate 1, which is common to all the optical sensor cells.
更に、ソース電極７は、電界効果トランジスタ
のようなスイツチング用トランジスタSSpを介し
てそしてビデオ信号線１０を介してビデオ信号出
力端１１に接続されている。そのビデオ信号線１
０は、負荷抵抗RLを介してビデオ電圧電源VDの
一方の端子に接続され、その他方の端子は、ドレ
イン電極９に接続されている。 Furthermore, the source electrode 7 is connected to a video signal output 11 via a switching transistor SS p , such as a field effect transistor, and via a video signal line 10. The video signal line 1
0 is connected to one terminal of the video voltage power supply V D via a load resistor R L , and the other terminal is connected to the drain electrode 9 .
また、ゲート電極５は、同様に電界効果トラン
ジスタのようなスイツチング用トランジスタSGp
を介して接地されている。 Further, the gate electrode 5 is similarly connected to a switching transistor SG p such as a field effect transistor.
is grounded through.
更に、スイツチングトランジスタSSpとSGpの
各ゲートには、SSp用制御パルス信号φpとSGp用
制御パルス信号φp+1が図示しない画素選択回路か
ら出力される。このφpとφp+1とは、φp+1がφpより
クロツク分遅れている。 Furthermore, a control pulse signal φ p for SS p and a control pulse signal φ p+1 for SG p are output from a pixel selection circuit (not shown) to each gate of the switching transistors SS p and SG p . Regarding φ p and φ p+1 , φ p+1 lags φ p by a clock amount.
なお、参照番号１２は、光入力を示している。 Note that reference number 12 indicates an optical input.
静電誘導トランジスタとするためには、チヤネ
ルとなるn-領域２の不純物密度は、おおよそ１
×1016cm-3以下、ゲート、ソース及びドレイン領
域の不純物密度はおおよそ１×1018cm-3以上とす
る。ゲート電圧が0Vでもドレイン電流が、流れ
ないためには、拡散電位のみで、ゲートとゲート
の間及びチヤネルが既に空乏化するような寸法と
不純物密度を選ぶ。 In order to make a static induction transistor, the impurity density of the n - region 2, which becomes the channel, must be approximately 1.
×10 16 cm -3 or less, and the impurity density of the gate, source, and drain regions is approximately 1 × 10 18 cm -3 or more. In order to prevent drain current from flowing even when the gate voltage is 0V, dimensions and impurity density are selected such that the gap between the gates and the channel are already depleted by the diffusion potential alone.
第２図は、第１図の等価回路図である。同図に
おいて、光入力１２により静電誘導トランジスタ
Tpのゲート領域に光励起された正孔が流れ込み
光信号の書き込みが行なわれる。トランジスタ
SSpのゲートにφpというパルス電圧が加わり、ト
ランジスタSSpが導通して、ビデオ電圧電源VDが
静電誘導トランジスタ電流が生じ、出力端子１１
より光出力信号が得られる。このときφp+1は印加
されていない。φpが印加されて後、１クロツク
分遅れてφp+1がトランジスタSGpのゲートに印加
され、静電誘導トランジスタTpのゲート領域は、
リセツトされ、初期状態に戻る。かくして、光入
力１２の強弱によつて出力端子１１の光出力は変
化し、大きなダイナミツクレンジが得られ、光増
幅率は、103と従来のバイポーラホトトランジス
タよりも１桁以上高感度である。 FIG. 2 is an equivalent circuit diagram of FIG. 1. In the figure, an optical input 12 causes a static induction transistor to
Photo-excited holes flow into the gate region of T p and an optical signal is written. transistor
A pulse voltage of φ p is applied to the gate of SS p , transistor SS p becomes conductive, and a static induction transistor current is generated in the video voltage power supply V D , and the output terminal 11
A more optical output signal can be obtained. At this time, φ p+1 is not applied. After φ p is applied, φ p+1 is applied to the gate of transistor SG p with a delay of one clock, and the gate region of static induction transistor T p becomes
It will be reset and return to the initial state. In this way, the optical output of the output terminal 11 changes depending on the strength of the optical input 12, and a large dynamic range is obtained, and the optical amplification factor is 10 3 , which is more than an order of magnitude higher in sensitivity than the conventional bipolar phototransistor. .
本実施例においては、第１図の素子断面構造を
有する撮像素子を単位セルとしてトランジスタと
しれ作用し、従来の撮像セルに比して高速且つ大
出力電流の特性が得られる。 In this embodiment, the image pickup device having the device cross-sectional structure shown in FIG. 1 is used as a unit cell and acts as a transistor, so that characteristics of high speed and large output current can be obtained compared to conventional image pickup cells.
第３図及び第４図は、本発明による一次元半導
体撮像装置の実施例である。第３図は、第１図に
示した素子構造をもつ光センサセルを画素セルと
して１列に多数配列された１次元半導体撮像装置
の実施例を表わす要部の電気回路図である。 3 and 4 are examples of a one-dimensional semiconductor imaging device according to the present invention. FIG. 3 is an electrical circuit diagram of a main part showing an embodiment of a one-dimensional semiconductor imaging device in which a large number of photosensor cells having the element structure shown in FIG. 1 are arranged in one row as pixel cells.
画素セル（静電誘導トランジスタ）T1〜Toの
共通ドレイン電極は、ビデオ電源VDの正極に接
続されている。各々の画素セルから信号を読み出
すために、静電誘導トランジスタT1〜Toのソー
スに接続されたスイツチングトランジスタ（絶縁
ゲート型電界効果トランジスタなど）SS1〜SSo
のゲートは、走査回路１３の走査パルス出力φ1
〜φoの対応する端子に接続されている。そして、
スイツチングトランジスタの出力端子は、共通の
ビデオ信号線１０に接続されている。そのビデオ
信号線１０は、負荷抵抗RLを介してビデオ電源
VDの負極に接続されている。 The common drain electrodes of the pixel cells (static induction transistors) T 1 to T o are connected to the positive electrode of the video power supply V D . In order to read signals from each pixel cell, switching transistors (such as insulated gate field effect transistors) SS 1 to SS o are connected to the sources of the static induction transistors T 1 to T o .
The gate of is the scanning pulse output φ 1 of the scanning circuit 13
~ is connected to the corresponding terminal of φ o . and,
The output terminals of the switching transistors are connected to a common video signal line 10. The video signal line 10 is connected to the video power supply via a load resistor R L.
Connected to the negative pole of V D.
一方、静電誘導トランジスタT1〜Toのゲート
電極に接続された別のスイツチングトランジスタ
SG1〜SGoのゲートは、走査回路１３の走査パル
ス出力φ2〜φo+1に対応する端子に接続されてい
る。すなわち、各光センサセルの静電誘導トラン
ジスタのゲート電極に接続された別のスイツチン
グトランジスタSGiのゲートと、走査方向に隣接
する光センサセルの静電誘導トランジスタのソー
ス電極に接続されたスイツチングトランジスタ
SSi+1のゲートとは、共通接続されて、同一の走
査パルス出力φiが印加されるようになされてい
る。 On the other hand, another switching transistor connected to the gate electrodes of the static induction transistors T 1 to T o
The gates of SG 1 to SG o are connected to terminals corresponding to scanning pulse outputs φ 2 to φ o+1 of the scanning circuit 13. That is, the gate of another switching transistor SG i connected to the gate electrode of the static induction transistor of each optical sensor cell, and the switching transistor connected to the source electrode of the static induction transistor of the adjacent optical sensor cell in the scanning direction.
The gates of SS i+1 are commonly connected so that the same scanning pulse output φ i is applied thereto.
次に、上記した一次元半導体撮像装置の動作に
ついて説明する。スイツチングトランジスタSS1
〜SSoが走査回路１３からの走査パルスφ1〜φoに
より順次オンされると、ビデオ電圧電源VDの出
力電圧が、各画素セルをなす静電誘導トランジス
タのソース・ドレイン間に順次印加され、負荷抵
抗RLを介して、ビデオ信号電流が流れ、信号と
して読み出される。光入力があると発生した正孔
は、静電誘導トランジスタT1〜Toのゲート領域
に蓄積されている。ゲート領域に蓄積された電荷
量が、静電誘導トランジスタ毎で異なる場合、第
１図に示すように、ドレイン電極９とソース電極
７の間のチヤネル層２にできるところの真のゲー
ト点の電位が相違することから、ソース・ドレイ
ン間の実効抵抗が変化し、出力端子１１に現われ
るビデオ電圧が変化するものである。云いかえれ
ば、各セルごとの照射光量履歴に応じた出力信号
を各セル読み出しパルス印加ごとに独立して、共
通のビデオラインを通じて得ることができるわけ
である。 Next, the operation of the one-dimensional semiconductor imaging device described above will be explained. Switching transistor SS 1
When ~SS o is sequentially turned on by scanning pulses φ 1 ~φ o from the scanning circuit 13, the output voltage of the video voltage power supply V D is sequentially applied between the source and drain of the static induction transistor forming each pixel cell. The video signal current flows through the load resistor R L and is read out as a signal. Holes generated when light is input are accumulated in the gate regions of the static induction transistors T 1 to T o . If the amount of charge accumulated in the gate region differs depending on the static induction transistor, as shown in FIG. Because of the difference in voltage, the effective resistance between the source and drain changes, and the video voltage appearing at the output terminal 11 changes. In other words, an output signal corresponding to the irradiation light amount history for each cell can be obtained independently for each cell readout pulse application through the common video line.
第３図から明らかなように、スイツチングトラ
ンジスタSS1〜SSoに印加される読み出しパルス
に比べ、１クロツク分遅れたパルスがスイツチン
グトランジスタSG1〜SGoのゲートに印加され
る。 As is clear from FIG. 3, a pulse delayed by one clock is applied to the gates of switching transistors SG 1 -SG o compared to the read pulse applied to switching transistors SS 1 -SS o .
従つて、各画素は走査回路から出力されたパル
スφ1〜φoによつて、スイツチングトランジスタ
SS1〜SSoがオンされて、出力信号が読み出され
た後、各画素は１クロツク分遅れた走査回路から
出力されるφ2〜φo+1が、スイツチングトランジス
タSG1〜SGoのゲートにそれぞれ印加され、各画
素セルのゲート領域は常に、各画素セルの信号読
み出しタイミングから１クロツク分遅れて接地電
位にリセツトされる。このようなリセツト方式を
採用することにより、各画素は光励起によつて発
生した電荷を蓄積している時間を全く等しくする
ことができる。 Therefore, each pixel is connected to a switching transistor by the pulses φ 1 to φ o output from the scanning circuit.
After SS 1 to SS o are turned on and the output signals are read out, each pixel outputs φ 2 to φ o+1 from the scanning circuit delayed by one clock to the switching transistors SG 1 to SG o. The gate region of each pixel cell is always reset to the ground potential with a delay of one clock from the signal read timing of each pixel cell. By employing such a reset method, each pixel can have exactly the same amount of time for accumulating charges generated by photoexcitation.
更に、リセツトパルスが同じ走査回路から出力
され、読み出しパルスを兼ねていることから、余
分にリセツトパルス発生回路を集積化する必要が
なく、素子製作が容易である。 Furthermore, since the reset pulse is output from the same scanning circuit and also serves as the read pulse, there is no need to integrate an extra reset pulse generation circuit, and device fabrication is easy.
第４図は、本発明による一次元半導体撮像装置
の別の実施例をしそす回路図である。第４図に示
す一次元半導体撮像装置は、スイツチングトラン
ジスタSG1〜SGoの他端が可変直流電圧源VRに接
続されていることを除いて、第３図の一次元半導
体撮像装置と同じである。従つて、第４図の一次
元半導体撮像装置についての構成に関する説明は
省略する。 FIG. 4 is a circuit diagram showing another embodiment of the one-dimensional semiconductor imaging device according to the present invention. The one-dimensional semiconductor imaging device shown in FIG. 4 is the same as the one-dimensional semiconductor imaging device shown in FIG. 3, except that the other ends of the switching transistors SG 1 to SG o are connected to a variable DC voltage source VR . It's the same. Therefore, explanation regarding the configuration of the one-dimensional semiconductor imaging device shown in FIG. 4 will be omitted.
次に、上記した一次元半導体撮像装置の第２実
施例の動作について説明する。スイツチングトラ
ンジスタSS1〜SSoが走査回路１３からの走査パ
ルスφ1〜φoにより順次オンされると、ビデオ電
圧電源VDの出力電圧が、各画素セルをなす静電
誘導トランジスタのソース・ドレイン間に順次印
加され、負荷抵抗RLを介して、ビデオ信号電流
が流れ、信号として読み出される。光入力がある
と発生した正孔は、静電誘導トランジスタT1〜
Toのゲート領域に蓄積されている。ゲート領域
に蓄積された電荷量が、静電誘導トランジスタ毎
で異なる場合、第１図に示すように、ドレイン電
極９とソース電極７の間のチヤネル層２にできる
ところの真のゲート点の電位が相違することか
ら、ソース・ドレイン間の実効抵抗が変化し、出
力端子１１に現われるビデオ電圧が変化するもの
である。云いかれば、各セルごとの照射光量履歴
に応じた出力信号を各セル読み出しパルス印加ご
とに独立して、共通のビデオラインを通じて得る
ことができるわけである。 Next, the operation of the second embodiment of the one-dimensional semiconductor imaging device described above will be described. When the switching transistors SS 1 to SS o are sequentially turned on by scanning pulses φ 1 to φ o from the scanning circuit 13, the output voltage of the video voltage power supply V D is applied to the source voltage of the static induction transistor forming each pixel cell. A video signal current is sequentially applied between the drains, flows through the load resistor R L , and is read out as a signal. The holes generated when there is light input are transferred to the electrostatic induction transistor T 1 ~
It is accumulated in the gate region of T o . If the amount of charge accumulated in the gate region differs depending on the static induction transistor, as shown in FIG. Because of the difference in voltage, the effective resistance between the source and drain changes, and the video voltage appearing at the output terminal 11 changes. In other words, an output signal corresponding to the irradiation light amount history for each cell can be obtained independently for each cell readout pulse application through the common video line.
すなわち、以上の読出し動作については、第３
図の一次元半導体撮像装置に同様である。 That is, for the above read operation, the third
This is similar to the one-dimensional semiconductor imaging device shown in the figure.
第４図から明らかなように、走査回路１３から
スイツチングトランジスタSS1〜SSoに印加され
る読み出しパルスに比べ、１クロツク分遅れたパ
ルスSS2〜SSo+1がスイツチングトランジスタSG1
〜SGoに印加される。 As is clear from FIG. 4, the pulses SS 2 to SS o+1, which are delayed by one clock compared to the read pulses applied from the scanning circuit 13 to the switching transistors SS 1 to SS o , are applied to the switching transistors SS 1 to SS o+1 .
~applied to SG o .
従つて、各画素は走査回路から出力されたパル
スφ1〜φoによつて、スイツチングトランジスタ
SS1〜SSoがオンされ、出力信号が読み出される。
その後、各画素は１クロツク分遅れた走査回路か
ら出力されるパルスφ2〜φo+1によつてスイツチン
グトランジスタSG1〜SGoがオンされる。それら
スイツチングトランジスタSG1〜SGoの他端は、
可変電流電圧電源VRに接続されていることから、
各画素セルのゲート領域は常に各画素セルの信号
読み出しタイミングから１クロツク分遅れて、可
変直流電圧電源VRの出力電圧にリセツトされる。 Therefore, each pixel is connected to a switching transistor by the pulses φ 1 to φ o output from the scanning circuit.
SS 1 to SS o are turned on and the output signals are read.
Thereafter, in each pixel, the switching transistors SG 1 to SG o are turned on by pulses φ 2 to φ o+1 outputted from the scanning circuit delayed by one clock. The other ends of those switching transistors SG 1 to SG o are
Since it is connected to the variable current voltage power supply V R ,
The gate region of each pixel cell is always reset to the output voltage of the variable DC voltage power supply VR with a delay of one clock from the signal read timing of each pixel cell.
それ故、可変直流電圧電源VRの出力電圧を制
御することにより、各画素セルのゲート領域の電
位を任意に設定することができる。換言するなら
ば、ゲート領域の残留電荷を任意に制御できる。
このように各画素セルのゲート領域が、任意の電
位に制御できることにより、上述したように、ド
レイン電極９とソース電極７の間のチヤネル層２
にできるところの真のゲート点の電位が、ゲート
領域３の電位によつて制御されるため、真のゲー
ト点の電位が任意に設定できる。それ故、ドレイ
ン電極９とソース電極７の間に流れる。光入力に
よつて生じるビデオ信号電流を任意に制御するこ
とができる。このことは、画素セルの光感度を任
意に制御できることである。 Therefore, by controlling the output voltage of the variable DC voltage power supply VR , the potential of the gate region of each pixel cell can be arbitrarily set. In other words, the residual charge in the gate region can be controlled as desired.
Since the gate region of each pixel cell can be controlled to any potential, as described above, the channel layer 2 between the drain electrode 9 and the source electrode 7
Since the potential of the true gate point, which can be controlled by the potential of the gate region 3, is controlled by the potential of the gate region 3, the potential of the true gate point can be set arbitrarily. Therefore, it flows between the drain electrode 9 and the source electrode 7. The video signal current generated by the optical input can be controlled arbitrarily. This means that the photosensitivity of the pixel cell can be controlled arbitrarily.
第５図は、第４図に示した一次元半導体撮像装
置を用いて、可変直流電圧電源VRの電圧値を変
えたときの、入射光強度（横軸）に対するビデオ
出力電圧（縦軸）の関係を表わしたグラフであ
る。入射光強度は、0.1μW／cm2から10μW／cm2、
出力電圧は、0.35mVから80mVである。また、
可変直流電圧電源VRの電圧値は、0V，−0.5V.−
0.8Vである。 Figure 5 shows the video output voltage (vertical axis) relative to the incident light intensity (horizontal axis) when the voltage value of the variable DC voltage power supply V R is changed using the one-dimensional semiconductor imaging device shown in Figure 4. This is a graph showing the relationship between The incident light intensity is from 0.1μW/cm 2 to 10μW/cm 2 ,
Output voltage is 0.35mV to 80mV. Also,
The voltage value of variable DC voltage power supply VR is 0V, −0.5V.−
It is 0.8V.
このグラフから明らかなように、可変直流電圧
電源VRの電圧値を制御することにより、一次元
半導体撮像装置の光感度を任意に設定することが
できる。 As is clear from this graph, the photosensitivity of the one-dimensional semiconductor imaging device can be arbitrarily set by controlling the voltage value of the variable DC voltage power supply VR .
以上の実施例において、ｎチヤネルで説明した
が、もちろんｐチヤネルでもよいことは明らかで
ある。また、上記実施例では、すべてゲート側の
n+のソース領域６を接地し、n+基板１側にビデ
オ電源を印加したが、逆にn+基板１側のドレイ
ン電極９を接地し、n+層６にビデオ電源を印加
する逆動作としてもよい。 Although the above embodiments have been described using n-channel, it is obvious that p-channel may also be used. In addition, in the above embodiment, all gate side
The n + source region 6 is grounded and the video power is applied to the n + substrate 1 side, but the drain electrode 9 on the n + substrate 1 side is grounded and the video power is applied to the n + layer 6. You can also use it as
また、スイツチングトランジスタSS1〜SSoは、
電界効果トランジスタ、バイポーラトランジス
タ、静電誘導トランジスタなど、どれを用いても
良いことも明らかである。 In addition, the switching transistors SS 1 to SS o are
It is also clear that any field effect transistor, bipolar transistor, static induction transistor, etc. may be used.
発明の効果
以上、説明したように、本発明によれば、静電
誘導トランジスタで、各画素セルを構成し、これ
を１列に配列してラインセンサとしたものであ
り、画素セルの受光部が静電誘導トランジスタ構
造であるため、光増幅作用が大きく、単位セル当
りの出力も大きくとれ、装置の小型化、簡易化、
高集積化が図れ、また高速動作が可能である。Effects of the Invention As described above, according to the present invention, each pixel cell is formed of an electrostatic induction transistor, and these are arranged in a line to form a line sensor, and the light receiving portion of the pixel cell is Since it has a static induction transistor structure, it has a large optical amplification effect and a large output per unit cell, making the device smaller and simpler.
High integration can be achieved and high-speed operation is possible.
特に、走査回路からの出力パルスが、信号読み
出しパルスにも各画素のリセツトパルスにも使用
され、余分なリセツトパルス発生回路が不必要で
あり、かつ各画素の光蓄積時間が全く同一にする
ことができる。 In particular, the output pulse from the scanning circuit is used both as a signal readout pulse and as a reset pulse for each pixel, eliminating the need for an extra reset pulse generation circuit and making the light accumulation time of each pixel exactly the same. I can do it.
更に、また、各画素セルのゲート領域が、任意
のリセツト電位に設定できることから、撮像装置
の光感度が任意に制御でき、優れた一次元半導体
撮像装置となる。 Furthermore, since the gate region of each pixel cell can be set to any reset potential, the photosensitivity of the imaging device can be controlled arbitrarily, resulting in an excellent one-dimensional semiconductor imaging device.
第１図は、本発明の一次元半導体撮像装置に使
用する画素セルの実施例を示す断面図、第２図
は、第１図の等価回路図、第３図、４図は、本発
明の一次元半導体撮像装置の実施例を示す回路
図、第５図は、単位セルの光ダイナミツク特性の
可変直流電圧電源の出力電圧値による効果を示す
図である。
主な参照番号、１……n+基板、２……n-層、
３……ゲート領域、５……ゲート電極、６……ソ
ース領域、７……ソース電極、８……保護膜、９
……ドレイン電極、SGp及びSG1〜SGN……ゲー
ト用スイツチングトランジスタ、SSp及びSS1〜
SSo……ソース用スイツチングトランジスタ、１
２……ビデオ出力端子、１３……走査回路。
FIG. 1 is a sectional view showing an embodiment of a pixel cell used in the one-dimensional semiconductor imaging device of the present invention, FIG. 2 is an equivalent circuit diagram of FIG. 1, and FIGS. FIG. 5, a circuit diagram showing an embodiment of the one-dimensional semiconductor imaging device, is a diagram showing the effect of the output voltage value of the variable DC voltage power supply on the optical dynamic characteristics of the unit cell. Main reference numbers, 1...n + substrate, 2...n - layer,
3... Gate region, 5... Gate electrode, 6... Source region, 7... Source electrode, 8... Protective film, 9
...Drain electrode, SG p and SG 1 ~SG N ...Gate switching transistor, SS p and SS 1 ~
SS o ...Switching transistor for source, 1
2...Video output terminal, 13...Scanning circuit.
Claims (1)
一次元半導体光センサを使用して構成された一次
元半導体撮像装置において： 第１の導電型の高抵抗半導体と、該高抵抗半導
体の互いに対向する部分に装荷され該対向する部
分の間をチヤネル領域とする第１および第２の主
電極と、該チヤネル領域に接して該高抵抗半導体
の所定の領域に形成された第２導電型半導体によ
り画成されたゲート領域と、該ゲート領域に電圧
を印加するゲート電極とを具備し、光励起によつ
て生じた電子−正孔対の一方が該ゲート領域に蓄
積されて該第１および第２主電極の間の電流を制
御できるように構成された静電誘導トランジスタ
と、 一端を該第１の主電極に接続され、他端を他の
光センサセルと共通にビデオ信号出力端に接続さ
れ、各光センサセル毎に位相の異なる走査信号を
制御端子に受けて開閉される第１のスイツチとを
個々に備える複数の光センサセルと； 一端をビデオ信号出力端に負荷抵抗を介して接
続され、他端を該光センサセルの各々の第２の主
電極に共通に接続されたビデオ電源と；を備え、 更に、一端を該ゲート領域に接続され、他端を
該直流電位に接続され、制御電極に位相の異なる
走査信号を受けて開閉されるように構成された第
２のスイツチを該光センサセルの各々が備え、 該光センサセルの各々において、ひとつの光セ
ンサセルを選択する走査信号が、該ひとつの光セ
ンサセルの第１のスイツチに印加され、且つ、該
ひとつの光センサセルの前段の光センサセルの第
２のスイツチにも印加されるように構成されてい
る ことを特徴とする一次元半導体撮像撮像装置。 ２ 前記直流電位が、接地電位であることを特徴
とする特許請求の範囲第１項に記載された一次元
半導体撮像装置。 ３ 前記直流電位が、可変直流電源であり、該直
流電源の電位により光感度特性が任意に制御でき
ることを特徴とする特許請求の範囲第１項に記載
された一次元半導体撮像装置。 ４ 前記光センサセルの各々において、前記第２
のスイツチの制御端子が、走査方向に隣接する光
センサセルの前記第１のスイツチの制御端子に接
続されており、該１対の制御端子が同一の走査信
号を印加されるように構成されていることを特徴
とする特許請求の範囲第１項から第３項までのい
ずれか１項に記載された１次元半導体撮像装置。 ５ 前記第１および第２のスイツチが、スイツチ
ングトランジスタにより構成されていることを特
徴とする特許請求の範囲第１項から第４項までの
いずれか１項に記載された一次元半導体撮像装
置。 ６ 前記第１の主電極が、前記高抵抗半導体を構
成する半導体層の一方の面に装荷された第１導電
型半導体による低抵抗半導体領域にオーミツク接
触しており、 前記第２の主電極が、該半導体層の他方の面に
実質的に広がつて形成された該第１導電型の低抵
抗半導体層にオーミツク接触しており、 前記ゲート領域が、前記第２導電型の半導体領
域で構成されている ことを特徴とする特許請求の範囲第１項から第５
項までのいずれか１項に記載された一次元半導体
撮像装置。[Claims] 1. In a one-dimensional semiconductor imaging device configured using a one-dimensional semiconductor photosensor including a plurality of photosensor cells arranged in one row: a high-resistance semiconductor of a first conductivity type; first and second main electrodes loaded on mutually opposing portions of the high-resistance semiconductor and forming a channel region between the opposing portions; and formed in a predetermined region of the high-resistance semiconductor in contact with the channel region. It includes a gate region defined by a second conductivity type semiconductor and a gate electrode that applies a voltage to the gate region, and one of the electron-hole pairs generated by photoexcitation is accumulated in the gate region. a static induction transistor configured to control a current between the first and second main electrodes; and a static induction transistor connected at one end to the first main electrode and connected at the other end to a video signal in common with other photosensor cells. a plurality of optical sensor cells each having a first switch connected to the output end and opened and closed by receiving a scanning signal having a different phase for each optical sensor cell at the control terminal; one end connected to the video signal output end with a load resistor; a video power source connected through the gate and having the other end commonly connected to the second main electrode of each of the photosensor cells, and further having one end connected to the gate region and the other end to the DC potential. Each of the photosensor cells includes a second switch connected to the control electrode and configured to be opened and closed in response to scanning signals having different phases, and in each of the photosensor cells, a second switch is configured to perform scanning for selecting one photosensor cell. The signal is configured to be applied to a first switch of the one optical sensor cell and also applied to a second switch of an optical sensor cell preceding the one optical sensor cell. One-dimensional semiconductor imaging device. 2. The one-dimensional semiconductor imaging device according to claim 1, wherein the DC potential is a ground potential. 3. The one-dimensional semiconductor imaging device according to claim 1, wherein the DC potential is a variable DC power supply, and the photosensitivity characteristics can be arbitrarily controlled by the potential of the DC power supply. 4 In each of the optical sensor cells, the second
A control terminal of the switch is connected to a control terminal of the first switch of an adjacent optical sensor cell in the scanning direction, and the pair of control terminals is configured to receive the same scanning signal. A one-dimensional semiconductor imaging device according to any one of claims 1 to 3. 5. The one-dimensional semiconductor imaging device according to any one of claims 1 to 4, wherein the first and second switches are constituted by switching transistors. . 6. The first main electrode is in ohmic contact with a low-resistance semiconductor region made of a first conductivity type semiconductor loaded on one surface of a semiconductor layer constituting the high-resistance semiconductor, and the second main electrode is in , is in ohmic contact with the first conductivity type low resistance semiconductor layer formed substantially extending over the other surface of the semiconductor layer, and the gate region is comprised of the second conductivity type semiconductor region. Claims 1 to 5 characterized in that
The one-dimensional semiconductor imaging device described in any one of the preceding paragraphs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296473A JPS62152162A (en) | 1985-12-25 | 1985-12-25 | One-dimensional semiconductor image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296473A JPS62152162A (en) | 1985-12-25 | 1985-12-25 | One-dimensional semiconductor image pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62152162A JPS62152162A (en) | 1987-07-07 |
| JPH0582990B2 true JPH0582990B2 (en) | 1993-11-24 |
Family
ID=17834007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296473A Granted JPS62152162A (en) | 1985-12-25 | 1985-12-25 | One-dimensional semiconductor image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152162A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5335318B2 (en) * | 2008-08-18 | 2013-11-06 | キヤノン株式会社 | Optical sensor, measuring device and camera system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107569A (en) * | 1982-12-13 | 1984-06-21 | Fuji Photo Film Co Ltd | One-dimensional semiconductor image pick-up device |
-
1985
- 1985-12-25 JP JP60296473A patent/JPS62152162A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107569A (en) * | 1982-12-13 | 1984-06-21 | Fuji Photo Film Co Ltd | One-dimensional semiconductor image pick-up device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62152162A (en) | 1987-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4209806A (en) | Solid-state imaging device | |
| JP4295740B2 (en) | Charge coupled device image sensor | |
| JPH0312510B2 (en) | ||
| JPH0444465B2 (en) | ||
| KR20010032108A (en) | Intra-pixel frame storage element, array, and electronic shutter method suitable for electronic still camera applications | |
| JPS6149822B2 (en) | ||
| US4686555A (en) | Solid state image sensor | |
| US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
| JPH084136B2 (en) | Charge transfer device | |
| JPH04312082A (en) | Solid-state image pick-up device | |
| US4450464A (en) | Solid state area imaging apparatus having a charge transfer arrangement | |
| JPS5831669A (en) | Solid-state image pickup device | |
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| US5825056A (en) | Scanning switch transistor for solid state imaging device | |
| JPH0714042B2 (en) | Solid-state image sensor | |
| JPH06101815B2 (en) | Imaging device | |
| JPH0582990B2 (en) | ||
| JP2001189441A (en) | Photoelectric conversion device | |
| JPS61228667A (en) | Solid-state image pick-up device | |
| JPS59188278A (en) | Semiconductor image pickup device | |
| JPH0630392B2 (en) | One-dimensional semiconductor imaging device | |
| JPH1022489A (en) | Solid-state image pickup device | |
| JPS6148308B2 (en) | ||
| JPS6376477A (en) | Photoelectric conversion device | |
| JPH026228B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |