JPS62150913A - 出力トランジスタ保護回路 - Google Patents
出力トランジスタ保護回路Info
- Publication number
- JPS62150913A JPS62150913A JP60294934A JP29493485A JPS62150913A JP S62150913 A JPS62150913 A JP S62150913A JP 60294934 A JP60294934 A JP 60294934A JP 29493485 A JP29493485 A JP 29493485A JP S62150913 A JPS62150913 A JP S62150913A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- base
- npn
- reference potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は誘導負荷を駆動する出力回路の出力トランジス
タを保護する出力トランジスタ保護回路に関するもので
ある。
タを保護する出力トランジスタ保護回路に関するもので
ある。
従来の出力トランジスタ保護回路の一例を第2図に示し
説明する。
説明する。
図において、10Gは電源電位、200は接地電位(基
準電位)、300は“「、“L′′の信号が印加される
入力端子、400は出力信号が得られる出力端子である
。そして、1はコレクタが出力端子400に、エミッタ
が抵抗5を介して接地電位200 Kそれぞれ接続され
るNPN)ランジスタ、2はカソード側が出力端子40
0に、アノード側が抵抗3,4を直列に介して上記NP
N )ランジスタ1のエミッタにそれぞれ接続されるツ
ェナーダイオード、6はNPN )ランジスタ1のベー
スと接地電位2000間に接続されたNPN )ランジ
スタ、7および8は入力端子300と上記NPN)ラン
ジスタ1のベースの間に直列接続されるインバータ素子
、9は電源端子100と出力端子400の間に接続され
る負荷である。
準電位)、300は“「、“L′′の信号が印加される
入力端子、400は出力信号が得られる出力端子である
。そして、1はコレクタが出力端子400に、エミッタ
が抵抗5を介して接地電位200 Kそれぞれ接続され
るNPN)ランジスタ、2はカソード側が出力端子40
0に、アノード側が抵抗3,4を直列に介して上記NP
N )ランジスタ1のエミッタにそれぞれ接続されるツ
ェナーダイオード、6はNPN )ランジスタ1のベー
スと接地電位2000間に接続されたNPN )ランジ
スタ、7および8は入力端子300と上記NPN)ラン
ジスタ1のベースの間に直列接続されるインバータ素子
、9は電源端子100と出力端子400の間に接続され
る負荷である。
つぎにこの第2図に示す回路の動作について説明する。
まず、入力端子300に印加される入力信号がL”のと
き、インバータ8,7を介してNPN )ランラスタ1
0ベースが“L”レベルとなり遮断する。
き、インバータ8,7を介してNPN )ランラスタ1
0ベースが“L”レベルとなり遮断する。
すると、出力端子400は“H”レベルとなり、負荷9
に電流が流れなくなる。つぎに、入力端子300に印加
される入力信号が“H”のときには、NPN )ランジ
スタ1はそのベースが“H”レベルになシ、導通状態と
なる。すると、負荷9に電流が流れる。
に電流が流れなくなる。つぎに、入力端子300に印加
される入力信号が“H”のときには、NPN )ランジ
スタ1はそのベースが“H”レベルになシ、導通状態と
なる。すると、負荷9に電流が流れる。
主な動作は以上であるが、その他の動作として出力電流
が異常に大きくなると、抵抗5の電圧が上昇し、NPN
)ランジスタロが動作し、その結果として出力電流を
減少させる過電流保護および出力電流が流れている状態
で出力電圧が大きくなシ、出力用のNPN )ランジス
タロにかかる電圧が大きくなった場合にはツェナーダイ
オード2から抵抗3を通って電流が流れ、NPN )ラ
ンジスタロを動作させる過電圧保護機能をもっている。
が異常に大きくなると、抵抗5の電圧が上昇し、NPN
)ランジスタロが動作し、その結果として出力電流を
減少させる過電流保護および出力電流が流れている状態
で出力電圧が大きくなシ、出力用のNPN )ランジス
タロにかかる電圧が大きくなった場合にはツェナーダイ
オード2から抵抗3を通って電流が流れ、NPN )ラ
ンジスタロを動作させる過電圧保護機能をもっている。
以上の動作を出力特性として第3図に示す。この第3図
は縦軸に出力電流■。、横軸に出方電圧v0をとって表
わした出力電圧対出方電流特性を示す説明図である。そ
して、aはNPN)ランジスタ1の安全動作領域(AS
O)を示したものであシ、bはこの回路の過電流およ
び過電圧保護特性、Cは抵抗負荷時の負荷曲線を示した
ものである。
は縦軸に出力電流■。、横軸に出方電圧v0をとって表
わした出力電圧対出方電流特性を示す説明図である。そ
して、aはNPN)ランジスタ1の安全動作領域(AS
O)を示したものであシ、bはこの回路の過電流およ
び過電圧保護特性、Cは抵抗負荷時の負荷曲線を示した
ものである。
この第3図に示す特性のように、安全動作領域(ASO
) (特性a参照)よシも保護特性(特性す参照)を
小さくすることによって出力トランジスタを保護するこ
とができる。
) (特性a参照)よシも保護特性(特性す参照)を
小さくすることによって出力トランジスタを保護するこ
とができる。
しかし、直流モータが負荷の場合のように、起動時(出
力“H”→“L”)に瞬時大電流を流す必要がある場合
がある。
力“H”→“L”)に瞬時大電流を流す必要がある場合
がある。
このような際、上記のような従来の出力トランジスタ保
護回路では、その保護回路が動作し出力電圧を低下させ
るため起動ができなくなる場合があるという問題点があ
った。
護回路では、その保護回路が動作し出力電圧を低下させ
るため起動ができなくなる場合があるという問題点があ
った。
本発明はかかる問題点を解決するためになされたもので
、モータ負荷の場合に、その起動特大電流が流せるとと
もに、出力短絡などの異常時に出力用NPN )ランジ
スタを保護することができる出力トランジスタ保護回路
を得ることを目的とする。
、モータ負荷の場合に、その起動特大電流が流せるとと
もに、出力短絡などの異常時に出力用NPN )ランジ
スタを保護することができる出力トランジスタ保護回路
を得ることを目的とする。
本発明による出力トランジスタ保護回路は、コレクタが
出力端子に接続されエミッタが第1抵抗を介して基準電
位に接続される第1のトランジスタと、カソード側が上
記出力端子に接続されアノード側が直列に接続された第
2.第3抵抗を介して上記第1のトランジスタのエミッ
タに接続されたツェナーダイオードと、上記第1のトラ
ンジスタのベースと上記基準電位の間に接続された第2
のトランジスタと、この第2のトランジスタのベースと
上記基準電位の間に接続された第3のトランジスタと、
入力端子と上記第1のトランジスタのベースの間に直列
接続された第1および第2のインバータ素子と、この第
1および第2のインバ一夕素子の接続点と上記第3のト
ランジスタのベースとの接続点と上記基準電位の間に接
続された遅延素子を備えてなるようにしたものである。
出力端子に接続されエミッタが第1抵抗を介して基準電
位に接続される第1のトランジスタと、カソード側が上
記出力端子に接続されアノード側が直列に接続された第
2.第3抵抗を介して上記第1のトランジスタのエミッ
タに接続されたツェナーダイオードと、上記第1のトラ
ンジスタのベースと上記基準電位の間に接続された第2
のトランジスタと、この第2のトランジスタのベースと
上記基準電位の間に接続された第3のトランジスタと、
入力端子と上記第1のトランジスタのベースの間に直列
接続された第1および第2のインバータ素子と、この第
1および第2のインバ一夕素子の接続点と上記第3のト
ランジスタのベースとの接続点と上記基準電位の間に接
続された遅延素子を備えてなるようにしたものである。
本発明においては、第3のトランジスタを第1のトラン
ジスタと逆動作させることにより、第1のトランジスタ
が遮断状態のとき第3のトランジスタを導通させ、第2
のトランジスタを遮断させる。これによシ保護回路を遮
断させる。また、第3のトランジスタの入力に遅延素子
を入れ、第1のトランジスタが遮断状態から導通状態に
移行するとき、モータの起動電流を必要な時間だけ遅ら
せて第3のトランジスタを導通状態から遮断状態にさせ
、保護回路の動作を遅延させる。
ジスタと逆動作させることにより、第1のトランジスタ
が遮断状態のとき第3のトランジスタを導通させ、第2
のトランジスタを遮断させる。これによシ保護回路を遮
断させる。また、第3のトランジスタの入力に遅延素子
を入れ、第1のトランジスタが遮断状態から導通状態に
移行するとき、モータの起動電流を必要な時間だけ遅ら
せて第3のトランジスタを導通状態から遮断状態にさせ
、保護回路の動作を遅延させる。
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明による出力トランジスタ保護回路の一実
施例を示す回路図である。
施例を示す回路図である。
この第1図において第2図と同一符号のものは相当部分
を示し、10はNPN )ランジスタロのペースと接地
電位の間に接続されたNPN )ランジスタで、そのコ
レクタはNPN)ランジスタロのペースに接続され、エ
ミッタは接地電位200に接続され、ベースはインバー
タ素子8の出力端に接続されている。11はとのNPN
)ランジスタ10のベースと接地電位200の間に接続
された容量である。
を示し、10はNPN )ランジスタロのペースと接地
電位の間に接続されたNPN )ランジスタで、そのコ
レクタはNPN)ランジスタロのペースに接続され、エ
ミッタは接地電位200に接続され、ベースはインバー
タ素子8の出力端に接続されている。11はとのNPN
)ランジスタ10のベースと接地電位200の間に接続
された容量である。
そして、上記NPN )ランラスタ100ベースに接続
された容量11は遅延素子を構成し、この容量11の充
電時にNPN )ランジスタ10が導通状態(ON)か
ら遮断状態(OFF)に移行するのが遅れるように構成
されている。なお、この第1図において、9は誘導負荷
である。
された容量11は遅延素子を構成し、この容量11の充
電時にNPN )ランジスタ10が導通状態(ON)か
ら遮断状態(OFF)に移行するのが遅れるように構成
されている。なお、この第1図において、9は誘導負荷
である。
つぎにこの第1図に示す実施例の動作を説明する。
まず、基本動作については第2図に示す従来回路と同じ
である。そして、この保護回路の動作は、入力端子30
0に印加される入力信号が“L”のとき、インバータ素
子8の出力は“H”でメジ、このため跡トランジスタ1
0は導通状態で、NPN )ランジスタロを遮断させ、
保護動作を禁止している。
である。そして、この保護回路の動作は、入力端子30
0に印加される入力信号が“L”のとき、インバータ素
子8の出力は“H”でメジ、このため跡トランジスタ1
0は導通状態で、NPN )ランジスタロを遮断させ、
保護動作を禁止している。
このとき、出力用の蘭トランジスタ1は遮断じておシ保
護の必要はない。
護の必要はない。
つぎに、入力端子300に印加される入力信号が“L”
から“R″になったときには、まず、出力用のNPN
)ランジスタ1は遮断状態から導通状態に移行する。
から“R″になったときには、まず、出力用のNPN
)ランジスタ1は遮断状態から導通状態に移行する。
一方、インバータ素子8の出力は“H”から“L”にな
るが、容量11に充電するため、NPN )ランジスタ
10が導通状態から遮断状態となるのが遅れる。そして
、負荷がモータの場合には、出力が“■”から“L”レ
ベルに変わるとき大電流が流れるが、保護回路の動作が
容量11の充電時間だけ遅れるため保護回路が働くこと
はなく、モータは起動する。
るが、容量11に充電するため、NPN )ランジスタ
10が導通状態から遮断状態となるのが遅れる。そして
、負荷がモータの場合には、出力が“■”から“L”レ
ベルに変わるとき大電流が流れるが、保護回路の動作が
容量11の充電時間だけ遅れるため保護回路が働くこと
はなく、モータは起動する。
そして、NPN )ランジスタ10が遮断状態(OFF
)になった後は、従来の場合と同じで、過電流に対して
は、抵抗5で電流検出し、NPN)ランジスタロを動作
させ、跡トランジスタ1のペース電流を減少させること
により、出力電流を減少させ、この出力用のNPN)ラ
ンジスタ1を保護する。また、過電圧に対しては、ツェ
ナーダイオード2によシ肩トランジスタ6にベース電流
を供給し、肩トランジスタ1のコレクタ電流を減少させ
、過電力による破壊から保護する。
)になった後は、従来の場合と同じで、過電流に対して
は、抵抗5で電流検出し、NPN)ランジスタロを動作
させ、跡トランジスタ1のペース電流を減少させること
により、出力電流を減少させ、この出力用のNPN)ラ
ンジスタ1を保護する。また、過電圧に対しては、ツェ
ナーダイオード2によシ肩トランジスタ6にベース電流
を供給し、肩トランジスタ1のコレクタ電流を減少させ
、過電力による破壊から保護する。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、複雑
な手段を用いることなく、NPN )ランジスタと容量
を付加するだけの簡単な回路構成によって、チップの占
有面積を最小限で、モータ負荷の場合に、起動特大電流
が流せるとともに、出力短絡などの異常時に出力用NP
N )ランジスタを保護することができるので、実用上
の効果は極めて大である。
な手段を用いることなく、NPN )ランジスタと容量
を付加するだけの簡単な回路構成によって、チップの占
有面積を最小限で、モータ負荷の場合に、起動特大電流
が流せるとともに、出力短絡などの異常時に出力用NP
N )ランジスタを保護することができるので、実用上
の効果は極めて大である。
第1図は本発明による出力トランジスタ保護回路の一実
施例を示す回路図、第2図は従来の出力トランジスタ保
護回路の一例を示す回路図、第3図は出力電圧に対する
出力電流の特性を示す説明図である。 1・・・・肩トランジスタ、2・・・・ツェナーダイオ
ード、3〜5・・・・抵抗、6・・・・NPN)ランジ
スタ、7,8・・・・インバータ素子、9・・・・誘導
負荷、10・・・・NPN)ランジスタ、11・・・・
容量、100・・・・電源電位、200・・・・接地電
位、300・・・・入力端子、400・・・・出力端子
。
施例を示す回路図、第2図は従来の出力トランジスタ保
護回路の一例を示す回路図、第3図は出力電圧に対する
出力電流の特性を示す説明図である。 1・・・・肩トランジスタ、2・・・・ツェナーダイオ
ード、3〜5・・・・抵抗、6・・・・NPN)ランジ
スタ、7,8・・・・インバータ素子、9・・・・誘導
負荷、10・・・・NPN)ランジスタ、11・・・・
容量、100・・・・電源電位、200・・・・接地電
位、300・・・・入力端子、400・・・・出力端子
。
Claims (1)
- コレクタが出力端子に接続されエミッタが第1抵抗を介
して基準電位に接続された第1のトランジスタと、カソ
ード側が前記出力端子に接続されアノード側が直列に接
続された第2および第3抵抗を介して前記第1のトラン
ジスタのエミッタに接続されたツェナーダイオードと、
前記第1のトランジスタのベースと前記基準電位の間に
接続された第2のトランジスタと、この第2のトランジ
スタのベースと前記基準電位の間に接続された第3のト
ランジスタと、入力端子と前記第1のトランジスタのベ
ースの間に直列接続された第1および第2のインバータ
素子と、この第1および第2のインバータ素子の接続点
と前記第3のトランジスタのベースとの接続点と前記基
準電位の間に接続された遅延素子とを備えてなることを
特徴とする出力トランジスタ保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60294934A JPS62150913A (ja) | 1985-12-24 | 1985-12-24 | 出力トランジスタ保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60294934A JPS62150913A (ja) | 1985-12-24 | 1985-12-24 | 出力トランジスタ保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62150913A true JPS62150913A (ja) | 1987-07-04 |
Family
ID=17814164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60294934A Pending JPS62150913A (ja) | 1985-12-24 | 1985-12-24 | 出力トランジスタ保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62150913A (ja) |
-
1985
- 1985-12-24 JP JP60294934A patent/JPS62150913A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
JPH0237234Y2 (ja) | ||
JPH0510522Y2 (ja) | ||
JPH02266712A (ja) | 半導体装置 | |
JPH03145919A (ja) | 接地外れ保護回路を有する電子回路装置 | |
JPH0437649B2 (ja) | ||
JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
JP2795027B2 (ja) | Igbtのゲート駆動回路 | |
JPS62150913A (ja) | 出力トランジスタ保護回路 | |
JP3226084B2 (ja) | 電力用トランジスタの過電流制限回路 | |
JPH10145206A (ja) | 半導体装置の保護回路 | |
JPS5847881B2 (ja) | カフカホゴカイロ | |
JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 | |
JPH03222516A (ja) | 半導体装置 | |
JPH03101518A (ja) | 負荷駆動回路 | |
JPH05276000A (ja) | パワーデバイスの駆動回路 | |
JPH0510846B2 (ja) | ||
JPH0650015Y2 (ja) | 電源回路 | |
JPH04260366A (ja) | 入力保護回路 | |
JPH0422571Y2 (ja) | ||
JPH0438597Y2 (ja) | ||
JPS6369415A (ja) | 異常電圧保護回路 | |
JPS594928B2 (ja) | 電源装置 | |
JPH0732531B2 (ja) | 電力変換器の故障検出装置 | |
JPS61270914A (ja) | パワ−トランジスタ装置 |