JP7231120B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP7231120B2
JP7231120B2 JP2022552294A JP2022552294A JP7231120B2 JP 7231120 B2 JP7231120 B2 JP 7231120B2 JP 2022552294 A JP2022552294 A JP 2022552294A JP 2022552294 A JP2022552294 A JP 2022552294A JP 7231120 B2 JP7231120 B2 JP 7231120B2
Authority
JP
Japan
Prior art keywords
single crystal
oxygen
crystal silicon
layer
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022552294A
Other languages
English (en)
Other versions
JPWO2022158148A5 (ja
JPWO2022158148A1 (ja
Inventor
克佳 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JPWO2022158148A1 publication Critical patent/JPWO2022158148A1/ja
Publication of JPWO2022158148A5 publication Critical patent/JPWO2022158148A5/ja
Application granted granted Critical
Publication of JP7231120B2 publication Critical patent/JP7231120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/22—Sandwich processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Description

本発明は、エピタキシャルウェーハの製造方法に関する。
固体撮像素子やその他のトランジスタをはじめとした半導体素子を形成するシリコン基板には、重金属をはじめとした素子特性を狂わせる元素をゲッタリングする機能を持つことが求められる。ゲッタリングには、シリコン基板裏面に多結晶シリコン（Ｐｏｌｙ－Ｓｉ）層を持たせたり、ブラスト加工によりダメージを持たせた層を形成する方法や、高濃度ボロンのシリコン基板を利用したり、析出物を形成させたりとさまざまな手法が提案、実用化されている。酸素析出によるゲッタリングは、電気陰性度が大きい酸素に対して、イオン化傾向が大きい（電気陰性度が小さい）金属を取り込むことでゲッタリングする。
また、素子の活性領域近傍にゲッタリング層を形成する、いわゆる近接ゲッタリングも提案されている。例えば、炭素をイオン注入した基板の上にシリコンをエピタキシャル成長させた基板などがある。ゲッタリングでは、ゲッタリングサイト（金属が単元素で存在するよりも、サイトで結合やクラスタリングすることで系全体のエネルギーが低下する）まで元素が拡散する必要がある。シリコン中に含まれる金属元素の拡散係数は元素により異なり、また近年のプロセス低温化によりゲッタリングサイトまで金属が拡散することが出来なくなることを考慮して、近接ゲッタリングの手法が提案されている。
近接ゲッタリングに酸素を用いることが出来れば、非常に有力なゲッタリング層をもったシリコン基板となると考えられる。特に、エピタキシャル層の途中に酸素原子層を有するエピタキシャルウェーハであれば、近年の低温プロセスにおいても確実に金属不純物をゲッタリングすることができる。
以上、金属不純物をゲッタリングすることを中心に述べてきたが、例えば、酸素の効果としては、ＣＶＤ酸化膜を裏面に形成することでエピタキシャル成長時のオートドープを防ぐ効果が知られている。
先行技術について言及する。特許文献１には、構造としてはシリコンの上に酸素の薄い層を形成しさらにシリコンを成長させる方法が記載されている。この方法は、ＡＬＤ（「Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ」、「原子層堆積法」）をベースとした技術である。ＡＬＤは対象原子を含む分子を吸着させ、その後分子中の不要な原子（分子）を解離・脱離させる方法であり、表面結合を利用し、非常に精度よく、また、反応制御性が良好であり、幅広く用いられている。
特許文献２には、真空加熱などにより形成したシリコン清浄表面上に、自然酸化膜を形成してから酸化膜もしくは別の物質を吸着、堆積させる方法が記載されている。
特許文献３、４は、シリコン基板に酸素原子層を複数導入することで、デバイス特性の改善（移動度）向上が可能になることを示している。
特許文献５は、厚さが５ｎｍ以下である原子層の上にＳｉＨ４ガスを用いてエピタキシャル層を形成する方法を示している。また、原子層として酸素原子層を酸素ガスにより形成する方法を示している。
特許文献６、７には、半導体基板の表面を酸化性気体や酸化性溶液に接触させて酸化膜を形成した後に単結晶シリコンをエピタキシャル成長させる方法が記載されている。
特許文献６には、酸化性ガスを流した後にシリコンの成膜ガスを流す方法が記載されている。
非特許文献１は、ＨＦによる自然酸化膜除去後に大気中で酸化してから減圧ＣＶＤによりアモルファスシリコンを成膜し、その後結晶化熱処理により単結晶シリコンを形成する方法を示している。
特開２０１４－１６５４９４号公報 特開平０５－２４３２６６号公報 米国特許第７，１５３，７６３号明細書 米国特許第７，２６５，００２号明細書 特開２０１９－００４０５０号公報 特開２００８－２６３０２５号公報 特開２００９－０１６６３７号公報
Ｉ．Ｍｉｚｕｓｈｉｍａ ｅｔ ａｌ．， Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ３９（２０００）２１４７．
上記のように、ウェーハ内に酸素の層を形成することで金属不純物をゲッタリングする方法は従来から用いられてきた。しかし、従来の技術では、精度よく酸素の薄い層を得られる一方で装置の構成が複雑であったり、工程数が多くなったりという問題があった。
例えば、特許文献１に記載の技術では、ＡＬＤでは単結晶シリコンをエピタキシャル成長させることができないため、ＡＬＤとＣＶＤの少なくとも２つのチャンバーが必要になり、装置の構成が複雑になるという問題があった。また、酸化をオゾンで行うため、オゾンを生成するための特殊な生成器が必要であるという問題があった。
また、特許文献５に記載の技術では、ＳｉＨ４と酸素が反応して爆発するのを防ぐため、排気系統を分けた２つのチャンバーを用意する必要があるという問題があった。
また、特許文献６に記載の技術では、酸化性のガスとシリコンの成膜ガスが反応して爆発するのを防ぐため、安全性に配慮した特別な装置が必要であるという問題があった。
非特許文献１に記載の方法では、結晶化する時に熱処理を行う必要があり、プロセスの工程数が多くなるという問題があった。また、アモルファスシリコン中には一般的に多量の水素が含まれるため、結晶化熱処理時に水素起因の欠陥が形成される可能性がある。
また、従来の技術には、酸素の層を安定的に導入するための知見や、良質な単結晶シリコンのエピタキシャル層を形成するための具体的な知見がないという問題があった。
例えば、特許文献２では、転位及び積層欠陥を発生させることなくウェーハ表面に単結晶シリコンのエピタキシャル層を形成する方法については何ら記載されていない。
また、特許文献３、４では、酸素原子層を複数導入したシリコンウェーハの具体的な成長方法については言及していない。
また、特許文献７では、酸化性気体や酸化性溶液に接触させる前の自然酸化膜の除去法は記載されていない。
上述のように、従来の技術では、精度よく酸素の原子層を得られる一方で、装置の構成が複雑であったり、酸素の層の導入が安定的ではなかったり、良質な単結晶シリコンのエピタキシャル層を得られなかったりといった問題があった。そのため、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるエピタキシャルウェーハの製造方法が必要である。
本発明は、上記従来技術の問題点を解決するためになされたものであって、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハの製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、単結晶シリコンウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、フッ酸により前記単結晶シリコンウェーハ表面の自然酸化膜を除去する工程、前記自然酸化膜を除去した前記単結晶シリコンウェーハの表面に酸素原子層を形成する工程、前記酸素原子層を形成した前記単結晶シリコンウェーハの表面上に前記単結晶シリコン層をエピタキシャル成長する工程を含み、前記酸素原子層の酸素の平面濃度を１×１０１５ａｔｏｍｓ／ｃｍ２以下とするエピタキシャルウェーハの製造方法を提供する。
このようなエピタキシャルウェーハの製造方法によれば、酸素原子層を残した状態で酸素原子層上に転位及び積層欠陥を形成することなく単結晶シリコンを成長できる。
このとき、前記酸素原子層を形成する工程では、前記単結晶シリコンウェーハを純水によりリンスすること、及び／又は、酸素を含む雰囲気中に前記単結晶シリコンウェーハを放置することで、前記酸素原子層を形成するエピタキシャルウェーハの製造方法とすることができる。
このように、純水を用いてリンスすることで、短時間で容易に所望の酸素平面濃度を有する酸素原子層を形成することができる。また、酸素を含む雰囲気中に単結晶シリコンウェーハを放置することでも酸素原子層の酸素濃度を制御することができる。さらに、純水によるリンスと酸素を含む雰囲気中でウェーハを放置することとを組み合わせることで、短時間で酸素原子層の酸素濃度を制御することができる。
このとき、前記単結晶シリコンをエピタキシャル成長する工程では、４５０℃以上かつ８００℃以下の温度でエピタキシャル成長を行うエピタキシャルウェーハの製造方法とすることができる。
エピタキシャル成長温度をこのような温度範囲とすることで、より安定して欠陥を発生させることなくエピタキシャル成長できる。
このとき、前記酸素原子層を形成する工程と前記単結晶シリコンをエピタキシャル成長する工程とを交互に複数回行うエピタキシャルウェーハの製造方法とすることができる。
このように酸素原子層を複数層設けることで、単層の場合よりもゲッタリング効果の高いエピタキシャルウェーハを得ることができる。
本発明に係るエピタキシャルウェーハの製造方法で製造されたエピタキシャルウェーハであれば、デバイス領域の近傍にゲッタリング層を備えたものとすることができる。
以上のように、本発明に係るエピタキシャルウェーハの製造方法によれば、先端デバイスで採用されるシリコンエピタキシャルウェーハにおいて、エピタキシャル層に酸素原子層を安定的に導入する方法を提供することができる。また、酸素原子層による近接ゲッタリング効果を有する近接ゲッタリング基板を製造することが可能となる。
本発明のエピタキシャルウェーハの製造方法のフローを示す図である。 本発明に係るエピタキシャルウェーハの製造方法で得られるエピタキシャルウェーハの一例を示した図である。 本発明に係るエピタキシャルウェーハの製造方法で得られるエピタキシャルウェーハの他の例を示した図である。 実施例１と比較例１におけるシリコンエピタキシャルウェーハの断面の透過電子顕微鏡像である。 実施例２におけるシリコンエピタキシャルウェーハの断面の透過電子顕微鏡像である。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、特殊な装置や、複雑なプロセスが必要なく、また、酸素原子層をエピタキシャル層に安定的に導入するとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハの製造方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、単結晶シリコンウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、フッ酸により前記単結晶シリコンウェーハ表面の自然酸化膜を除去する工程、前記自然酸化膜を除去した前記単結晶シリコンウェーハの表面に酸素原子層を形成する工程、前記酸素原子層を形成した前記単結晶シリコンウェーハの表面上に前記単結晶シリコン層をエピタキシャル成長する工程を含み、前記酸素原子層の酸素の平面濃度を１×１０１５ａｔｏｍｓ／ｃｍ２以下とするエピタキシャルウェーハの製造方法により、酸素原子層上に転位及び積層欠陥を形成することなく、エピタキシャル層に酸素原子層を安定的かつ簡便に導入することが可能となることを見出し、本発明を完成した。
以下、図面を参照して説明する。
［エピタキシャルウェーハ］
図２は、本発明のエピタキシャルウェーハの製造方法により得られるエピタキシャルウェーハを示した図である。本発明に係るエピタキシャルウェーハ１０Ａは、単結晶シリコンウェーハ１上に単結晶シリコン層３を有し、単結晶シリコン層３と単結晶シリコンウェーハ１との間に酸素原子層２を有している。
ここで、本発明に係るエピタキシャルウェーハ１０Ａが有している酸素原子層２の酸素の平面濃度は１×１０１５ａｔｏｍｓ／ｃｍ２以下である。このような範囲の酸素の平面濃度を有する酸素原子層を備えたエピタキシャルウェーハであれば、エピタキシャル成長させた単結晶シリコン層の積層欠陥や転位が少なく、結晶性の高いものとなる。なお、酸素の平面濃度の下限値は限定されず、０よりも大きければよい。なお、ゲッタリング能力を安定して得るためには、１×１０１３ａｔｏｍｓ／ｃｍ２以上であることが好ましい。
ここで、単結晶シリコンウェーハ１は、どのように製造されたものであってもよい。例えば、チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ Ｍｅｔｈｏｄ：以下「ＣＺ法」という）により製造されたＣＺウェーハを用いても良いし、フローティングゾーン法（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ Ｍｅｔｈｏｄ：以下「ＦＺ法」という）により製造されたＦＺウェーハを用いても良い。また、ＣＺ法又はＦＺ法により製造された単結晶シリコンウェーハ上に単結晶シリコンをエピタキシャル成長させたエピタキシャルウェーハを用いても良い。
また、図３は、単結晶シリコンウェーハ上に酸素原子層と単結晶シリコン層を交互に複数層積層させたエピタキシャルウェーハ１０Ｂを示した図である。図３に示すように、本発明のエピタキシャルウェーハの製造方法により、単結晶シリコンウェーハ１上に酸素原子層２と単結晶シリコン層３を交互に繰り返し積層させたエピタキシャルウェーハを得ることができる。このときの最上面は単結晶シリコン層である。
［エピタキシャルウェーハの製造方法］
図１に、本発明に係るエピタキシャルウェーハの製造フローを示す。
図１のＳ１１の工程は、単結晶シリコンウェーハを準備する工程である。ここで、基板として用いる単結晶シリコンウェーハの製造方法は特に限定されない。ＣＺ法で製造した単結晶シリコンウェーハでも良いし、ＦＺ法で製造した単結晶シリコンウェーハでも良い。また、ＣＺ法及びＦＺ法により製造された単結晶シリコンウェーハ上に単結晶シリコンをエピタキシャル成長させたエピタキシャルウェーハを用いても良い。
図１のＳ１２の工程は、フッ酸（フッ化水素酸）により自然酸化膜を除去する工程である。本発明では、フッ酸により自然酸化膜を除去できれば良く、使用する薬液としてはフッ酸のみでもよく、バッファードフッ酸のような他の成分を含む薬液を用いてもよい。フッ酸の濃度は自然酸化膜を除去できればよく、例えば０．００１％以上かつ６０％以下とすることができる。フッ酸の温度は１０℃以上かつ５０℃以下とすることができる。１０℃以上であればフッ酸処理後のウェーハに結露が生じることをより効果的に抑制できる。また、温度を５０℃以下であれば揮発するフッ酸の量を適切な範囲とできるため安全性を高くできる。
フッ酸による自然酸化膜の除去処理（洗浄）の時間は撥水性が確認できるまでとすることができるが、例えば、１秒以上かつ１時間以下とすることができる。１秒以上であればより確実に自然酸化膜を除去することができる。また、１時間以下とすることで生産性を維持できる。
フッ酸処理（洗浄）はバッチ式の洗浄装置を用いても良いし、枚葉式の洗浄装置を用いても良い。
また、フッ酸の蒸気を用いて酸化膜を除去してもよい。
図１のＳ１３の工程は、自然酸化膜を除去した単結晶シリコンウェーハの表面に酸素原子層を形成する工程である。単結晶シリコン中で、酸素原子はシリコン原子と最近接のシリコン原子の間のボンドセンター位置で安定となるため、酸素が１原子層存在すると仮定した場合には、酸素の平面濃度は１．３６×１０１５ａｔｏｍｓ／ｃｍ２となる。酸素の平面濃度が１×１０１５ａｔｏｍｓ／ｃｍ２の場合、０．７４原子層に相当する。
酸素原子層の形成方法は特に限定されない。例えば、自然酸化膜除去後に純水でリンスすることで酸素原子層を形成することができる。純水を用いることで短時間に酸素原子層を形成することができる。
純水の温度は１０℃以上かつ１００℃以下とすることができる。１０℃以上であれば、純水リンス後のウェーハに結露が生じることをより効果的に抑制できる。また、温度は水の沸点の１００℃以下とすることができる。
純水でリンスする時間は１秒以上かつ１時間以下とすることができる。１秒以上であればより確実に酸素原子層を形成することができる。また、１時間以下とすることで時間が掛かりすぎるのを防止することができる。
純水リンスは、バッチ式の洗浄装置を用いても良いし、枚葉式の洗浄装置を用いても良い。
リンス後の乾燥は大気中で実施してもよいし、不活性ガス雰囲気で実施してもよい。本発明者らの検討によれば、大気中の有機物の量を十分に減らすことで単結晶シリコンのエピタキシャル成長がより安定する。
また、自然酸化膜除去後に酸素を含む雰囲気中でウェーハを放置することでも、酸素原子層を形成することができる。
純水リンスより酸素雰囲気中の放置の方が緩やかに酸素原子層が形成されるため、酸素を含む雰囲気中に放置することで酸素原子層の酸素濃度を正確に制御することができる。フッ酸により自然酸化膜を除去した後のシリコン基板表面は水素終端されているため、酸素雰囲気中でも容易には酸化されない。酸素原子層の酸素濃度は放置時間及び温度により制御することができる。酸化は室温でも進行するため、熱処理炉に入れて酸化しなくてもよい。単結晶シリコンウェーハにパーティクルが付着してエピタキシャル成長時に欠陥が発生するのを防止するため、ウェーハを放置する環境はクリーンルーム中とすることが望ましい。
さらに、酸素原子層を形成する工程では、自然酸化膜除去後に純水によりリンスする処理と酸素を含む雰囲気中でウェーハを放置する処理とを組み合わせた処理で酸素原子層を形成することができる。純水を用いた短時間での酸素原子層の形成と酸素による緩やかな酸素原子層の形成を組み合わせることで、短時間で精度よく酸素原子層の酸素濃度を制御することができる。
図１のＳ１４は単結晶シリコンをエピタキシャル成長させる工程である。成長に使うガスとして、モノシランやジシランを使うことができる。キャリアガスとして窒素や水素を使用しても良い。また、エピタキシャル成長を行うチャンバーの圧力は、気相中で微小シリコン結晶が生じない圧力であればよい。例えば、１３３Ｐａ以上かつ１３３００Ｐａ以下の圧力とすることができる。エピタキシャル成長装置としては、バッチ式を使用しても良いし、枚葉式を使用しても良い。
また、単結晶シリコンのエピタキシャル成長を、４５０℃以上かつ８００℃以下の温度で行うことができる。このような温度で成長を行うことで、エピタキシャル層に転位及び積層欠陥が形成されるのを防止できる。温度が高いほどエピタキシャル成長レートは高くなるため、高温で成膜することで厚いエピタキシャル層を短時間で形成することができる。一方で、薄いエピタキシャル層を形成したい場合には低温で成膜すればよい。このように、目的とするエピタキシャル層の厚さに応じて成長温度を変えることができる。また、エピタキシャル層の厚さを調整するために成膜時間を調整することができる。
なお、単結晶シリコンのエピタキシャル成長を行う場合、通常はエピタキシャル成長の直前に、基板表面の自然酸化膜の除去や清浄化のための水素ベークが行われるが、本発明に係るエピタキシャル成長する工程では、水素ベークを行わず、所定の成長温度に達したところでエピタキシャル成長を開始することが好ましい。酸素原子層の消失を防ぐためである。ここで言う水素ベークとは、水素雰囲気中で単結晶シリコンウェーハを８００℃以上で一定時間保持することを意味している。８００℃未満では酸素原子層は消失されないので、８００℃未満であればエピタキシャル成長前にキャリアガスとして水素を流しても何ら問題はない。
酸素原子層の酸素の平面濃度を１×１０１５ａｔｏｍｓ／ｃｍ２以下とすることで、エピタキシャル層中に欠陥が形成されない。これは、酸化量が少ない場合には基板の結晶性が保たれるためである。このため、酸素の平面濃度の下限値はなく、０よりも大きければよい。酸化量が多く、酸素原子層の酸素の平面濃度が１×１０１５ａｔｏｍｓ／ｃｍ２より高い場合には、結晶性の高いエピタキシャル層は形成されず多結晶シリコン又はアモルファスシリコンになる。
ここで、酸素の平面濃度は、例えばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。酸化層を含むＳｉをＳＩＭＳで測定した場合には、酸化層が形成された深さに酸素のピークが形成される。ピーク付近において１回のスパッタリングによる体積濃度と深さの積を積算することで、平面濃度を求めることができる。
単結晶シリコンウェーハの表面上に酸素原子層を形成する工程と、単結晶シリコンをエピタキシャル成長する工程とを交互に複数回行うことができる。このように酸素原子層を複数層設けることで、単層の場合よりもゲッタリング効果を高めることができる。
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
（実施例１、比較例１）
準備した単結晶シリコン基板の導電型、直径、結晶面方位は以下の通りである。
基板の導電型 ： ｐ型
直径 ： ３００ｍｍ
結晶面方位 ： （１００）
次に、準備した単結晶シリコン基板の自然酸化膜を除去するためにバッチ式の装置でフッ酸洗浄後、純水でリンスした。その後、清浄度クラス１００の大気中に２～５時間放置した。具体的には、実施例１で２時間及び３時間、比較例１で５時間の放置時間とした。次に、水素ベークを行わずに単結晶シリコンのエピタキシャル成長を行った。このとき、圧力は４０００Ｐａ、成長温度は５８０℃とした。
その後、酸素原子層における酸素の平面濃度をＳＩＭＳにより測定した。また、結晶性を評価するために断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）観察を行った。図４に観察結果を示す。
ＳＩＭＳ測定の結果、実施例１では酸素の平面濃度が５×１０１４ａｔｏｍｓ／ｃｍ２及び１×１０１５ａｔｏｍｓ／ｃｍ２のものが、比較例１では酸素の平面濃度が２×１０１５ａｔｏｍｓ／ｃｍ２のものが得られたことがわかった。
断面ＴＥＭ観察の結果（図４）から、実施例１のように酸素の平面濃度が１×１０１５ａｔｏｍｓ／ｃｍ２以下では、酸素原子層上に転位及び積層欠陥が形成されることなく単結晶シリコン層が形成できていることがわかる。一方、比較例１のように酸素の平面濃度が２×１０１５ａｔｏｍｓ／ｃｍ２の場合には、エピタキシャル層が単結晶シリコンではなくアモルファスシリコンとなっている。なお、図４の比較例１の断面ＴＥＭ観察画像では、画像の上半部全体がアモルファスシリコン層である。この場合、成膜後に熱処理を行うとアモルファスシリコンはポリシリコンとなる。
（実施例２）
実施例１及び比較例１と同じ単結晶シリコン基板を準備した。次に、準備した単結晶シリコン基板の自然酸化膜を除去するために、バッチ式又は枚葉式の装置でフッ酸洗浄を行った後、純水でリンスした。その後、清浄度クラス１００の大気中の放置時間が１０分以内となるようにして酸素原子層を形成し、続いて水素ベークを行わずに単結晶シリコンのエピタキシャル成長を行った。このとき、圧力は４０００Ｐａ、成長温度は５８０℃とした。
その後、酸素原子層における酸素の平面濃度をＳＩＭＳにより測定した。その結果、いずれのフッ酸洗浄方式においても、酸素原子層の酸素の平面濃度は１×１０１４ａｔｏｍｓ／ｃｍ２であった。
さらに、結晶性を評価するために断面ＴＥＭ観察を行った。図５に観察結果を示す。酸素原子層上に転位及び積層欠陥が形成されることなく単結晶シリコン層が形成できていることがわかる。なお、実施例２のように酸素原子層の酸素の平面濃度が１×１０１４ａｔｏｍｓ／ｃｍ２程度になると断面ＴＥＭ観察画像において酸素原子層のコントラストの変化が弱くなるため、図４の実施例１の断面ＴＥＭ観察画像と比べて酸素原子層が見えづらくなっているが、ＳＩＭＳ測定で酸素原子層の部分に明確な酸素のピークが観察され酸素原子層の存在は確認できている。
本発明に係るエピタキシャルウェーハの製造方法であれば、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハを得ることが可能となる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (3)

  1. 単結晶シリコンウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、
    フッ酸により前記単結晶シリコンウェーハ表面の自然酸化膜を除去する工程、
    前記自然酸化膜を除去した前記単結晶シリコンウェーハの表面に酸素原子層を形成する工程、
    前記酸素原子層を形成した前記単結晶シリコンウェーハの表面上に気相成長法により前記単結晶シリコン層をエピタキシャル成長する工程を含み、
    前記酸素原子層の酸素の平面濃度を１×１０１５ａｔｏｍｓ／ｃｍ２以下とし、
    前記酸素原子層を形成する工程では、前記単結晶シリコンウェーハを純水によりリンスすること、及び、酸素を含む雰囲気中に前記単結晶シリコンウェーハを放置することで、前記酸素原子層を形成することを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記単結晶シリコン層をエピタキシャル成長する工程では、４５０℃以上かつ８００℃以下の温度でエピタキシャル成長を行うことを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
  3. 前記酸素原子層を形成する工程と前記単結晶シリコン層をエピタキシャル成長する工程とを交互に複数回行うことを特徴とする請求項１又は請求項２に記載のエピタキシャルウェーハの製造方法。
JP2022552294A 2021-01-25 2021-12-06 エピタキシャルウェーハの製造方法 Active JP7231120B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021009549 2021-01-25
JP2021009549 2021-01-25
PCT/JP2021/044763 WO2022158148A1 (ja) 2021-01-25 2021-12-06 エピタキシャルウェーハの製造方法

Publications (3)

Publication Number Publication Date
JPWO2022158148A1 JPWO2022158148A1 (ja) 2022-07-28
JPWO2022158148A5 JPWO2022158148A5 (ja) 2022-12-23
JP7231120B2 true JP7231120B2 (ja) 2023-03-01

Family

ID=82549737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022552294A Active JP7231120B2 (ja) 2021-01-25 2021-12-06 エピタキシャルウェーハの製造方法

Country Status (7)

Country Link
US (1) US20240063027A1 (ja)
EP (1) EP4283024A1 (ja)
JP (1) JP7231120B2 (ja)
KR (1) KR20230132455A (ja)
CN (1) CN116685723A (ja)
TW (1) TW202230462A (ja)
WO (1) WO2022158148A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7435516B2 (ja) 2021-03-22 2024-02-21 信越半導体株式会社 エピタキシャルウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323689A (ja) 1999-05-14 2000-11-24 Toshiba Corp 半導体エピタキシャル基板及びその製造方法
JP2003197549A (ja) 2002-09-06 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法
JP2014165494A (ja) 2013-02-22 2014-09-08 Imec 半導体上の酸素単原子層
JP2019004050A (ja) 2017-06-15 2019-01-10 信越半導体株式会社 エピタキシャルウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2750063B2 (ja) 1991-12-17 1998-05-13 松下電器産業株式会社 半導体界面形成方法
CA2530065C (en) 2003-06-26 2011-12-20 Rj Mears, Llc Semiconductor device including mosfet having band-engineered superlattice
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
JP5168990B2 (ja) 2007-04-11 2013-03-27 信越半導体株式会社 半導体基板の製造方法
JP5205840B2 (ja) 2007-07-06 2013-06-05 信越半導体株式会社 半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323689A (ja) 1999-05-14 2000-11-24 Toshiba Corp 半導体エピタキシャル基板及びその製造方法
JP2003197549A (ja) 2002-09-06 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法
JP2014165494A (ja) 2013-02-22 2014-09-08 Imec 半導体上の酸素単原子層
JP2019004050A (ja) 2017-06-15 2019-01-10 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TW202230462A (zh) 2022-08-01
JPWO2022158148A1 (ja) 2022-07-28
KR20230132455A (ko) 2023-09-15
US20240063027A1 (en) 2024-02-22
EP4283024A1 (en) 2023-11-29
WO2022158148A1 (ja) 2022-07-28
CN116685723A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
JP2008538161A (ja) 基板から酸化物を除去する方法及びシステム
JP7231120B2 (ja) エピタキシャルウェーハの製造方法
JPH09199416A (ja) 半導体基板とその製造方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
WO2021140763A1 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
CN117672815A (zh) 一种SiC外延片及其制备方法
JP2022125625A (ja) エピタキシャルウェーハの製造方法
JP7435516B2 (ja) エピタキシャルウェーハの製造方法
JP2001210650A (ja) エピタキシャルシリコンウェーハの製造方法
JPH1140506A (ja) エピタキシャルウェーハの製造方法
JP4120163B2 (ja) Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ
JP7347350B2 (ja) エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
JP6927429B2 (ja) ＳｉＣエピタキシャル基板の製造方法
JP3922674B2 (ja) シリコンウエハの製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
CN110998789A (zh) 单晶硅的半导体晶片和制造半导体晶片的方法
JPH0660401B2 (ja) シリコン薄膜製造方法
JP2010062219A (ja) 炭化シリコンの製造方法
TW202344699A (zh) 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件
TW525215B (en) Method of improving exipaxy wafer quality
JPH05211123A (ja) シリコンエピタキシャル膜の成長方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220829

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230130

R150 Certificate of patent or registration of utility model

Ref document number: 7231120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150