JPS62146311U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の一実施例を示す回路構成図、
第２図は第１図に示した回路の特性図、第３図は
従来回路の構成図、第４図は従来回路の特性図。 Ｑ_１〜Ｑ_７……トランジスタ、Ｒ_１〜Ｒ_３……
抵抗、Ｏ_１，Ｏ_２……出力端子、Ｖ_ｓ……入力信
号、ｉ_１，ｉ_２……出力電流、ｉＲ……直流電流
。 FIG. 1 is a circuit diagram showing an embodiment of the present invention;
2 is a characteristic diagram of the circuit shown in FIG. 1, FIG. 3 is a configuration diagram of a conventional circuit, and FIG. 4 is a characteristic diagram of the conventional circuit. _Q1 to _Q7 ...transistor, _R1 to _R3 ...
Resistance, O ₁ , O ₂ ... Output terminal, V _s ... Input signal, i ₁ , i ₂ ... Output current, iR ... DC current.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力信号に比例した電流出力を供給する第１、
第２の電流源と、直流電流出力を供給する第３の
電流源と、エミツタが共に前記第１の電流源に接
続される第１、第２のトランジスタと、エミツタ
が共に前記第２、第３の電流源に共通接続される
第３、第４のトランジスタと、前記第１、第４の
トランジスタの共通接続されたベース端と前記第
２、第３のトランジスタの共通接続されたベース
端間に接続される電圧源と、前記第１、第３のコ
レクタに接続する第１の出力端子と、前記第２、
第４のトランジスタのコレクタに接続する第２の
出力端とを具備することを特徴とする利得制御増
幅器。 a first providing a current output proportional to the input signal;
a second current source, a third current source that supplies a direct current output, first and second transistors whose emitters are both connected to the first current source, and whose emitters are both connected to the second and second current source. between the commonly connected base ends of the first and fourth transistors and the commonly connected base ends of the second and third transistors; a first output terminal connected to the first and third collectors; and a first output terminal connected to the first and third collectors;
and a second output terminal connected to the collector of the fourth transistor.