JPS62145976A - Picture display device - Google Patents
Picture display deviceInfo
- Publication number
- JPS62145976A JPS62145976A JP28576785A JP28576785A JPS62145976A JP S62145976 A JPS62145976 A JP S62145976A JP 28576785 A JP28576785 A JP 28576785A JP 28576785 A JP28576785 A JP 28576785A JP S62145976 A JPS62145976 A JP S62145976A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- scanning line
- video signal
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、表示装置として液晶表示パネルを用いた画像
表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an image display device using a liquid crystal display panel as a display device.
［従来技術とその問題点］
近年、小型携帯用テレビとして液晶表示パネルを用いた
液晶テレビが実用化されている。従来の液晶カラーテレ
ビは、液晶表示パネルとして、コモン？！極数、つまり
、垂直方向のドツト数が１１０ドツト前後もしくは、２
４０ドツト弱のものが使用されている。しかし、垂直方
向のドラ１−数が１１０ドツト前後のものは、有効走査
線２４０本の半分の更に９割にしたもので、垂直解像度
が原信号の半分以下になるという問題があった。また、
垂直方向のドツト数を２４０ドツトにすると、単純７１
−リクス方式の液晶では、デユーティが高くなり過ぎて
コントラストが低下すると共に、視野率が狭くなる等の
問題があった。[Prior art and its problems] In recent years, liquid crystal televisions using liquid crystal display panels have been put into practical use as small portable televisions. Is the conventional LCD color TV a common LCD panel? ! The number of poles, that is, the number of dots in the vertical direction, is around 110 dots or 2
The one with less than 40 dots is used. However, in the case where the number of dots in the vertical direction is around 110, the number of dots is 90% of the 240 effective scanning lines, and there is a problem that the vertical resolution becomes less than half of the original signal. Also,
If the number of dots in the vertical direction is 240 dots, it is simply 71
-RiX type liquid crystals have problems such as an excessively high duty cycle, resulting in a decrease in contrast and a narrow field of view.
［発明の目的１
本発明は上記の点に鑑みてなされたもので、走査線補間
を行なうことにより、単純マトリクス方式の液晶表示パ
ネルを使用した場合でも、垂直解像度を＾くできると共
に、充分なコントラストが得られる画像表示装置を提供
することを目的とする。[Objective of the Invention 1] The present invention has been made in view of the above points, and by performing scanning line interpolation, even when using a simple matrix type liquid crystal display panel, it is possible to increase the vertical resolution and to obtain sufficient resolution. An object of the present invention is to provide an image display device that can obtain contrast.
［発明の要点］
本発明は、画像表示ｖＬ＠において、走査線補間装置を
設け、デジタル化した映像信号をメモリにＮ走査線分記
憶し、走査１！Ｊ２本の原信号を単位に補間して１走査
線分の映像信号を作成することにより、走査線補間装置
よりＭ本の補間映像信号を出力し、この補間映像信号よ
り液晶表示パネルを表示駆動するようにしたちのである
。[Summary of the Invention] The present invention provides an image display vL@ with a scanning line interpolation device, stores a digitized video signal in a memory for N scanning lines, and scans 1! By interpolating J2 original signals in units to create a video signal for one scanning line, the scanning line interpolation device outputs M interpolated video signals, and this interpolated video signal drives the liquid crystal display panel for display. That's what I do.
［発明の実施例］
以下、図面を参照して本発明の一実施例を説明する。第
１図は、液晶カラーテレビに実施した場合について示し
たものである。同図において１１は入力端子で、この入
力端子１１には前段の映像増幅回路（図示せず）から同
期信号を含む複合映像信号が入力される。この複合映像
信号は、カラーデコーダ１２によりＲ，Ｇ、Ｂのカラー
信号に分離され、例えば４ビツトのＡ／Ｄコンバータ１
３に入力さ机る。また、上記入力端子１１に入力された
複合映像信号は同期分離回路１４に送られ、映像信号か
ら水平同期信号及び垂直同期信号が分離されてタイミン
グ生成部１５へ入力される。このタイミング生成部１５
は、同期分離回路１４から人力される同明信号を基準と
して各種タイミング信号を発生し、Ａ／Ｄコンバータ１
３にサンプリング１言号、走査線補間装置１Ｇに補間タ
イミング信号、セグメントドライバ１７及びコモンドラ
イバ１８に表示タイミング信号を与える。上記Ａ／Ｄコ
ンバータ１３は、タイミング生成部１５からのサンプリ
ング信号に従ってＲ％Ｇ、８のカラー信号をそれぞれ例
えば４ビツトのデジタル信号に変換し、走査線補間装置
１６へ出力する。この走査線補間装置１Ｇは、詳細を後
）ホするがＲ，Ｇ、Ｂのカラーデジタル信号をそれぞれ
３走査線分記憶すると共に、このメモリに記憶した信号
を補間して２走査線分のカラー信号を作成し、セグメン
トドライバ１７へ出力する。そして、上記セグメントド
ライバ１７及びコモンドライバ１８により液晶表示パネ
ル１９が表示駆動される。この液晶表示パネル１９は、
単純マトリクス方式で例えばｒ１６０（本）」のコモン
電極及び「３００（ドツト）×３（色）」のセグメント
ＩＩにより構成されている。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows the case where the method is applied to a liquid crystal color television. In the figure, reference numeral 11 denotes an input terminal, and a composite video signal including a synchronizing signal is inputted to this input terminal 11 from a previous-stage video amplification circuit (not shown). This composite video signal is separated into R, G, and B color signals by a color decoder 12, and is then separated into R, G, and B color signals by a 4-bit A/D converter 1, for example.
3. Further, the composite video signal input to the input terminal 11 is sent to the synchronization separation circuit 14, where a horizontal synchronization signal and a vertical synchronization signal are separated from the video signal and input to the timing generation section 15. This timing generation section 15
generates various timing signals based on the Domei signal manually inputted from the synchronization separation circuit 14, and outputs various timing signals to the A/D converter 1.
3, one sampling word, an interpolation timing signal to the scanning line interpolation device 1G, and a display timing signal to the segment driver 17 and common driver 18. The A/D converter 13 converts the R%G and 8 color signals into, for example, 4-bit digital signals according to the sampling signal from the timing generator 15, and outputs them to the scanning line interpolator 16. This scanning line interpolation device 1G stores R, G, and B color digital signals for 3 scanning lines each, and interpolates the signals stored in this memory to provide a color signal for 2 scanning lines. A signal is created and output to the segment driver 17. Then, the liquid crystal display panel 19 is driven for display by the segment driver 17 and common driver 18. This liquid crystal display panel 19 is
It is configured in a simple matrix manner, for example, by a common electrode of 160 (lines) and a segment II of 300 (dots) x 3 (colors).
次に上記走査線補間装置１６の詳細について第２図によ
り説明する。走査線補間装置１６は、カラーデジタル信
号Ｒ，Ｇ、Ｂをそれぞれ３走査線分記憶するメモリ２１
〜２３．４ビツト加算器２４〜２６．４ビツトセレクタ
２７〜２９により構成されている。上記メモリ２１〜２
３は、それぞれ１走査線分のカラー信号を記憶できる例
えばｒ４Ｘ３００ＪビットのＦＩＦＯ（Ｆｉｒｓｔ
Ｉｎ ＦｉｒｓｔＯｕｔ）型の３つのメモリ２１ａ〜
２１Ｃ１２２ａ〜２２Ｃ１２３ａ〜２３Ｃからなり、Ａ
／Ｄコンバータ１３から送られてくるカラー信号Ｒ，Ｇ
、Ｂがそれぞれ入力端子りに人力される。上記メモリ２
１〜２３は、読出しと書込みが同時に行なえる構成とな
っている。また、メモリ２１ａ 、 ２２ａ 、 ２３
ａは第１走査線記憶用の第１メモリ、メモリ２１ｂ 、
２２ｂ 、 ２３ｂは第２走査線記憶用の第２メモリ
、メモリ２１Ｃ１２２ｃ、２３ｃは第３走査線記憶用の
第３メモリで。Next, details of the scanning line interpolation device 16 will be explained with reference to FIG. The scanning line interpolation device 16 includes a memory 21 that stores color digital signals R, G, and B for three scanning lines each.
.about.23.4-bit adders 24-26.4-bit selectors 27-29. The above memory 21-2
3 is an r4 x 300J bit FIFO (First
In FirstOut) type memories 21a~
Consisting of 21C122a to 22C123a to 23C, A
Color signals R and G sent from the /D converter 13
, B are input manually to the respective input terminals. Memory 2 above
1 to 23 have a configuration that allows reading and writing to be performed simultaneously. In addition, the memories 21a, 22a, 23
a is a first memory for storing the first scanning line; memory 21b;
22b and 23b are second memories for storing the second scanning line; memories 21C122c and 23c are third memories for storing the third scanning line.
タイミング生成部１５から送られてくる占込み信号ＷＲ
Ｉ〜ＷＲ３により信号の占込みが制御される。Interpretation signal WR sent from the timing generator 15
Signal interpolation is controlled by I to WR3.
更に、第１走査線記憶用の第１メモリ２１ａ、２２ａ、
２３ａは、゛タイミング生成部１５からの読出し信号Ｒ
ＤＩより読出しが制御され、＠２走査線記憶用の第２メ
モリ２１ｂ 、 ２２ｂ 、 ２３ｂ及び第３走査線記
憶用の第２メモリ２１ｃ １２２ｃ 、 ２３ｃは、タ
イミング生成部１５からの読出し信号ＲＤ２３により読
出しが制御される。上記第１走査線記憶用の第１メモリ
２１ａ 、 ２２ａ 、 ２３ａの出力端子Ｑから読出
される信号は、セレクタ２７〜２９の入力端子Ａに入力
され、第２メモリ２１ｂ、２２ｂ、２３ｂ及び第３メモ
リ２１ｃ、２２ｃ、２３ｃの出力端子Ｑから読出される
信号は、加算器２４〜２６の入力端子Ａ、Ｂにそれぞれ
入力される。そして、上記加算器２４〜２Ｇの加算出力
がセレクタ２７〜２９の入力端子Ｂに入力される。上記
セレクタ２７〜２９は、タイミング生成部１５から送ら
れてくるセレクト信号ＳＥＬにより、第１メモリ２１ａ
、 ２２ａ 、２３ａからの読出し信号あるいは加算
器２４〜２６の加算出力（平均値）を選択し、補間出力
信号Ｒ，Ｇ、Ｂ （４ピツ１〜）としてセグメントドラ
イバ１７へ出力する。Furthermore, first memories 21a, 22a,
23a is a readout signal R from the timing generation section 15;
The readout is controlled by the DI, and the second memories 21b, 22b, 23b for @2 scanning line storage and the second memories 21c, 122c, 23c for storing the third scanning line are read out by the readout signal RD23 from the timing generation unit 15. is controlled. The signals read from the output terminals Q of the first memories 21a, 22a, 23a for storing the first scanning line are input to the input terminals A of the selectors 27-29, Signals read from output terminals Q of memories 21c, 22c, and 23c are input to input terminals A and B of adders 24 to 26, respectively. The addition outputs of the adders 24-2G are input to input terminals B of selectors 27-29. The selectors 27 to 29 select the first memory 21a by the select signal SEL sent from the timing generator 15.
, 22a, 23a or the addition outputs (average values) of the adders 24-26 are selected and outputted to the segment driver 17 as interpolated output signals R, G, B (4 bits 1-).
次に上記実施例の動作を説明する。まず、本発明の概略
動作について第３図により説明する。Next, the operation of the above embodiment will be explained. First, the general operation of the present invention will be explained with reference to FIG.
ＮＴＳＣ方式によるテレビ放送では、走査線の数は１フ
ィールド当り２６２．５本であるが、映像として有効な
走査線数は約２４０本である。この２４０本の走査線か
ら垂直方向１６０ドツトの液晶表示パネルに表示するた
めに、本発明は走査線補間装置１６を設け、例えば３本
の原走査線に対する映像信号を補間して２本の走査線分
の映像信号を作成している。例えば、第３図に示すよう
にメモリ２１〜２３に記憶した３本の走査線に対する映
像信号の中、第１走査線に対する映像信号はそのまま液
晶表示パネル１９に出力し、第２、第３走査線に対する
映像信号を加［ト４〜２６により加算してその平均値を
求め、その補間映像信号により液晶表示パネル１９を表
示駆動している。In television broadcasting according to the NTSC system, the number of scanning lines per field is 262.5, but the number of effective scanning lines for video is about 240. In order to display on a liquid crystal display panel with 160 dots in the vertical direction from these 240 scanning lines, the present invention provides a scanning line interpolation device 16, which interpolates the video signals for the three original scanning lines and scans the two scanning lines. A line segment video signal is created. For example, as shown in FIG. 3, among the video signals for the three scanning lines stored in the memories 21 to 23, the video signal for the first scanning line is output as is to the liquid crystal display panel 19, and the second and third scanning The video signals for the lines are added by the adders 4 to 26 to obtain an average value, and the interpolated video signal drives the liquid crystal display panel 19 for display.
以下、詳細な動作を第４図のタイミングチャートを参照
して説明する。入力端子１１に入力された復合映像信号
は、カラーデコーダ１２によりＲ，、Ｇ、Ｂのカラー信
号に分離され、Ａ／Ｄコンバータ１３へ送られる。この
Ａ 、／ Ｄコンバータ１３は、上記カラー信号Ｒ，Ｇ
、Ｂをタイミング生成部１５からのサンプリング信号に
同期して４ビツトのデジタル信号Ｒ，Ｇ、Ｂに変換して
走査線補間装置１６／＼出力する。この走査線補間装置
１６は、Ａ 、／ Ｄコンバータ１３から送られてくる
カラー信号Ｒ，Ｇ、Ｂをタイミング生成部１５からの虐
込み信号によりメモリ２１〜２３に読込んで補間処理を
行なう。この補間処理は、垂直ブランキング終了直後か
ら開始される。タイミング生成部１５は、内部に例えば
３進の行カウンタ（図示せず）を備え、この行カウンタ
により水平同期信号をカウントする。上記行カウンタは
、「１」〜「３」の値を繰返しカウントする。タイミン
グ生成部１５は、行カウンタのカウント値に応じて走査
線補間装置１Ｇ内のメモリ２１〜２３の読出し／書込み
を制御する。上記行カウンタは、垂直ブランキング中は
「１」であり、ブランキング終了後の最初の水平同期信
号よりカウントを始める。タイミング生成部１５は、行
カウンタのカウント値が「１」の場合に第１メモリ２１
ａ、２２ａ、２３ａへの１込み信号ＷＲ１、カウント値
が「２」であれば第２メモリ２１ｂ 、 ２２ｔ） 、
２３ｂへの書込み信＠ＷＲ２、カウント値が「３」で
あれば第３メモリ２１ｃ 、２２ｃ、２３ｃへの書込み
信＠ＷＲ３をそれぞれ１Ｈ（水平期間）の聞出力する。The detailed operation will be explained below with reference to the timing chart of FIG. The decomposed video signal input to the input terminal 11 is separated into R, G, and B color signals by the color decoder 12 and sent to the A/D converter 13. This A,/D converter 13 converts the color signals R, G
, B into 4-bit digital signals R, G, and B in synchronization with the sampling signal from the timing generator 15 and output them to the scanning line interpolator 16/\. This scanning line interpolation device 16 reads the color signals R, G, and B sent from the A/D converter 13 into memories 21 to 23 using a distortion signal from the timing generation section 15 and performs interpolation processing. This interpolation process starts immediately after the vertical blanking ends. The timing generator 15 includes, for example, a ternary row counter (not shown) therein, and counts horizontal synchronization signals using this row counter. The row counter repeatedly counts values from "1" to "3". The timing generator 15 controls reading/writing of the memories 21 to 23 in the scanning line interpolation device 1G according to the count value of the row counter. The row counter is "1" during vertical blanking, and starts counting from the first horizontal synchronization signal after blanking. The timing generation unit 15 outputs the first memory 21 when the count value of the row counter is “1”.
If the count value is "2", the 1-inclusive signal WR1 to a, 22a, 23a, the second memory 21b, 22t),
If the count value is "3", the write signal @WR3 to the third memories 21c, 22c, and 23c is output for each 1H (horizontal period).
また、タイミング生成部１５は、出込み信号ＷＲ１に続
いて、つまり、行カウンタのカウント値が「２」となっ
た時から１．５Ｈの間メモリ２１ａ、２２ａ 、 ２３
ａ Ｉｃ対する読出し信号ＲＤ１を出力し、更に、この
読出し信号ＲＤＩに続いてメモリ２１ｂ、２２ｂ、２３
ｂ及びメモリ２１Ｃ、２２ｃ 、 ２３Ｃに対する１、
５Ｈ幅の読出し信号ＲＤ２３を出力する。従って、タイ
ミング生成部１５から第４図に示すように行カウンタの
カウント値が「１」の時に書込み信号ＷＲＩが出力され
ると、この書込み信号に従ってＡ／Ｄコンバータ１３か
らの第１走査線に対するカラー信号Ｒ，Ｇ、Ｂが第１メ
モリ２１ａ 、２２ａ、２３ａに書込まれる。この第１
メモリ２１ａ、２２ａ、２３ａへの信号書込みは、水平
同期信号を開始信号として始まり、１Ｈ間に３００回行
なわれる。Further, the timing generation unit 15 operates the memories 21a, 22a, 23 for 1.5H following the input/output signal WR1, that is, from the time when the count value of the row counter becomes "2".
a Read signal RD1 for Ic is output, and following this read signal RDI, the memories 21b, 22b, 23
1 for b and memories 21C, 22c, 23C,
A read signal RD23 of 5H width is output. Therefore, when the timing generator 15 outputs the write signal WRI when the count value of the row counter is "1" as shown in FIG. Color signals R, G, B are written into the first memories 21a, 22a, 23a. This first
Signal writing to the memories 21a, 22a, and 23a starts with the horizontal synchronization signal as a start signal, and is performed 300 times in 1H.
次に行カウンタのカウント値がｒ２Ｊになると、タイミ
ング生成部１５から走査線補間装置１６に書込み信号Ｗ
Ｒ２及び読出し信号ＲＤ１が与えられ、Ａ／Ｄコンバー
タ１３から出力される第２走査線に対するカラー信号Ｒ
，Ｇ、Ｂが第２メモリ２１ｂ、２２ｂ、２３ｂに書込ま
れると共に、上記第１メモリ２１ａ １２２ａ 、 ２
３ａの記憶内容がセレクタ２７〜２９に読出される。上
記第１メモリ２１ａ 、 ２２ａ 、 ２３ａからの読
出しは、書込み時より遅い１．５Ｈの時間幅で行なわれ
る。このときセレクタ２７〜２９は、タイミング生成部
１５からのセレクト信号ＳＥＬにより入力端子Ａ側を選
択しているので、上記第１メモリ２１ａ、２２ａ、２３
ａからの読出し信号をセグメントドライバ１７へ出力す
る。Next, when the count value of the row counter reaches r2J, a write signal W is sent from the timing generator 15 to the scanning line interpolator 16.
R2 and readout signal RD1 are applied, and the color signal R for the second scanning line is output from the A/D converter 13.
, G, B are written in the second memories 21b, 22b, 23b, and the first memories 21a, 122a, 2
The storage contents of 3a are read out to selectors 27-29. Reading from the first memories 21a, 22a, and 23a is performed in a time width of 1.5H, which is slower than writing. At this time, the selectors 27 to 29 select the input terminal A side based on the select signal SEL from the timing generator 15, so the first memories 21a, 22a, 23
The read signal from a is output to the segment driver 17.
そして、上記第２メモリ２１ｂ、２２ｔ）、２３ｂへの
閤込みを終了し、行カウンタのカウント値が「３」にな
ると、タイミング生成部１５から走査線補間装ｅ１１６
に書込み信号ＷＲ３が与えられ、Ａ ／ Ｄコンバータ
１３からの第３走査線に対するカラー信号Ｒ１Ｇ、Ｂが
第３メモリ２１ｃ １２２ｃ 、２３ｃに書込まれる。Then, when the input to the second memories 21b, 22t) and 23b is completed and the count value of the row counter reaches "3", the timing generation section 15 sends the data to the scanning line interpolation device e116.
A write signal WR3 is applied to the A/D converter 13, and color signals R1G and B for the third scanning line are written to the third memories 21c 122c and 23c.
この第３メモリ２７ｃ、２２ｃ、２３Ｃへのみ込みを行
なっている途中で第１メモリ２１ａ 、 ２２ａ、２３
ａの読出しが終了し、タイミング生成部１５から読出し
信号ＲＤ２３が出力されて第２メモリ２１ｂ、２２ｂ、
２３ｂ及び第３メモリ２１ｃ 、 ２２Ｃ，２３Ｃの読
出しが開始される。この場合、第３メモリ２１ｃ、２２
ｃ 、 ２３Ｇは、信号の書込みと読出しが同時に行な
われる。上記第２メモリ２Ｎ）、２２ｂ、２３ｂ及び第
３メモリ２１ｃ 、２２ｃ 、 ２３ｃから順次読出さ
れる信号は、加算器２４〜２Ｇにより加算され、その加
算結果のキャリービットを含む上位４ビツトが平均値と
してセレクタ２７〜２９の入力端子Ｂに入力される。こ
のときセレクタ２７〜２９は、タイミング生成部１５か
らのセレクト信号ＳＥＬにより入力端子Ｂ側に切換えら
れる。従って、上記加算器２４〜２６より出力される第
２走査線及び第３走査線の補間出力信号がセレクタ２７
〜２９を介してセグメントドライバ１７へ送られる。While data is being read into the third memories 27c, 22c, and 23C, the first memories 21a, 22a, and 23
After the reading of data a is completed, the timing generator 15 outputs the read signal RD23, and the second memories 21b, 22b,
23b and the third memories 21c, 22C, and 23C are started to be read. In this case, the third memories 21c, 22
c, 23G, writing and reading of signals are performed simultaneously. The signals sequentially read from the second memories 2N), 22b, 23b and the third memories 21c, 22c, 23c are added by adders 24 to 2G, and the upper 4 bits including the carry bit of the addition result are the average value. It is inputted to the input terminals B of the selectors 27 to 29 as . At this time, the selectors 27 to 29 are switched to the input terminal B side by the select signal SEL from the timing generator 15. Therefore, the interpolated output signals of the second and third scanning lines outputted from the adders 24 to 26 are sent to the selector 27.
~29 to the segment driver 17.
上記のようにしてＡ／Ｄコンバータ１３から出力される
第１走査線に対するカラー信号はそのまま走査線補間装
置１６を介、してセグメントドライバ１７へ送られ、第
２走査線及び第３走査線に対するカラー信号は、走査線
補間装＠１６により補間されてその平均値がセグメント
ドライバ１７へ送られる。The color signal for the first scanning line outputted from the A/D converter 13 as described above is sent as it is to the segment driver 17 via the scanning line interpolation device 16, and the color signal for the second scanning line and the third scanning line is The color signal is interpolated by a scanning line interpolator @16 and its average value is sent to the segment driver 17.
セグメン［・ドライバ１７は、走査線補間装置１６から
送られるでくるカラー信号Ｒ％Ｇ、Ｂを内部レジスタに
一時記憶し、次の走査タイミングで液晶表示パネル１９
のセグメント電極を表示駆動する。このとき液晶表示パ
ネル１９のコモン電極は、第４図に示すようにコモンド
ライバ１８から出力される１、５Ｈの時間幅を有するコ
モン信号により順次駆動される。従って、上記走査線補
間装置１６により補間されたカラー信号Ｒ，Ｇ、Ｂは、
各コモン電極毎にそれぞれ１．５Ｈの時間幅で順次表示
される。The segment driver 17 temporarily stores the color signals R%G and B sent from the scanning line interpolation device 16 in an internal register, and displays them on the liquid crystal display panel 19 at the next scanning timing.
drive the segment electrodes for display. At this time, the common electrodes of the liquid crystal display panel 19 are sequentially driven by common signals having a time width of 1 and 5 H output from the common driver 18, as shown in FIG. Therefore, the color signals R, G, B interpolated by the scanning line interpolator 16 are as follows:
Each common electrode is sequentially displayed with a time width of 1.5H.
なお、上記実施例では、３本の走査線を補間して２本の
走査線を作成する場合について示したが、その他、例え
ば４本を３本、５本を３本あるいは４本、６本を５本あ
るいは４本等、Ｎ本の走査線を補間してＮ本より少ない
Ｍ本の走査線を作成しても同様の効果を得ることかでき
る。In addition, in the above embodiment, the case where two scanning lines are created by interpolating three scanning lines is shown, but in addition, for example, 4 lines may be 3 lines, 5 lines may be 3 lines, 4 lines or 6 lines may be generated. The same effect can be obtained by interpolating N scanning lines such as 5 or 4 to create M scanning lines, which is less than N.
また、上記実施例では、液晶カラーテレビに実施した場
合について説明したが、カラーに限らず、白黒の液晶テ
レビににおいても同様にして実施し得るものである。Further, in the above embodiment, the case where the present invention is applied to a liquid crystal color television has been described, but the present invention is not limited to color and can be similarly applied to a black and white liquid crystal television.
［発明の効果］
以上詳記したように本発明によれば、デジタル化した映
像信号をＮ走査線分記憶し、走査線２本の原信号を単位
に補間して１走査線分の映像信号を作成し、この補間映
像信号より液晶表示パネルを表示駆動するようにしたの
で、単純マトリクス方式の液晶表示パネルを使用した場
合でも、垂直解像度を高くでき、表示品質を向上し得る
と共に、充分なコントラストを得ルことができる。[Effects of the Invention] As described in detail above, according to the present invention, a digitized video signal is stored for N scanning lines, and the original signals of two scanning lines are interpolated in units to generate a video signal for one scanning line. Since the interpolated video signal is used to drive the display of the LCD panel, even when using a simple matrix type LCD panel, the vertical resolution can be increased, the display quality can be improved, and the display can be You can get the contrast.
図面は本発明の一実施例を示ずもので、第１図は全体の
回路構成を示すブロック図、第２図は第１図における走
査線補間装置の詳細を示すブロック図、第３図は走査線
補間の概要を説明するための図、第４図は走査線補間の
詳細を説明するためのタイミングチャートである。
１１・・・入力端子、１２・・・カラーデコーダ、１３
・・・Ａ／Ｄコンバータ、１４・・・同期分離回路、１
５・・・タイミング生成部、１６・・・走査線補間装置
、１７・・・セグメントドライバ、１８・・・コモンド
ライバ、１９・・・液晶表示パネル、２１〜２３・・・
メモリ、２４〜２６・・・加算器、２７〜２９・・・セ
レクタ。The drawings do not show one embodiment of the present invention; FIG. 1 is a block diagram showing the overall circuit configuration, FIG. 2 is a block diagram showing details of the scanning line interpolation device in FIG. 1, and FIG. 3 is a block diagram showing the details of the scanning line interpolation device in FIG. FIG. 4 is a diagram for explaining an overview of scanning line interpolation, and a timing chart for explaining details of scanning line interpolation. 11... Input terminal, 12... Color decoder, 13
...A/D converter, 14...Synchronization separation circuit, 1
5... Timing generation unit, 16... Scanning line interpolation device, 17... Segment driver, 18... Common driver, 19... Liquid crystal display panel, 21-23...
Memory, 24-26...Adder, 27-29...Selector.
Claims (1)
と、このメモリに記憶した映像信号に対し、走査線２本
を単位に補間して１走査線分の映像信号作成する加算器
と、この加算器により補間処理された映像信号及び上記
メモリに記憶している原映像信号を順次選択し、上記Ｎ
本より少ないＭ本の走査線に対する映像信号を出力する
セレクタと、このセレクタの出力信号により表示駆動さ
れる液晶表示パネルとを具備したことを特徴とする画像
表示装置。A memory that stores a digitized video signal for N scanning lines; an adder that interpolates the video signal stored in this memory in units of two scanning lines to create a video signal for one scanning line; The video signal interpolated by the adder and the original video signal stored in the memory are sequentially selected, and the N
An image display device comprising: a selector that outputs a video signal for M scanning lines, which is less than a book; and a liquid crystal display panel that is driven for display by the output signal of the selector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285767A JP2712146B2 (en) | 1985-12-20 | 1985-12-20 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285767A JP2712146B2 (en) | 1985-12-20 | 1985-12-20 | Image display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145976A true JPS62145976A (en) | 1987-06-30 |
| JP2712146B2 JP2712146B2 (en) | 1998-02-10 |
Family
ID=17695786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60285767A Expired - Lifetime JP2712146B2 (en) | 1985-12-20 | 1985-12-20 | Image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2712146B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277985U (en) * | 1988-11-30 | 1990-06-14 | ||
| JPH0580718A (en) * | 1991-09-25 | 1993-04-02 | Sharp Corp | Display device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288579A (en) * | 1985-06-14 | 1986-12-18 | Citizen Watch Co Ltd | Drive system for liquid crystal television panel |
-
1985
- 1985-12-20 JP JP60285767A patent/JP2712146B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288579A (en) * | 1985-06-14 | 1986-12-18 | Citizen Watch Co Ltd | Drive system for liquid crystal television panel |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277985U (en) * | 1988-11-30 | 1990-06-14 | ||
| JPH0580718A (en) * | 1991-09-25 | 1993-04-02 | Sharp Corp | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2712146B2 (en) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08202318A (en) | Display control method and its display system for display device having storability | |
| JP3148972B2 (en) | Drive circuit for color display device | |
| US6593965B1 (en) | CCD data pixel interpolation circuit and digital still camera equipped with it | |
| US6831700B2 (en) | Video signal processor | |
| JPS62145976A (en) | Picture display device | |
| US5103309A (en) | Display apparatus | |
| JPH03280676A (en) | Drive circuit for liquid crystal display device | |
| JPS62145975A (en) | Picture display device | |
| JPH084331B2 (en) | Image display device | |
| JP2924842B2 (en) | Liquid crystal display | |
| JP2642578B2 (en) | Image display device | |
| JPH01174186A (en) | Liquid crystal drive circuit | |
| JPS62145974A (en) | Picture displaying system | |
| JP3096563B2 (en) | 3D image playback device | |
| JPH07129125A (en) | Picture element arrangement display device | |
| JPH08171364A (en) | Liquid crystal driving device | |
| JPH0573001A (en) | Driving method for liquid crystal display device | |
| JP2548018B2 (en) | Double speed converter | |
| JPH01218183A (en) | Image display device | |
| JPS61213897A (en) | Image display unit | |
| JPH1185139A (en) | Display picture transforming device | |
| JP4608889B2 (en) | Liquid crystal display device | |
| JP3109897B2 (en) | Matrix display device | |
| JP2748201B2 (en) | LCD panel drive circuit | |
| JPH0887247A (en) | Image display device |