【発明の詳細な説明】
［発明の技術分野］
本発明は、画像表示装置に関し、特にＮ本の走査線を
有するテレビジョン映像信号等の影像信号源をＭ（Ｎ≠
Ｍ）本の走査線を有する表示部に表示する画像表示装置
に関する。
［従来技術とその問題点］
近年、小型携帯用テレビとして液晶表示パネルを用い
た液晶テレビが実用化されている。NTSC方式のテレビ放
送においては、１フィールド当たり262.5本の走査線が
用いられており、映像として有効な走査線は240本であ
るから、液晶表示パネルの走査線数を240本に設定すれ
ば、240本の走査線を有する映像信号源をそのまま液晶
表示パネルに表示させることができる。しかしながら、
液晶の特性上、走査線数をあまり増やせないので、110
本程度に設定されたものが実用化されている。従って24
0本の走査線データのうち半分以上は捨てることにな
り、画像品質の低下を招いていた。
［発明の目的］
この発明は上記の点に観みてなされたもので、映像信
号源の走査線数と画像表示装置の液晶表示パネル等で構
成される表示部の走査線数が異なるものにおいても、映
像信号を捨てることなく、高品位な画像を表示すること
ができる画像表示装置を提供することを目的とする。
［発明の要点］
この発明は、Ｎ本の走査線を有する映像信号源をＭ
（Ｎ≠Ｍ）本の走査線を有する表示部に表示する画像表
示装置において、上記映像信号源の複数の走査線データ
の平均を求める平均化手段と、上記映像信号源の走査線
データと上記平均化手段で平均化された走査線データと
を選択的に上記表示部に供給する手段とを具備したこと
を特徴とするものである。
［発明の実施例］
以下、図面を参照して本発明の一実施例を説明する。
第１図は、液晶カラーテレビに実施した場合について示
したものである。同図において11は入力端子で、この入
力端子11には前段の映像増幅回路（図示せず）から同期
信号を含む複合映像信号が入力される。この複合映像信
号は、カラーデコーダ12によりＲ、Ｇ、Ｂのカラー信号
に分離され、例えば４ビットのA/Dコンバータ13に入力
される。また、上記入力端子11に入力された複合映像信
号は同期分離回路14に送られ、映像信号から水平同期信
号及び垂直同期信号が分離されてタイミング生成部15へ
入力される。このタイミング生成部15は、同期分離回路
14から入力される同期信号を基準として各種タイミング
信号を発生し、A/Dコンバータ13にサンプリング信号、
走査線補間装置16に補間タイミング信号、セグメントド
ライバ17及びコモンドライバ18に表示タイミング信号を
与える。上記A/Dコンバータ13は、タイミング生成部15
からのサンプリング信号に従ってＲ、Ｇ、Ｂのカラー信
号をそれぞれ例えば４ビットのデジタル信号に変換し、
走査線補間装置16へ出力する。この走査線補間装置16
は、詳細を後述するがＲ、Ｇ、Ｂのカラーデジタル信号
をそれぞれ３走査線分記憶すると共に、このメモリに記
憶した信号を補間して２走査線分のカラー信号を作成
し、セグメントドライバ17へ出力する。そして、上記セ
グメントドライバ17及びコモンドライバ18により液晶表
示パネル19が表示駆動される。この液晶表示パネル19
は、単純マトリクス方式で例えば「160（本）」のコモ
ン電極及び「300（ドット）×３（色）」のセグメント
電極により構成されている。
次に上記走査線補間装置16の詳細について第２図によ
り説明する。走査線補間装置16は、カラーデジタル信号
Ｒ、Ｇ、Ｂをそれぞれ３走査線分記憶するメモリ21〜2
3、４ビット加算器24〜26、４ビットセレクタ27〜29に
より構成されている。上記メモリ21〜23は、それぞれ１
走査線分のカラー信号を記憶できる例えば「４×300」
ビットのFIFO（First In First Out）型の３つのメ
モリ21a〜21c、22a〜22c、23a〜23cからなり、A/Dコン
バータ13から送られてくるカラー信号Ｒ、Ｇ、Ｂがそれ
ぞれ入力端子Ｄに入力される。上記メモリ21〜23は、読
出しと書込みが同時に行なえる構成となっている。ま
た、メモリ21a,22a,23aは第１走査線記憶用の第１メモ
リ、メモリ21b、22b、23bは第２走査線記憶用の第２メ
モリ、メモリ21c、22c、23cは第３走査線記憶用の第３
メモリで、タイミング生成部15から送られてくる書込み
信号WR1〜WR3により信号の書込みが制御される。更に、
第１走査線記憶用の第１メモリ21a、22a、23aは、タイ
ミング生成部15からの読出し信号RD1より読出しが制御
され、第２走査線記憶用の第２メモリ21b、22b、23b及
び第３走査線記憶用の第２メモリ21c、22c、23cは、タ
イミング生成部15からの読出し信号RD23により読出しが
制御される。上記第１走査線記憶用の第１メモリ21a、2
2a、23aの出力端子Ｑから読出される信号は、セレクタ2
7〜29の入力端子Ａに入力され、第２メモリ21b、22b、2
3b及び第３メモリ21c、22c、23cの出力端子Ｑから読出
される信号は、加算器24〜26の入力端子Ａ、Ｂにそれぞ
れ入力される。そして、上記加算器24〜26の加算出力が
セレクタ27〜29の入力端子Ｂに入力される。上記セレク
タ27〜29は、タイミング生成部15から送られてくるセレ
クト信号SELにより、第１メモリ21a、22a、23aからの読
出し信号あるいは加算器24〜26の加算出力（平均値）を
選択し、補間出力信号Ｒ、Ｇ、Ｂ（４ビット）としてセ
グメントドライバ17へ出力する。
次に上記実施例の動作を説明する。まず、本発明の概
略動作について第３図により説明する。NTSC方式による
テレビ放送では、走査線の数は１フィールド当り262.5
本であるが、映像として有効な走査線数は約240本であ
る。この240本の走査線から垂直方向160ドットの液晶表
示パネルに表示するために、本発明は走査線補間装置16
を設け、例えば３本の原走査線に対する映像信号を補間
して２本の走査線分の映像信号を作成している。例え
ば、第３図に示すようにメモリ21〜23に記憶した３本の
走査線に対する映像信号の中、第１走査線に対する映像
信号はそのまま液晶表示パネル19に出力し、第２、第３
走査線に対する映像信号を加算器24〜26により加算して
その平均値を求め、その補間映像信号により液晶表示パ
ネル19を表示駆動している。
以下、詳細な動作を第４図のタイミングチャートを参
照して説明する。入力端子11に入力された複合映像信号
は、カラーデコーダ12によりＲ、Ｇ、Ｂのカラー信号に
分離され、A/Dコンバータ13へ送られる。このA/Dコンバ
ータ13は、上記カラー信号Ｒ、Ｇ、Ｂをタイミング生成
部15からのサンプリング信号に同期して４ビットのデジ
タル信号Ｒ、Ｇ、Ｂに変換して走査線補間装置16へ出力
する。この走査線補間装置16は、A/Dコンバータ13から
送られてくるカラー信号Ｒ、Ｇ、Ｂをタイミング生成部
15からの書込み信号によりメモリ21〜23に読込んで補間
処理を行なう。この補間処理は、垂直ブランキング終了
直後から開始される。タイミング生成部15は、内部に例
えば３進の行カウンタ（図示せず）を備え、この行カウ
ンタにより水平同期信号をカウントする。上記行カウン
タは、「１」〜「３」の値を繰返しカウントする。タイ
ミング生成部15は、行カウンタのカウント値に応じて走
査線補間装置16内のメモリ21〜23の読出し／書込みを制
御する。上記行カウンタは、垂直ブランキング中は
「１」であり、ブランキング終了後の最初の水平同期信
号よりカウントを始める。タイミング生成部15は、行カ
ウンタのカウント値が「１」の場合に第１メモリ21a、2
2a、23aへの書込み信号WR1、カウント値が「２」であれ
ば第２メモリ21b、22b、23bへの書込み信号WR2、カウン
ト値が「３」であれば第３メモリ21c、22c、23cへの書
込み信号WR3をそれぞれ1H（水平期間）の間出力する。
また、タイミング生成部15は、書込み信号WR1に続い
て、つまり、行カウンタのカウント値が「２」となった
時から1.5Hの間メモリ21a、22a、23aに対する読出し信
号RD1を出力し、更に、この読出し信号RD1に続いてメモ
リ21b、22b、23b及びメモリ21c、22c、23cに対する1.5H
幅の読出し信号RD23を出力する。従って、タイミング生
成部15から第４図に示すように行カウンタのカウント値
が「１」の時に書込み信号WR1が出力されると、この書
込み信号に従ってA/Dコンバータ13からの第１走査線に
対するカラー信号Ｒ、Ｇ、Ｂが第１メモリ21a、22a、23
aに書込まれる。この第１メモリ21a、22a、23aへの信号
書込みは、水平同期信号を開始信号として始まり、1H間
に300回行なわれる。
次に行カウンタのカウント値が「２」になると、タイ
ミング生成部15から走査線補間装置16に書込み信号WR2
及び読出し信号RD1が与えられ、A/Dコンバータ13から出
力される第２走査線に対するカラー信号Ｒ、Ｇ、Ｂが第
２メモリ21b、22b、23bに書込まれると共に、上記第１
メモリ21a、22a、23aの記憶内容がセレクタ27〜29に読
出される。上記第１メモリ21a、22a、23aからの読出し
は、書込み時より遅い1.5Hの時間幅で行なわれる。この
ときセレクタ27〜29は、タイミング生成部15からのセレ
クト信号SELにより入力端子Ａ側を選択しているので、
上記第１メモリ21a、22a、23aからの読出し信号をセグ
メントドライバ17へ出力する。
そして、上記第２メモリ21b、22b、23bへの書込みを
終了し、行カウンタのカウント値が「３」になると、タ
イミング生成部15から走査線補間装置16に書込み信号WR
3が与えられ、A/Dコンバータ13からの第３走査線に対す
るカラー信号Ｒ、Ｇ、Ｂが第３メモリ21c、22c、23cに
書込まれる。この第３メモリ21c、22c、23cへの書込み
を行なっている途中で第１メモリ21a、22a、23aの読出
しが終了し、タイミング生成部15から読出し信号RD23が
出力されて第２メモリ21b、22b、23b及び第３メモリ21
c、22c、23cの読出しが開始される。この場合、第３メ
モリ21c、22c、23cは、信号の書込みと読出しが同時に
行なわれる。上記第２メモリ21b、22b、23b及び第３メ
モリ21c、22c、23cから順次読出される信号は、加算器2
4〜26により加算され、その加算結果のキャリービット
を含む上位４ビットが平均値としてセレクタ27〜29の入
力端子Ｂに入力される。このときセレクタ27〜29は、タ
イミング生成部15からのセレクト信号SELにより入力端
子Ｂ側に切換えられる。従って、上記加算器24〜26より
出力される第２走査線及び第３走査線の補間出力信号が
セレクタ27〜29を介してセグメントドライバ17へ送られ
る。
上記のようにしてA/Dコンバータ13から出力される第
１走査線に対するカラー信号はそのまま走査線補間装置
16を介してセグメントドライバ17へ送られ、第２走査線
及び第３走査線に対するカラー信号は、走査線補間装置
16により補間されてその平均値がセグメントドライバ17
へ送られる。セグメントドライバ17は、走査線補間装置
16から送られるてくるカラー信号Ｒ、Ｇ、Ｂを内部レジ
スタに一時記憶し、次の走査タイミングで液晶表示パネ
ル19のセグメント電極を表示駆動する。このとき液晶表
示パネル19のコモン電極は、第４図に示すようにコモン
ドライバ18から出力される1.5Hの時間幅を有するコモン
信号により順次駆動される。従って、上記走査線補間装
置16により補間されたカラー信号Ｒ、Ｇ、Ｂは、各コモ
ン電極毎にそれぞれ1.5Hの時間幅で順次表示される。
なお、上記実施例では、３本の走査線を補間して２本
の走査線を作成する場合について示したが、その他、例
えば４本を３本、５本を３本あるいは４本、６本を５本
あるいは４本等、Ｎ本の走査線を補間してＮ本より少な
いＭ本の走査線を作成しても同様の効果を得ることがで
きる。
また、上記実施例では、液晶カラーテレビに実施した
場合について説明したが、カラーに限らず、白黒の液晶
テレビににおいても同様にして実施し得るものである。
［発明の効果］
以上詳記したように本発明によれば、映像信号源の走
査線数と画像表示装置の液晶表示パネル等で構成される
表示部の走査線数が異なるものにおいても、映像信号を
捨てることなく、高品位な画像を表示することができ
る。
更に、映像信号源の走査線数と表示部の走査線数が互
いに割切れないような変則的な関係にあっても、十分に
対応することができる。Description: TECHNICAL FIELD [0001] The present invention relates to an image display apparatus, and more particularly, to an image signal source such as a television image signal having N scanning lines, which is M (N ≠
M) An image display device that displays an image on a display unit having scanning lines. [Prior art and its problems] In recent years, a liquid crystal television using a liquid crystal display panel has been put to practical use as a small portable television. In NTSC television broadcasting, 262.5 scanning lines are used per field, and the number of scanning lines effective as video is 240, so if the number of scanning lines of the liquid crystal display panel is set to 240, A video signal source having 240 scanning lines can be directly displayed on a liquid crystal display panel. However,
Due to the characteristics of liquid crystal, the number of scanning lines cannot be increased so much.
Those set to about this number have been put to practical use. Therefore 24
More than half of the zero scanning line data was discarded, resulting in a decrease in image quality. [Object of the Invention] The present invention has been made in view of the above points, and is applicable to a case where the number of scanning lines of a video signal source and the number of scanning lines of a display unit such as a liquid crystal display panel of an image display device are different. It is another object of the present invention to provide an image display device capable of displaying a high-quality image without discarding a video signal. [Summary of the Invention] The present invention relates to a video signal source having N scanning lines,
In an image display apparatus for displaying on a display unit having (N ≠ M) scanning lines, averaging means for averaging a plurality of scanning line data of the video signal source; Means for selectively supplying the scanning line data averaged by the averaging means to the display section. Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 shows a case where the present invention is applied to a liquid crystal color television. In the figure, reference numeral 11 denotes an input terminal to which a composite video signal including a synchronizing signal is input from a video amplification circuit (not shown) at a preceding stage. The composite video signal is separated into R, G, and B color signals by a color decoder 12 and input to, for example, a 4-bit A / D converter 13. Further, the composite video signal input to the input terminal 11 is sent to the synchronization separation circuit 14, where the horizontal synchronization signal and the vertical synchronization signal are separated from the video signal and input to the timing generation unit 15. This timing generation unit 15 includes a synchronization separation circuit.
Various timing signals are generated based on the synchronization signal input from 14, and the sampling signal,
An interpolation timing signal is supplied to the scanning line interpolation device 16, and a display timing signal is supplied to the segment driver 17 and the common driver 18. The A / D converter 13 includes a timing generation unit 15
The R, G, and B color signals are each converted into, for example, a 4-bit digital signal according to the sampling signal from
Output to the scanning line interpolation device 16. This scanning line interpolation device 16
As will be described in detail later, R, G, and B color digital signals are stored for three scanning lines, respectively, and the signals stored in this memory are interpolated to create color signals for two scanning lines. Output to Then, the liquid crystal display panel 19 is driven for display by the segment driver 17 and the common driver 18. This liquid crystal display panel 19
Is composed of, for example, a common electrode of “160 (lines)” and a segment electrode of “300 (dots) × 3 (colors)” in a simple matrix system. Next, details of the scanning line interpolation device 16 will be described with reference to FIG. The scanning line interpolation device 16 includes memories 21 to 2 for storing color digital signals R, G, and B for three scanning lines, respectively.
It comprises three and four bit adders 24-26 and four bit selectors 27-29. The memories 21 to 23 each have 1
For example, “4 × 300” that can store color signals for scanning lines
It comprises three FIFOs (First In First Out) memories 21a to 21c, 22a to 22c, and 23a to 23c of a bit type. The color signals R, G, and B sent from the A / D converter 13 are input terminals D, respectively. Is input to The memories 21 to 23 are configured so that reading and writing can be performed simultaneously. The memories 21a, 22a and 23a are first memories for storing first scanning lines, the memories 21b, 22b and 23b are second memories for storing second scanning lines, and the memories 21c, 22c and 23c are third memories for storing scanning lines. 3rd for
In the memory, signal writing is controlled by write signals WR1 to WR3 sent from the timing generation unit 15. Furthermore,
The reading of the first memories 21a, 22a, and 23a for storing the first scanning line is controlled by a read signal RD1 from the timing generator 15, and the second memories 21b, 22b, 23b, and the third memory for storing the second scanning line are stored. The reading of the second memories 21c, 22c, and 23c for storing scanning lines is controlled by a read signal RD23 from the timing generator 15. The first memories 21a, 21 for storing the first scanning lines
The signals read from the output terminals Q of 2a and 23a
7 to 29 are input to the input terminals A, and the second memories 21b, 22b, 2
Signals read from 3b and the output terminals Q of the third memories 21c, 22c, and 23c are input to input terminals A and B of adders 24-26, respectively. Then, the added outputs of the adders 24-26 are input to the input terminals B of the selectors 27-29. The selectors 27 to 29 select a read signal from the first memories 21a, 22a, and 23a or an addition output (average value) of the adders 24 to 26 according to the select signal SEL sent from the timing generation unit 15, Output to the segment driver 17 as interpolation output signals R, G, B (4 bits). Next, the operation of the above embodiment will be described. First, the schematic operation of the present invention will be described with reference to FIG. In NTSC television broadcasting, the number of scanning lines is 262.5 per field.
The number of scanning lines effective as an image is about 240. In order to display on the liquid crystal display panel of 160 dots in the vertical direction from these 240 scanning lines, the present invention employs a scanning line interpolation device 16.
And interpolates video signals for three original scanning lines, for example, to generate video signals for two scanning lines. For example, as shown in FIG. 3, among the video signals for the three scanning lines stored in the memories 21 to 23, the video signal for the first scanning line is output to the liquid crystal display panel 19 as it is, and the second and third video signals are output.
The video signals for the scanning lines are added by adders 24-26 to determine the average value, and the liquid crystal display panel 19 is driven for display by the interpolated video signals. Hereinafter, the detailed operation will be described with reference to the timing chart of FIG. The composite video signal input to the input terminal 11 is separated into R, G, and B color signals by a color decoder 12 and sent to an A / D converter 13. The A / D converter 13 converts the color signals R, G, and B into 4-bit digital signals R, G, and B in synchronization with the sampling signal from the timing generator 15 and outputs the digital signals to the scanning line interpolation device 16. I do. The scanning line interpolation device 16 converts the color signals R, G, and B sent from the A / D converter 13 into a timing generation unit.
The data is read into the memories 21 to 23 in accordance with the write signal from 15 and interpolation processing is performed. This interpolation processing is started immediately after the end of vertical blanking. The timing generator 15 includes, for example, a ternary row counter (not shown) therein, and counts the horizontal synchronization signal by the row counter. The row counter repeatedly counts the values of “1” to “3”. The timing generator 15 controls reading / writing of the memories 21 to 23 in the scanning line interpolation device 16 according to the count value of the row counter. The row counter is "1" during vertical blanking, and starts counting from the first horizontal synchronizing signal after blanking ends. When the count value of the row counter is “1”, the timing generation unit 15
Write signal WR1 to 2a, 23a, write signal WR2 to second memories 21b, 22b, 23b if the count value is "2", to third memory 21c, 22c, 23c if count value is "3" Is output for 1H (horizontal period).
Further, the timing generation unit 15 outputs the read signal RD1 to the memories 21a, 22a, and 23a following the write signal WR1, that is, for 1.5H from the time when the count value of the row counter becomes “2”. Following this read signal RD1, 1.5H to the memories 21b, 22b, 23b and the memories 21c, 22c, 23c
The width read signal RD23 is output. Therefore, when the write signal WR1 is output from the timing generator 15 when the count value of the row counter is "1" as shown in FIG. 4, the first scan line from the A / D converter 13 is output in accordance with the write signal. The color signals R, G, B are stored in the first memories 21a, 22a, 23.
Written in a. The signal writing to the first memories 21a, 22a, and 23a starts with the horizontal synchronization signal as a start signal, and is performed 300 times during 1H. Next, when the count value of the row counter becomes “2”, the write signal WR2 is sent from the timing generator 15 to the scanning line interpolator 16.
And the read signal RD1 is supplied, and the color signals R, G, B for the second scanning line output from the A / D converter 13 are written into the second memories 21b, 22b, 23b, and the first
The contents stored in the memories 21a, 22a and 23a are read out by the selectors 27 to 29. Reading from the first memories 21a, 22a and 23a is performed with a time width of 1.5H, which is later than the time of writing. At this time, since the selectors 27 to 29 have selected the input terminal A side by the select signal SEL from the timing generation unit 15,
A read signal from the first memories 21a, 22a and 23a is output to the segment driver 17. When the writing to the second memories 21b, 22b and 23b is completed and the count value of the row counter becomes "3", the write signal WR is sent from the timing generator 15 to the scanning line interpolator 16.
3, the color signals R, G, B for the third scanning line from the A / D converter 13 are written to the third memories 21c, 22c, 23c. The reading of the first memories 21a, 22a, and 23a is completed while the writing to the third memories 21c, 22c, and 23c is being performed, and the read signal RD23 is output from the timing generation unit 15 to the second memories 21b and 22b. , 23b and the third memory 21
Reading of c, 22c, and 23c is started. In this case, writing and reading of signals are simultaneously performed in the third memories 21c, 22c and 23c. The signals sequentially read from the second memories 21b, 22b and 23b and the third memories 21c, 22c and 23c are
The upper four bits including the carry bit of the addition result are input to the input terminals B of the selectors 27 to 29 as an average value. At this time, the selectors 27 to 29 are switched to the input terminal B side by the select signal SEL from the timing generator 15. Therefore, the interpolation output signals of the second and third scanning lines output from the adders 24 to 26 are sent to the segment driver 17 via the selectors 27 to 29. The color signal for the first scanning line output from the A / D converter 13 as described above is directly used as the scanning line interpolation device.
The color signals sent to the segment driver 17 via the second scan line 16 and the second scan line and the third scan line
The average value is interpolated by 16 and the segment driver 17
Sent to The segment driver 17 is a scanning line interpolation device.
The color signals R, G, and B sent from 16 are temporarily stored in an internal register, and the segment electrodes of the liquid crystal display panel 19 are driven for display at the next scanning timing. At this time, the common electrodes of the liquid crystal display panel 19 are sequentially driven by a common signal having a time width of 1.5H output from the common driver 18 as shown in FIG. Therefore, the color signals R, G, and B interpolated by the scanning line interpolating device 16 are sequentially displayed with a time width of 1.5H for each common electrode. In the above embodiment, two scan lines are created by interpolating three scan lines. However, for example, four, three, five, three or four or six, The same effect can be obtained by interpolating N scanning lines, such as five or four, to create M scanning lines less than N. Further, in the above-described embodiment, the case where the present invention is applied to a liquid crystal color television is described. However, the present invention is not limited to color and can be applied to a monochrome liquid crystal television. [Effects of the Invention] As described in detail above, according to the present invention, even when the number of scanning lines of a video signal source and the number of scanning lines of a display unit including a liquid crystal display panel or the like of an image display device are different from each other, image A high-quality image can be displayed without discarding a signal. Further, even if the number of scanning lines of the video signal source and the number of scanning lines of the display section are in an irregular relationship such that they are not inseparable from each other, it is possible to sufficiently cope with them.
【図面の簡単な説明】
図面は本発明の一実施例を示すもので、第１図は全体の
回路構成を示すブロック図、第２図は第１図における走
査線補間装置の詳細を示すブロック図、第３図は走査線
補間の概要を説明するための図、第４図は走査線補間の
詳細を説明するためのタイミングチャートである。
11……入力端子、12……カラーデコーダ、13……A/Dコ
ンバータ、14……同期分離回路、15……タイミング生成
部、16……走査線補間装置、17……セグメントドライ
バ、18……コモンドライバ、19……液晶表示パネル、21
〜23……メモリ、24〜26……加算器、27〜29……セレク
タ。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 shows an embodiment of the present invention. FIG. 1 is a block diagram showing an overall circuit configuration, and FIG. 2 is a block showing details of a scanning line interpolation device in FIG. FIG. 3 is a diagram for explaining the outline of the scanning line interpolation, and FIG. 4 is a timing chart for explaining the details of the scanning line interpolation. 11 Input terminal, 12 Color decoder, 13 A / D converter, 14 Synchronization separation circuit, 15 Timing generator, 16 Scan line interpolator, 17 Segment driver, 18 ... Common driver, 19 ... LCD panel, 21
~ 23 ... Memory, 24-26 ... Adder, 27-29 ... Selector.