JPS62145975A - Picture display device - Google Patents

Abstract

PURPOSE:To display without decreasing the information-quantity of an original signal by storing one-scanning-line share of digitized video signals, interpolating two pieces of the scanning lines of the original signal to generate one-scanning- line share of video signals, and driving to display them. CONSTITUTION:A composite video signal (a) inputted to an input terminal 11 is converted to R, G, and B signals by a color decoder 12, then converted to digital signals by an A/D converter 13, and supplied to a scanning line interpolating device 16. A timing generating part 15 generates various kinds of timing signals with the synchronizing signal inputted from a synchronizing separator circuit 14 for reference, and supplies an interpolation timing signal to the device 16. The device 16 consists of a memory to store respective one-line-share of the R, G, and B color digital signals and a four-bit adder. From the device 16, the output (average) added two-line-share of the original signals is sent to a segment driver 17 as an interpolation output signal.

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、表示装置として液晶表示パネルを用いた画像
表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an image display device using a liquid crystal display panel as a display device.

［従来技術とその問題点］ 近年、小型携帯用テレビとして液晶表示パネルを用いた
液晶テレビが実用化されている。この液晶表示パネルは
、そのパネル内に表示ドラ１−に対応させて電（〜を配
設した構造となっており、このため小型のものでは電極
数が制限され、映像信号のすべてを表示することが不可
能になる。例えば小型液晶テレビでは、表示ドツトがＮ
２０Ｘ２４０」ドツト程度であるが、このように垂直方
向の走査電極（コモン電極）が１２０ドツトのものでは
、１フィールド当り２４０本の映像信号を２本に１本の
割合いで捨てることになる。[Prior art and its problems] In recent years, liquid crystal televisions using liquid crystal display panels have been put into practical use as small portable televisions. This liquid crystal display panel has a structure in which electrodes (~) are arranged in the panel in correspondence with the display driver 1-.For this reason, the number of electrodes is limited in small models, and it is difficult to display all of the video signals. For example, on a small LCD TV, the display dots are
20.times.240" dots, but in such a case where the vertical scanning electrode (common electrode) is 120 dots, 240 video signals per field are discarded at a rate of one in two.

上記従来のように１フィールド当り２４０本のデータを
単に２本に１本の割合いで捨てていたのでは、映像とし
ての情報量が半分になり、垂直方向の解像度が劣化する
と共に、必要な情報を表示していないという問題があっ
た。If the 240 lines of data per field were simply discarded at the rate of one out of every two lines as described above, the amount of video information would be halved, the vertical resolution would deteriorate, and the necessary information would be There was a problem that it was not being displayed.

［発明の目的］ 本発明は上記の点に鑑みてなされたもので、走査線補間
を行なうことにより、走査電場の少ない液晶表示パネル
を使用した場合でも、原信号の情報量を落さずに表示す
ることができる画像表示装置を提供することを目的とす
る。[Object of the Invention] The present invention has been made in view of the above points, and by performing scanning line interpolation, even when using a liquid crystal display panel with a small scanning electric field, the information content of the original signal is not reduced. An object of the present invention is to provide an image display device that can display images.

［発明の要点］ 本発明は、デジタル化した映像信号を１走査線分記憶し
、走査線２本の原信号を補間して１走査線分の映像信号
を作成し、この補間映像信号より液晶表示パネルを表示
駆動するようにしたものである。[Summary of the Invention] The present invention stores a digitized video signal for one scanning line, interpolates the original signals of two scanning lines to create a video signal for one scanning line, and uses this interpolated video signal to display a liquid crystal display. The display panel is configured to drive display.

［発明の実施例］ 以下、図面を参照して本発明の一実施例を説明する。第
１図は、液晶カラーテレビに実施した場合について示し
たちのである。同図において１１は入力端子で、この入
力端子１１には前段の映像増幅回路（図示せず）から同
期信号を含む複合映像信号が入力される。この複合映像
信号は、カラーデコーダ１２によりＲ，Ｇ、Ｂのカラー
信号に分離され、例えば４ビツトのＡ／Ｄコンバータ１
３に入力される。また、上記入力端子１１に入力された
複合映像信号は同期分離回路１４に送られ、映像信号か
ら水平同期信号及び垂直同期信号が分離されてタイミン
グ生成部１５へ入力される。このタイミング生成部１５
は、同期分離回路１４から入力される同期信号を基準と
して各種タイミング信号を発生し、Ａ／Ｄコンバータ１
３にサンプリング信号、走査線補間装置１６に補間タイ
ミング信号、セグメントドライバ１７及びコモンドライ
バ１８に表示タイミング信号を与える。上記Ａ　／　Ｄ
コンバータ１３は、タイミング生成部１５からのサンプ
リング信号に従ってＲ，Ｇ、Ｂのカラー信号をそれぞれ
例えば４ビツトのデジタル信号に変換し、走査線補間装
置１６へ出力する。この走査線補間装置１６は、第２図
に詳細を示すようにＲ，Ｇ、Ｂのカラーデジタル信号を
それぞれ１走査線分記憶するメモリ２１〜２３及び４ビ
ツト加算器２４〜２６からなり、Ａ／Ｄコンバータ１３
から送られてくるＲ、Ｇ、Ｂのカラー信号がメモリ２１
〜２３の入力端子り及び加算器２４〜２６の入力端子Ｂ
にそれぞれ入力される。上記メモリ２１〜２３は、１走
査線分のカラー信号を記憶できる例えばｒ４Ｘ２４０Ｊ
ビットの容量を有するＦＩＦＯ（Ｆｉｒｓｔ　　Ｉｎ　
　Ｆｉｒｓｔ　　０ｕｔ）メモリで、タイミング生成部
１５から送られてくる占込み信号ＷＲ及び読出し信号Ｒ
Ｄにより読出し／書込みが制御される。そして、メモリ
２１〜２３の出力端子Ｑから読出される信号が加算器２
４〜２６の入力端子Ａに入力される。上記加算器２４〜
２６は、メモリ２１〜２３に記憶した１走査線分のカラ
ー信号とＡ／Ｄコンバータ１３から送られてくる次の走
査線に対するカラー信号とを加算するもので、その４ビ
ツトの加算出力（平均値）が補間出力信号Ｒ１ＧＳＢと
してセグメントドライバ１７へ送られる。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows the case where it is applied to a liquid crystal color television. In the figure, reference numeral 11 denotes an input terminal, and a composite video signal including a synchronizing signal is inputted to this input terminal 11 from a previous-stage video amplification circuit (not shown). This composite video signal is separated into R, G, and B color signals by a color decoder 12, and is then separated into R, G, and B color signals by a 4-bit A/D converter 1, for example.
3 is input. Further, the composite video signal input to the input terminal 11 is sent to the synchronization separation circuit 14, where a horizontal synchronization signal and a vertical synchronization signal are separated from the video signal and input to the timing generation section 15. This timing generation section 15
generates various timing signals based on the synchronization signal input from the synchronization separation circuit 14, and outputs various timing signals to the A/D converter 1.
3, an interpolation timing signal to the scanning line interpolator 16, and a display timing signal to the segment driver 17 and common driver 18. Above A/D
The converter 13 converts the R, G, and B color signals into, for example, 4-bit digital signals in accordance with the sampling signal from the timing generator 15 and outputs them to the scanning line interpolator 16. As shown in detail in FIG. 2, this scanning line interpolation device 16 consists of memories 21 to 23 and 4-bit adders 24 to 26, each of which stores R, G, and B color digital signals for one scanning line. /D converter 13
The R, G, and B color signals sent from the memory 21
-23 input terminals and input terminals B of adders 24-26
are input respectively. The memories 21 to 23 are, for example, r4X240J that can store color signals for one scanning line.
A FIFO (First In
First 0ut) In the memory, the interrupt signal WR and read signal R sent from the timing generator 15
Read/write is controlled by D. Then, the signals read from the output terminals Q of the memories 21 to 23 are sent to the adder 2.
It is input to input terminals A of 4 to 26. The adder 24~
26 adds the color signal for one scanning line stored in the memories 21 to 23 and the color signal for the next scanning line sent from the A/D converter 13, and the 4-bit addition output (average value) is sent to the segment driver 17 as an interpolation output signal R1GSB.

そして、上記セグメントドライバ１７及びコモンドライ
バ１８により液晶表示パネル１９が表示駆動される。こ
の液晶表示パネル１９は、例えば「１２０（本）」のコ
モンｔｉ及びｒ２４０　（ドツト）×３（色）」のセグ
メント主働により構成されている。Then, the liquid crystal display panel 19 is driven for display by the segment driver 17 and common driver 18. The liquid crystal display panel 19 is composed of, for example, "120 (lines)" common ti and r240 (dots) x 3 (colors) segments.

次に上記実施例の動作を説明する。まず、本発明の概略
動作について第３図により説明する。Next, the operation of the above embodiment will be explained. First, the general operation of the present invention will be explained with reference to FIG.

ＮＴＳＣ方式によるテレビ放送では、走査線の数は１フ
ィールド当り２６２．５本であるが、映像として有効な
走査線は約２４０本である。この２４０本の走査線から
垂直方向１２０ドツトの液晶表示パネルに表示するため
に、本発明は走査線補間ｇＡ置１６を設け、第３図に示
すように例えば２本の原走査線に対する映像信号を補間
して１本の走査線に対する映像信号を作成し、この補間
映像信号により液晶表示パネル１９のセグメン１へ電１
本を表示駆動するようにしている。In television broadcasting according to the NTSC system, the number of scanning lines per field is 262.5, but the number of scanning lines that are effective as images is about 240. In order to display on a liquid crystal display panel with 120 dots in the vertical direction from these 240 scanning lines, the present invention provides a scanning line interpolation device 16, and as shown in FIG. is interpolated to create a video signal for one scanning line, and this interpolated video signal is used to send electricity to segment 1 of the liquid crystal display panel 19.
I am trying to drive the book display.

以下、詳細な動作を第４図のタイミングチャートを参照
して説明する。走査線の補間は、第４図に示すように垂
直ブランキング終了直後から開始される。タイミング生
成部１５は、内部に例えば２進の行カウンタ（図示せず
）を備え、この行カウンタにより水平同期信号をカウン
トし、そのカウント値に応じて走査線補間￥装置１６内
のメモリ２１〜２３の読出し／書込みを制御する。上記
行カウンタは、第４図（Ｃ）に示すように垂直ブランキ
ング中は「１」であり、ブランキング終了後の最初の水
平同期信号からカウントを始める。タイミング生成部１
５は、第４図（ｄ）（ｅ）に示すように行カウンタのカ
ウント値が「１」の場合、つまり、走査線が奇数番目の
場合にメモリ２１〜２３へ占込み信＠ＷＲを出力し、「
２ｊであれば、つまり、走査線が偶数番目の場合はメモ
リ２１〜２３へ読出し信号ＲＤを出力する。上記タイミ
ング生成部１５から出力される占込み信号Ｗ　Ｒにより
、Ａ／Ｄコンバーター３から出力される奇数番目の走査
線に対するカラー信号Ｒ，Ｇ、Ｂがメモリ２１〜２３に
順次書込まれる。このメモリ２１〜２３への信号書込み
は、水平同期信号を開始信号として始まり、１水平期間
（Ｈ）に２４０回行なわれる。そして、このメモリ２１
〜２３に記憶されたカラー信号Ｒ，Ｇ、Ｂは、タイミン
グ生成部１５から次に送られてくる読出し信号ＲＤに従
って囚込み順に順次読出され、加算器２４〜２６の入力
端子Ａに入力される。上記メモリ２１〜２３の信号読出
しは、信号書込み時と同じタイミングで行なわれる。こ
のとき加算器２４〜２６の入力端子Ｂには、Ａ／Ｄコン
バーター３から偶数番目の走査線に対するカラー信号Ｒ
，Ｇ、Ｂがメモリ２１〜２３の信号読出しに同期して順
次入力される。The detailed operation will be explained below with reference to the timing chart of FIG. Scanning line interpolation starts immediately after vertical blanking ends, as shown in FIG. The timing generation unit 15 includes, for example, a binary row counter (not shown), which counts the horizontal synchronization signal, and according to the count value, the memory 21 to the memory 21 in the scanning line interpolation device 16 Controls reading/writing of 23. The row counter is "1" during vertical blanking, as shown in FIG. 4(C), and starts counting from the first horizontal synchronizing signal after blanking is completed. Timing generator 1
5 outputs the interpolation signal @WR to the memories 21 to 23 when the count value of the row counter is "1" as shown in FIGS. 4(d) and (e), that is, when the scanning line is an odd number. death,"
2j, that is, if the scanning line is an even number, the read signal RD is output to the memories 21 to 23. Color signals R, G, and B for odd-numbered scanning lines output from the A/D converter 3 are sequentially written into the memories 21 to 23 by the write-in signal W R output from the timing generation section 15. Signal writing to the memories 21 to 23 starts with the horizontal synchronization signal as a start signal, and is performed 240 times in one horizontal period (H). And this memory 21
The color signals R, G, and B stored in the adders 24 to 23 are sequentially read out in the order of capture according to the readout signal RD sent next from the timing generator 15, and are input to the input terminals A of the adders 24 to 26. . Signal reading from the memories 21 to 23 is performed at the same timing as signal writing. At this time, input terminals B of adders 24 to 26 receive color signals R for even-numbered scanning lines from the A/D converter 3.
, G, and B are sequentially input in synchronization with signal readout of the memories 21-23.

従って、加算器２４により、奇数番目の走査線に対する
カラー信号Ｒ，Ｇ、Ｂとその次の偶数番目の走査線に対
するカラー信号Ｒ，Ｇ、Ｂが順次加算され、キャリーピ
ットを含む上位４ビツトが平均値として出力される。す
なわち、補間されてセグメントドライバ１７へ送られる
ものである。このセグメントドライバ１７は、走査線補
間装置１６から送られてくるカラー信号Ｒ，Ｇ、Ｂを内
部のレジスタに一時記憶し、次の走査タイミングで液晶
表示パネル１９のセグメント電極を表示駆動する。この
とき液晶表示パネル１９のコモン１ｆｆｌは、第４図（
Ｑ）に示すようにコモンドライバ１８から出力される２
Ｈの時間幅を有するコモン信号により順次駆動される。Therefore, the adder 24 sequentially adds the color signals R, G, B for the odd-numbered scanning line and the color signals R, G, B for the next even-numbered scanning line, and the upper 4 bits including the carry pit are added. Output as an average value. That is, it is interpolated and sent to the segment driver 17. This segment driver 17 temporarily stores the color signals R, G, and B sent from the scanning line interpolation device 16 in an internal register, and drives the segment electrodes of the liquid crystal display panel 19 for display at the next scanning timing. At this time, the common 1ffl of the liquid crystal display panel 19 is as shown in FIG.
2 output from the common driver 18 as shown in Q).
They are sequentially driven by a common signal having a time width of H.

従って、上記走査線補間装置１６により補間されたカラ
ー信号Ｒ，ＧＳ８は、各コモン電極毎にそれぞれ２Ｈの
時間幅で順次表示される。Therefore, the color signals R and GS8 interpolated by the scanning line interpolator 16 are sequentially displayed with a time width of 2H for each common electrode.

なお、上記実施例では、液晶カラーテレビに実施した場
合について説明したが、カラーに限らず、白黒の液晶テ
レビににおいても同様にして実施し得るものである。In the above embodiments, the case where the present invention is applied to a liquid crystal color television has been described, but the present invention is not limited to color and can be similarly applied to a black and white liquid crystal television.

［発明の効果］ 以上詳記したように本発明によれば、デジタル化した映
像信号を１走査線分記憶し、走査線２本の原信号を補間
して１走査線分の映像信号を作成し、この補間映像信号
より液晶表示パネルを表示駆動するようにしたので、走
査電極（コモン電極）の少ない液晶表示パネルを使用し
た場合でも、原信号の情報量を落とさずに表示でき、ｗ
Ｉｅ度、表示品質を向上し得るものである。[Effects of the Invention] As detailed above, according to the present invention, one scanning line of a digitized video signal is stored, and the original signal of two scanning lines is interpolated to create a video signal for one scanning line. However, since the liquid crystal display panel is driven for display by this interpolated video signal, even when using a liquid crystal display panel with a small number of scanning electrodes (common electrodes), it can be displayed without reducing the amount of information in the original signal.
The display quality can be improved by Ie degree.

【図面の簡単な説明】 図面は本発明の一実施例を示すもので、第１図は全体の
回路構成を示すブロック図、第２図は第１図における走
査線補間装置の詳細を示すブロック図、第３図は走査線
補間の慨要を説明するための図、第４図は走査線補間の
詳細を説明するためのタイミングチャートである。 １１・・・入力端子、１２・・・カラーデコーダ、１３
・・・Ａ／Ｄコンバータ、１４・・・同期分離回路、１
５・・・タイミング生成部、１Ｇ・・・走査線補間装置
、１７・・・セグメントドライバ、１８・・・コモンド
ライバ、１つ・・・液晶表示パネル、２１〜２３・・・
メモリ、２４〜２６・・・加算器。[BRIEF DESCRIPTION OF THE DRAWINGS] The drawings show one embodiment of the present invention, and FIG. 1 is a block diagram showing the overall circuit configuration, and FIG. 2 is a block diagram showing details of the scanning line interpolation device in FIG. 1. 3 are diagrams for explaining the outline of scanning line interpolation, and FIG. 4 is a timing chart for explaining details of scanning line interpolation. 11... Input terminal, 12... Color decoder, 13
...A/D converter, 14...Synchronization separation circuit, 1
5... Timing generation unit, 1G... Scanning line interpolation device, 17... Segment driver, 18... Common driver, one... Liquid crystal display panel, 21-23...
Memory, 24-26...adder.

Claims (1)

【特許請求の範囲】[Claims] デジタル化された映像信号を１走査線分記憶するメモリ
と、このメモリに記憶した映像信号と次の走査線に対す
る映像信号とを加算して２本分の走査線間の平均値を求
める加算器と、この加算器により加算処理された映像信
号を表示する液晶表示パネルとを具備したことを特徴と
する画像表示装置。A memory that stores a digitized video signal for one scanning line, and an adder that adds the video signal stored in this memory and the video signal for the next scanning line to calculate the average value between two scanning lines. and a liquid crystal display panel that displays the video signal added by the adder.