JPS6214424A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6214424A
JPS6214424A JP15357985A JP15357985A JPS6214424A JP S6214424 A JPS6214424 A JP S6214424A JP 15357985 A JP15357985 A JP 15357985A JP 15357985 A JP15357985 A JP 15357985A JP S6214424 A JPS6214424 A JP S6214424A
Authority
JP
Japan
Prior art keywords
metal film
film
electrode
electrode window
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15357985A
Other languages
English (en)
Inventor
Atsushi Sudo
淳 須藤
Kazunori Imaoka
今岡 和典
Shuji Tabuchi
修司 田渕
Shuichi Ohashi
修一 大橋
Yoshiaki Tanimoto
谷本 芳昭
Tsutomu Saito
勉 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15357985A priority Critical patent/JPS6214424A/ja
Publication of JPS6214424A publication Critical patent/JPS6214424A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造方法に係り、そのうち、特に
電極の形成方法に関する。
ICなどの半導体装置は、高集積化されてきたため、多
数の素子を接続するための配線層が多層に形成されるよ
うになってきた。しかし、多層に積層するほど、基板面
では凹凸が激しく段差ができて、配線層の断線や短絡が
起こり易くなる欠点がある。
従って、現在、半導体基板の表面を平坦化することが重
要な課題となっているが、平坦化を阻害する大きな原因
に電極の形成があり、そのため、電極窓部分を平坦にす
る電極の形成方法が要望されている。
〔従来の技術と発明が解決しようとする問題点]第2図
(a)は従前の電極の形成方法を示す図で、1はシリコ
ン基板、2は二酸化シリコン(Si02)膜からなる絶
縁膜、3は電極窓、4は配線層(例えば、アルミニウム
膜)である。図のように、電極窓3にそのまま配線層4
を形成すると、電極窓部分で段差のために配線層が凹ん
で、その部分で断線を起こし易くなる。また、その上に
第2の配線層(図示せず)を形成する目的で、絶縁膜を
被着させると、その電極部分で絶縁膜が薄くなって、そ
の上に形成した第2の配線層と図中の配線層4とが短絡
し易い問題が起こる。
従って、電極窓の平坦化について従前より色々な方法が
考案されており、例えば、最も汎用されている対策に、
電極窓部分で絶縁膜の肩を丸くして段差をなだらかにす
る方法がある。しかし、最近のように、高度に集積化さ
れ微細化されると、それだけでは十分ではなくなって、
積層するほど凹凸が激しくなる問題は解消せず、上記の
断線や短絡の危険性は増加してきた。その解決策として
、例えば、電極窓を埋没させる選択成長法などが検討さ
れている。
選択成長法とは下地の材質によって選択的に成長膜が被
着する方法で、例えば、六弗化タングステン(WF6)
を熱分解させると、シリコン基板1上にのみタングステ
ン(W)が被着し、5i02膜2上には被着しないと云
う成長方法である。
しかし、このような選択成長方法は現在では、電極窓を
埋没するまで選択成長させることは難しく、選択成長の
膜厚は精々3000以上度で、それ以上は非選択的無差
別に被着し始める。従って、第2図(blに示すように
、タングステン膜5の上に配線層6を形成すると、段差
は幾分少なくなるが、上記例と同様に配線層は電極窓部
分で凹んで形成され、十分に平坦化することは難しい。
また、第2図fc)に示すように、多結晶シリコンII
!J7を電極窓内にのみ選択成長させて埋没させ、その
上に配線層8を形成する電極配線の平坦化形成法が知ら
れている。塩素系反応ガス、例えば四塩化シリコン(S
iC14)やトリクロールシラン(SiHCl2 )を
熱分解して被着させると、5iO211!j!2の上に
は被着せず、シリコン基it上にのみ被着させ、その場
合は電極窓を多結晶シリコン膜で埋没させることができ
る。
しかし、多結晶シリコン膜7をドープド多結晶シリコン
として導電性を与えても、その電気抵抗は比較的に高く
、微細デバイスの配線層として十分満足なものではない
本発明はこれらの問題点を除去した電極の平坦化形成法
を提案するものである。
[問題点を解決するための手段] その問題は、絶縁膜を窓開けした電極窓内に、金属膜を
選択的に気相成長し、次いで、非選択的に被着した絶縁
膜上の該金属膜をエツチング除去し、かくして、該金属
膜の成長とエツチングとを交互に繰り換えして、前記電
極窓を金属膜で埋没させる工程が含まれている半導体装
置の製造方法によって解決される。
[作用] 即ち、金属膜が選択成長しなくなるまで被着させ、絶縁
膜上に被着し始めると、成長を中止して全面エツチング
して、絶縁膜を露出させる。このような成長とエツチン
グとの工程を繰り換えして、電極窓を埋没させる。
そうすれば、電極と接続する配線層が平坦化され、基板
上で積層数を増やしても凹凸が増加しなくなる。
[実施例] 以下、図面を参照して実施例によって詳細に説明する。
第1図(al〜(e)は本発明にかかる電極形成工程順
断面図で、まず、同図(a)に示すように、シリコン基
板1上に形成した膜厚1μmの5i02膜2に、大きさ
1.5μm角の電極窓3が設けられている。
次いで、第1図(blに示すように、膜厚3000人前
後のタングステン膜10を被着する。被着方法は化学気
相成長(CVD)法で、ヘリウム(He)などの中性ガ
スをキャリアガスとしてWF6ガスを導入し、それに水
素ガスを添加して、減圧気流中の数100℃の温度で熱
分解させる。反応式は次の通りである。
WF6 +)i2−W+HF そうすると、タングステン膜10は電極窓3内のシリコ
ン基板にのみ被着するが、その膜厚を3000人程度以
上に厚くすると、もはや選択性が失われて、5i02膜
2の上にも成長し始めるが、その時点で成長を中止する
。この選択性が失われる原因は、その絶縁膜の表面状態
によるものと思われる。
次いで、第1図(C)に示すように、5iO2P22上
に被着したタングステン膜IOをイオンミリング法でエ
ツチング除去する。それには、全面をイオンミリングし
て、5iO7膜上にタングステン膜がなくなった時点で
エツチングを中止する。所謂、コントロールエッチをお
こなうものである。そうして、更に、5i02膜を軽く
弗酸で工、チングして、表面状態を調整する。
次いで、第1図(dlに示すように、再び上記の第1図
(blの工程を繰り換えして、再度タングステン[9!
10を被着させる。以降は、再び第1図(C1の工程を
繰り換えして、エツチングして5i02膜2上のタング
ステン1110を除去し、このような成長とエツチング
との工程を繰り換えして、最後に、第1図fe)に示す
ように、電極窓3の中をタングステン膜10で完全に埋
没させ、その上に配線層11を形成する。
このようにすれば、配線層11は平坦化され、かくして
、基板上で多層配線を積層しても凹凸が増えることなく
、平坦な面に配線層が形成される。
[発明の効果] 以上の説明から明らかなように、本発明によれば平坦化
した電極が形成されて、平坦な配線が得られ、ICの信
頼性を向上させることができる効果があるものである。
【図面の簡単な説明】
第1図1a)〜(e)は本発明にかかる電極の形成工程
順断面図、 第2図(aJ、 (bl、 (C1は従来の電極の形成
断面図である。 図において、 1はシリコン基板、   2はS+02膜、3は電極窓
、 4.6,8.11は配線層、 10はタングステン膜 第 11!1 6L未丙電&/1佑午逍I訂 fs 2 図

Claims (1)

    【特許請求の範囲】
  1. 絶縁膜を窓開けした電極窓内に、金属膜を選択的に気相
    成長し、次いで、非選択的に被着した絶縁膜上の該金属
    膜をエッチング除去し、かくして、該金属膜の成長とエ
    ッチングとを交互に繰り換えして、前記電極窓を金属膜
    で埋没させる工程が含まれてなることを特徴とする半導
    体装置の製造方法。
JP15357985A 1985-07-11 1985-07-11 半導体装置の製造方法 Pending JPS6214424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15357985A JPS6214424A (ja) 1985-07-11 1985-07-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15357985A JPS6214424A (ja) 1985-07-11 1985-07-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6214424A true JPS6214424A (ja) 1987-01-23

Family

ID=15565574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15357985A Pending JPS6214424A (ja) 1985-07-11 1985-07-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6214424A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58120595A (ja) * 1982-01-12 1983-07-18 ゼネラル・エレクトリック・カンパニイ マスク層上に単結晶シリコン層を形成する方法
JPS5944844A (ja) * 1982-09-07 1984-03-13 Toshiba Corp 半導体装置とその製造方法
JPS5972131A (ja) * 1982-10-19 1984-04-24 Toshiba Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58120595A (ja) * 1982-01-12 1983-07-18 ゼネラル・エレクトリック・カンパニイ マスク層上に単結晶シリコン層を形成する方法
JPS5944844A (ja) * 1982-09-07 1984-03-13 Toshiba Corp 半導体装置とその製造方法
JPS5972131A (ja) * 1982-10-19 1984-04-24 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH05304213A (ja) 半導体装置の製造方法
JPS63313837A (ja) 埋込み多重レベル間相互接続体装置
JPH09139429A (ja) 半導体装置の製造方法
JPS60117719A (ja) 半導体装置の製造方法
JPS6390838A (ja) 電気的相互接続部の製造方法
JP2000058643A (ja) プラグの形成方法
JP2616134B2 (ja) Soiトランジスタ積層半導体装置とその製造方法
JPS6214424A (ja) 半導体装置の製造方法
JPS6022502B2 (ja) 半導体装置の製造方法
JP3206943B2 (ja) Soi基板の製法および半導体装置
JP2702007B2 (ja) 半導体装置の製造方法
JPS6214423A (ja) 半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
JPS6214422A (ja) 半導体装置の製造方法
JP3191477B2 (ja) 配線構造およびその製造方法
JP3206944B2 (ja) 半導体装置
JPH04127425A (ja) 半導体集積回路の製造方法
JPS60157237A (ja) 半導体装置の製造方法
JPS6120154B2 (ja)
JP2727574B2 (ja) 半導体装置の製造方法
JPH056938A (ja) 多層配線の形成方法
JP2003282707A (ja) 半導体装置およびその製造方法
JP2001085515A (ja) 半導体装置及びその製造方法
JPH0670983B2 (ja) 化学気相成長方法