JPS60157237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60157237A JPS60157237A JP1314484A JP1314484A JPS60157237A JP S60157237 A JPS60157237 A JP S60157237A JP 1314484 A JP1314484 A JP 1314484A JP 1314484 A JP1314484 A JP 1314484A JP S60157237 A JPS60157237 A JP S60157237A
- Authority
- JP
- Japan
- Prior art keywords
- film
- adhered
- conductive
- wiring layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は半導体装置の製造方法にかかり、特に電極配線
層の形成方法に関する。
層の形成方法に関する。
（ｂｌ 従来技術と問題点
周知のように半導体集積回路（ＩＣ）などの半導体装置
においては、半導体基板上に半導体素子や抵抗等の素子
が形成され、これらの電極から導出する配線層が上面に
多数設けられている。
においては、半導体基板上に半導体素子や抵抗等の素子
が形成され、これらの電極から導出する配線層が上面に
多数設けられている。
この配線層には、従前からアルミニウム（ＡＩ）膜まｋ
はアルミニウムシリコン（ＡＩＳｉ）膜が用いられてお
り、こればアルミニウムが安価に侍られる高電導度材料
であるからである。
はアルミニウムシリコン（ＡＩＳｉ）膜が用いられてお
り、こればアルミニウムが安価に侍られる高電導度材料
であるからである。
第１図はこのような電極配線の断面図を示しており、１
はｐ型シリコン基板、２はｎ型領域、３は燐珪酸ガラス
（Ｐ Ｓ Ｇ）膜からなる絶縁膜、４はｎ型領域２に接
続する電極窓、５は導電性多結晶シリコン膜、６はアル
ミニウム配線層である。
はｐ型シリコン基板、２はｎ型領域、３は燐珪酸ガラス
（Ｐ Ｓ Ｇ）膜からなる絶縁膜、４はｎ型領域２に接
続する電極窓、５は導電性多結晶シリコン膜、６はアル
ミニウム配線層である。
ここに、導電性多結晶シリコン膜５、例えばｎ型多結晶
シリコン膜を介在させているのは、シリコン基板とアル
ミニウム配線とを直接接触させると、製造工程中の熱処
理又はＩＣ使用中の温度」二昇によってシリコン（Ｓｉ
）がアルミニウム中に溶り込み、接触面に沈着して高抵
抗のシリコン層を形成し、コンタクト障害を起こすから
で、最近ではこのような構成が汎用されている。
シリコン膜を介在させているのは、シリコン基板とアル
ミニウム配線とを直接接触させると、製造工程中の熱処
理又はＩＣ使用中の温度」二昇によってシリコン（Ｓｉ
）がアルミニウム中に溶り込み、接触面に沈着して高抵
抗のシリコン層を形成し、コンタクト障害を起こすから
で、最近ではこのような構成が汎用されている。
ところで、第１図に示しているように電極窓を設けた絶
縁膜上に配線層を形成すると、電極窓部分が陥没して形
成され、窓側面層部分Ｓで配線層が薄くなる。そうすれ
ば、ＩＣを使用中にこの部分が加熱されて断線する危険
がある。従って、従来から電極窓を窓あけした後にＰＳ
Ｇ膜３をメルト（溶融）して肩部分Ｓを円くし、配線層
がなだらかに曲がるように形成していた。
縁膜上に配線層を形成すると、電極窓部分が陥没して形
成され、窓側面層部分Ｓで配線層が薄くなる。そうすれ
ば、ＩＣを使用中にこの部分が加熱されて断線する危険
がある。従って、従来から電極窓を窓あけした後にＰＳ
Ｇ膜３をメルト（溶融）して肩部分Ｓを円くし、配線層
がなだらかに曲がるように形成していた。
しかし、最近、ＩＣが高集積化、高密度化されるに伴っ
て、素子領域から導出する電極窓も微細化され、その断
面積が１．５μｍ角程度と大変小さくなってきた。従っ
て、十分にメルトすると窓が変形して埋まり易く、また
メルトを加減すると肩部分Ｓを十分に円くすることが難
しくなる。換言すれば、ＩＣが高集積化される程、断線
の危険性が増大してきたわけである。
て、素子領域から導出する電極窓も微細化され、その断
面積が１．５μｍ角程度と大変小さくなってきた。従っ
て、十分にメルトすると窓が変形して埋まり易く、また
メルトを加減すると肩部分Ｓを十分に円くすることが難
しくなる。換言すれば、ＩＣが高集積化される程、断線
の危険性が増大してきたわけである。
他方、このような断線をなくするために、従前から数多
くの提案がなされてきたが、その形成方法はデリケート
で複雑なものが多く、再現性が余り良くはない。
くの提案がなされてきたが、その形成方法はデリケート
で複雑なものが多く、再現性が余り良くはない。
（Ｃ）発明の目的
本発明はこのように微小化された電極窓に適して、断線
が少なくなる電極配線の形成方法を提案するものである
。
が少なくなる電極配線の形成方法を提案するものである
。
ｆｄｌ 発明の構成
その目的は、絶縁膜に設けられた電極窓上に、導電性多
結晶シリコン膜、導電膜（例えばアルミニウム膜）３化
学気相成長法によって被着されたタングステン膜を順次
に被着し、該三層からなる導電膜をバクーンニングして
配線層とする工程が含まれる半導体装置の製造方法によ
って達成される。
結晶シリコン膜、導電膜（例えばアルミニウム膜）３化
学気相成長法によって被着されたタングステン膜を順次
に被着し、該三層からなる導電膜をバクーンニングして
配線層とする工程が含まれる半導体装置の製造方法によ
って達成される。
ｆｉｌ 発明の実施例
以下１図面を参照して実施例によって詳細に説明する。
第２図ないし第５図は本発明にかかる形成方法の工程順
断面図を示している。第２図はｎ型領域２が設けられた
Ｐ型シリコン基板１に膜厚１μｍ程度のＰＳＧ膜３を被
着し、そのＰＳＧ膜３に公知の方法で窓あけして電極窓
４を形成した工程断面図を示している。電極窓４の大き
さは１，５μｍ角程度である。その上に、まず第３図に
示すように約１０００人のｎ型多結晶シリコン膜１０を
減圧気相成長く減圧ＣＶＤ）法で被着する。それには、
減圧気相成長装置を用いて、モノシラン（ＳｉＨ４）と
ホスフィン（ＰＨ３）とを６２０℃で分解させて被着さ
せる方法で、Ｉ Ｔｏｒｒ以下の減圧下で成長すると被
覆性（カバーレイジ）が良くて電極窓の側面にも同様の
厚みに被着する。
断面図を示している。第２図はｎ型領域２が設けられた
Ｐ型シリコン基板１に膜厚１μｍ程度のＰＳＧ膜３を被
着し、そのＰＳＧ膜３に公知の方法で窓あけして電極窓
４を形成した工程断面図を示している。電極窓４の大き
さは１，５μｍ角程度である。その上に、まず第３図に
示すように約１０００人のｎ型多結晶シリコン膜１０を
減圧気相成長く減圧ＣＶＤ）法で被着する。それには、
減圧気相成長装置を用いて、モノシラン（ＳｉＨ４）と
ホスフィン（ＰＨ３）とを６２０℃で分解させて被着さ
せる方法で、Ｉ Ｔｏｒｒ以下の減圧下で成長すると被
覆性（カバーレイジ）が良くて電極窓の側面にも同様の
厚みに被着する。
次いで、第４図に示すように膜厚数１０００人〜Ｉμｍ
のアルミニウム膜１１を、その上面にスパッタ法で被着
する。アルミニウム膜はＣＶＤ法では被着が困難で、こ
のようにスパッタ法でｍ着する方法が採られるが、その
場合に電極窓の肩部分が薄く形成されることになる。
のアルミニウム膜１１を、その上面にスパッタ法で被着
する。アルミニウム膜はＣＶＤ法では被着が困難で、こ
のようにスパッタ法でｍ着する方法が採られるが、その
場合に電極窓の肩部分が薄く形成されることになる。
次いで、第５図に示すように再び減圧ＣＶＤ法によって
、水素（Ｈ２）ガスをキャリアガスとした六弗化タング
ステン（ＷＦ６ ）ガスを３５０”Ｃで分解させてタン
グステン膜１２を被着させる。そうすると、減圧ＣＶＤ
法ではカパーレイジが良くなり、アルミニウム膜の薄い
電極窓の肩部分Ｓにタングステン膜１２が厚く被着する
。このようにして被着したｎ型多結晶シリコン膜１０．
アルミニウム膜１１．タングステンＨｔＡ１２からなる
三Ｎ膜を、公知のフォトプロセスによってパターンニン
グする。
、水素（Ｈ２）ガスをキャリアガスとした六弗化タング
ステン（ＷＦ６ ）ガスを３５０”Ｃで分解させてタン
グステン膜１２を被着させる。そうすると、減圧ＣＶＤ
法ではカパーレイジが良くなり、アルミニウム膜の薄い
電極窓の肩部分Ｓにタングステン膜１２が厚く被着する
。このようにして被着したｎ型多結晶シリコン膜１０．
アルミニウム膜１１．タングステンＨｔＡ１２からなる
三Ｎ膜を、公知のフォトプロセスによってパターンニン
グする。
即ち、レジスト膜マスクを被覆し、四塩化炭素（ＣＦ４
）ガスを用いたドライエツチング法によってエツチング
して配線層をパターンニングする。
）ガスを用いたドライエツチング法によってエツチング
して配線層をパターンニングする。
かようにして、シリコンとアルミニウムとタングステン
との三重層の配線層が微少な電極窓を埋没して形成され
る。この配線層は断線の心配が少なく、高電導度で、且
つ絶縁膜との密着も良好なものである。
との三重層の配線層が微少な電極窓を埋没して形成され
る。この配線層は断線の心配が少なく、高電導度で、且
つ絶縁膜との密着も良好なものである。
（ｆｌ 発明の効果
以上の説明から明らかなように、本発明によれば高集積
化ＩＣ（ＬＳＩ、ＶＬＳＩ等）に通用して、断線性の少
ない配線層が得られて、その信頼性向上に顕著に寄与す
るものである。
化ＩＣ（ＬＳＩ、ＶＬＳＩ等）に通用して、断線性の少
ない配線層が得られて、その信頼性向上に顕著に寄与す
るものである。
第１図は従来の配線層の断面図、第２図〜第５図は本発
明にかかる製造方法の工程ｊｌｌｌｉ断面図である。 図中、１はＰ型シリコン基扱、２はｎ型領域。 ３はＰＳＧ膜（絶縁１！ｉｉ）、４は電極孔、５は導電
性多結晶シリコン膜、６はアルミニウム配線、１０はｎ
型多結晶シリコン膜、１１はアルミニウム膜。 １２はタングステン膜を示している。 第１図 丘 第２図 第３図
明にかかる製造方法の工程ｊｌｌｌｉ断面図である。 図中、１はＰ型シリコン基扱、２はｎ型領域。 ３はＰＳＧ膜（絶縁１！ｉｉ）、４は電極孔、５は導電
性多結晶シリコン膜、６はアルミニウム配線、１０はｎ
型多結晶シリコン膜、１１はアルミニウム膜。 １２はタングステン膜を示している。 第１図 丘 第２図 第３図
Claims (1)
- 絶縁膜に設けられた電極窓上に、導電性多結晶シリコン
膜、導電膜、化学気相成長法によって被着されたタング
ステン膜を順次に被着し、該三層からなる導電膜をパタ
ーンニングして配線層とする工程が含まれてなることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1314484A JPS60157237A (ja) | 1984-01-26 | 1984-01-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1314484A JPS60157237A (ja) | 1984-01-26 | 1984-01-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60157237A true JPS60157237A (ja) | 1985-08-17 |
Family
ID=11824963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1314484A Pending JPS60157237A (ja) | 1984-01-26 | 1984-01-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60157237A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03505508A (ja) * | 1989-04-17 | 1991-11-28 | ヒューズ・エアクラフト・カンパニー | 生産性増加のための選択性タングステン中間接続 |
| US5084403A (en) * | 1990-03-16 | 1992-01-28 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire |
| US5356659A (en) * | 1986-07-31 | 1994-10-18 | At&T Bell Laboratories | Metallization for semiconductor devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881478A (ja) * | 1972-02-02 | 1973-10-31 | ||
| JPS513194A (ja) * | 1974-06-24 | 1976-01-12 | Fuji Electric Co Ltd | Hinanjudohokojidosetsuteihoho |
| JPS51147981A (en) * | 1975-06-13 | 1976-12-18 | Nec Corp | Method of manufacturing semiconductor device |
| JPS5240969A (en) * | 1975-09-29 | 1977-03-30 | Toshiba Corp | Process for production of semiconductor device |
-
1984
- 1984-01-26 JP JP1314484A patent/JPS60157237A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881478A (ja) * | 1972-02-02 | 1973-10-31 | ||
| JPS513194A (ja) * | 1974-06-24 | 1976-01-12 | Fuji Electric Co Ltd | Hinanjudohokojidosetsuteihoho |
| JPS51147981A (en) * | 1975-06-13 | 1976-12-18 | Nec Corp | Method of manufacturing semiconductor device |
| JPS5240969A (en) * | 1975-09-29 | 1977-03-30 | Toshiba Corp | Process for production of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5356659A (en) * | 1986-07-31 | 1994-10-18 | At&T Bell Laboratories | Metallization for semiconductor devices |
| JPH03505508A (ja) * | 1989-04-17 | 1991-11-28 | ヒューズ・エアクラフト・カンパニー | 生産性増加のための選択性タングステン中間接続 |
| US5084403A (en) * | 1990-03-16 | 1992-01-28 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008387B1 (ko) | 반도체장치 제조방법 | |
| JPS60117719A (ja) | 半導体装置の製造方法 | |
| JPS60157237A (ja) | 半導体装置の製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| US4380115A (en) | Method of making a semiconductor device with a seal | |
| JPS60117772A (ja) | 半導体装置 | |
| JPS61139026A (ja) | 半導体装置の製造方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPS6235539A (ja) | 半導体装置の製造方法 | |
| JPS59103355A (ja) | 半導体装置 | |
| JP3335417B2 (ja) | タングステン薄膜の形成方法 | |
| JPS6125217B2 (ja) | ||
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPS62274622A (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPS628542A (ja) | 半導体装置の製造方法 | |
| KR100196228B1 (ko) | 반도체 집적회로의 배선 형성방법 | |
| JPH05217940A (ja) | 半導体装置の製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH0499317A (ja) | 半導体装置の製造方法 | |
| JPS60130165A (ja) | 半導体装置 | |
| JPH0456225A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) |