JPS62136915A - パルス移相回路 - Google Patents
パルス移相回路Info
- Publication number
- JPS62136915A JPS62136915A JP60277436A JP27743685A JPS62136915A JP S62136915 A JPS62136915 A JP S62136915A JP 60277436 A JP60277436 A JP 60277436A JP 27743685 A JP27743685 A JP 27743685A JP S62136915 A JPS62136915 A JP S62136915A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- circuit
- monostable multivibrator
- generates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Pulse Circuits (AREA)
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はパルス移相回路に係り、特に入力パルスの周期
の変化に拘らず、入力パルスと出力パルスとの位相関係
を略一定に保持するパルス移相回路に関する。
の変化に拘らず、入力パルスと出力パルスとの位相関係
を略一定に保持するパルス移相回路に関する。
従来の技術
一般に、現行のテレビジョン受像機等、受像管を使用し
たディスプレイ機器においては、その受像画面上のラス
タ開始時点は水平方向及び垂直方向共に同期信号によっ
てタイミングが決定される。
たディスプレイ機器においては、その受像画面上のラス
タ開始時点は水平方向及び垂直方向共に同期信号によっ
てタイミングが決定される。
しかし、場合によっては、この同期信号によって定めら
れたタイミングとずれた時点でラスタを開始したい場合
がある。例えば、コンピュータ用ディスプレイ別器では
、コンビコータの種類によって同期信号と画像部分との
時間的位置関係がまちまちなので、ディスプレイ機器の
方としては、同期信号と画像の相対位置を自在に調整で
きる必要がある。
れたタイミングとずれた時点でラスタを開始したい場合
がある。例えば、コンピュータ用ディスプレイ別器では
、コンビコータの種類によって同期信号と画像部分との
時間的位置関係がまちまちなので、ディスプレイ機器の
方としては、同期信号と画像の相対位置を自在に調整で
きる必要がある。
寸なわら、第４図（Ａ）〜（Ｄ＞に示すように、画像信
号Ｓの同期信号Ｐｓに対して周期は同じで、かつ、時間
Ｔ１だ（〕位相が進んだパルスＰｓ＋ 、又は時間Ｔ２
だけ位相の遅れたパルスＰＳ２等の新しいパルスを生成
して、これらを新たにディスプレイ機器の同期信号とし
て供給し、ラスタ位置を定めることができれば好都合で
ある。これにより、新しい同期信号に対する画像信号Ｓ
の相対位置が変わるので、受像画面上の画像位置は自由
に調整できる。ここで、上記同期信号が例えば垂直同期
信号であるならば、画像は受像画面の上下方向に移動で
き、また、水平同期信号であるならば画像は受像画面の
左右方向に移動できる。
号Ｓの同期信号Ｐｓに対して周期は同じで、かつ、時間
Ｔ１だ（〕位相が進んだパルスＰｓ＋ 、又は時間Ｔ２
だけ位相の遅れたパルスＰＳ２等の新しいパルスを生成
して、これらを新たにディスプレイ機器の同期信号とし
て供給し、ラスタ位置を定めることができれば好都合で
ある。これにより、新しい同期信号に対する画像信号Ｓ
の相対位置が変わるので、受像画面上の画像位置は自由
に調整できる。ここで、上記同期信号が例えば垂直同期
信号であるならば、画像は受像画面の上下方向に移動で
き、また、水平同期信号であるならば画像は受像画面の
左右方向に移動できる。
第５図は、上記画像位置の調整機能を実現した従来のパ
ルス移相回路の一例のブロック系統図を示す。ここで、
単安定マルチバイブレータ１は入来する第６図（Ａ＞に
示す如き同期信号Ｐｓのパルス立上り時刻ｔａ及びｔｄ
等で立上り、かつ一定のパルス幅Ｔｗ＋を有する第６図
（Ｂ）に示す如きパルスＰａを発生して、単安定マルチ
バイブレータ２へ出力する。
ルス移相回路の一例のブロック系統図を示す。ここで、
単安定マルチバイブレータ１は入来する第６図（Ａ＞に
示す如き同期信号Ｐｓのパルス立上り時刻ｔａ及びｔｄ
等で立上り、かつ一定のパルス幅Ｔｗ＋を有する第６図
（Ｂ）に示す如きパルスＰａを発生して、単安定マルチ
バイブレータ２へ出力する。
単安定マルチバイブレータ２は、入来するパルスｐａの
立下り時刻ｔｃ等で立上り、かつ、パルス幅ＴＷ２を有
Ｊる第０図（Ｃ）に示す如きパルスｐｂを発生する。こ
のパルス幅ＴＷ２は時定数調整用の可変抵抗器３を調整
することによって変えられる。上記パルスｐｂは波形整
形回路４に供給され、そのパルス立下り時刻ｔｂ及びｔ
ｃ等で立上るパルスｐｃに波形整形されて出力される。
立下り時刻ｔｃ等で立上り、かつ、パルス幅ＴＷ２を有
Ｊる第０図（Ｃ）に示す如きパルスｐｂを発生する。こ
のパルス幅ＴＷ２は時定数調整用の可変抵抗器３を調整
することによって変えられる。上記パルスｐｂは波形整
形回路４に供給され、そのパルス立下り時刻ｔｂ及びｔ
ｃ等で立上るパルスｐｃに波形整形されて出力される。
このようにして、第６図（Ａ）及び（Ｄ）に示す如く、
同期信号Ｐｓと同一の周期Ｔｓ及び同程度のパルス幅を
有し、かつ、時間Δｔｇれたパルスｐｃが得られる。こ
こで、第６図（Ｃ）及び（Ｄ）にて破線で示す如く上記
可変抵抗器３を調整してパルスＰｂのパルス幅Ｔｄｚを
変えることにＪ：す、パルスＰｃを同期信号Ｐｓに対し
て遅れ位相から進み位相の状ｆｉｌまで自在に変えるこ
とができる。このパルスｐｃを同期信号として前記ディ
スプレイ機器に供給して、受像画面上のラスタを形成す
るようにすれば、前述の如く、画像位置を受像画面上の
上下方向又は左右方向に移動することができる。
同期信号Ｐｓと同一の周期Ｔｓ及び同程度のパルス幅を
有し、かつ、時間Δｔｇれたパルスｐｃが得られる。こ
こで、第６図（Ｃ）及び（Ｄ）にて破線で示す如く上記
可変抵抗器３を調整してパルスＰｂのパルス幅Ｔｄｚを
変えることにＪ：す、パルスＰｃを同期信号Ｐｓに対し
て遅れ位相から進み位相の状ｆｉｌまで自在に変えるこ
とができる。このパルスｐｃを同期信号として前記ディ
スプレイ機器に供給して、受像画面上のラスタを形成す
るようにすれば、前述の如く、画像位置を受像画面上の
上下方向又は左右方向に移動することができる。
発明が解決しようとする問題点
もし、一般のテレビジョンシステムのように同期信号Ｐ
ｓの周期Ｔｓが一定であるならば、上記の従来のパルス
移相回路で特に問題は起こらない。
ｓの周期Ｔｓが一定であるならば、上記の従来のパルス
移相回路で特に問題は起こらない。
しかるに、最近のコンピュータ機器や高精細度テレビジ
ョン等のように、例えば水平偏向周波数が１５ｋｌ−１
ｚから３０ｋｌ−１ｚ付近まで種々の水平偏向周波数を
持った映像ソースが８Ｗ在するようになると問題を生じ
る。
ョン等のように、例えば水平偏向周波数が１５ｋｌ−１
ｚから３０ｋｌ−１ｚ付近まで種々の水平偏向周波数を
持った映像ソースが８Ｗ在するようになると問題を生じ
る。
すなわち、第６図にＪ５いて、同期信号Ｐｓの周期Ｔｓ
に合わせて前記パルス幅Ｔｗ＋及びＴＷ２が定められで
いる状態において、次に、短い周期Ｔｓ’の同期信号を
伴った映像ソースに対応するとぎ、パルス幅Ｔｗ＋及び
Ｔｗｚの値がそのままであると、同期信号Ｐｓとパルス
ＰＣとの位相が大幅にずれてしまう。また、極端な場合
として、周期Ｔｓ’がパルス幅Ｔｗ＋より短くなった場
合、パルスＰａが発生しなくなり、回路全体が動作しな
くなることもある。従って、異なる同期信号周波数を有
する複数の映像入力に対応するディスプレイ機器では、
入力画像信号を切替える度にパルス幅Ｔｗ＋及びＴＷ２
の値も切替えないと正常な回路動作は期待できず、その
ため、回路や取扱方法が繁雑になってしまう等の問題点
があった。
に合わせて前記パルス幅Ｔｗ＋及びＴＷ２が定められで
いる状態において、次に、短い周期Ｔｓ’の同期信号を
伴った映像ソースに対応するとぎ、パルス幅Ｔｗ＋及び
Ｔｗｚの値がそのままであると、同期信号Ｐｓとパルス
ＰＣとの位相が大幅にずれてしまう。また、極端な場合
として、周期Ｔｓ’がパルス幅Ｔｗ＋より短くなった場
合、パルスＰａが発生しなくなり、回路全体が動作しな
くなることもある。従って、異なる同期信号周波数を有
する複数の映像入力に対応するディスプレイ機器では、
入力画像信号を切替える度にパルス幅Ｔｗ＋及びＴＷ２
の値も切替えないと正常な回路動作は期待できず、その
ため、回路や取扱方法が繁雑になってしまう等の問題点
があった。
そこで、本発明は、第１及び第２のパルス発生回路及び
コンパレータを夫々設けることにより、上記問題点を解
決したパルス移相回路を提供することを目的とする。
コンパレータを夫々設けることにより、上記問題点を解
決したパルス移相回路を提供することを目的とする。
問題点を解決するための手段
本発明になるパルス移相回路は、入力パルスによりトリ
ガされて第１のパルスを発生出力する第１のパルス発生
回路と、第１のパルス発生回路よりの第１のパルスによ
りトリガされて第２のパルスを発生出力する第２のパル
ス発生回路と、第１のパルスの出力平均電圧と予め設定
された基準電圧とをレベル比較して得た制ｔ２ＩＩ電圧
を第１のパルス発生回路に供給して入力パルスの周波数
の変化に拘らず第１のパルスのデユーティサイクルが常
に略一定になるよう第１のパルス発生回路の時定数を制
御すると共に、制御ｌ１１１ｉ圧を第２のパルス発生回
路に供給してその時定数を制御し制御電圧に応じたパル
ス幅の第２のパルスを出力させるコンパレータとより構
成される。
ガされて第１のパルスを発生出力する第１のパルス発生
回路と、第１のパルス発生回路よりの第１のパルスによ
りトリガされて第２のパルスを発生出力する第２のパル
ス発生回路と、第１のパルスの出力平均電圧と予め設定
された基準電圧とをレベル比較して得た制ｔ２ＩＩ電圧
を第１のパルス発生回路に供給して入力パルスの周波数
の変化に拘らず第１のパルスのデユーティサイクルが常
に略一定になるよう第１のパルス発生回路の時定数を制
御すると共に、制御ｌ１１１ｉ圧を第２のパルス発生回
路に供給してその時定数を制御し制御電圧に応じたパル
ス幅の第２のパルスを出力させるコンパレータとより構
成される。
作用
上記第１のパルス発生回路は、コンパレータの出力電圧
に応じて、その出力平均電圧がＭｒ！Ｉ−電圧と等しく
（すなわち、デユーティサイクルが常に一定となるよう
）制御された第１のパルスを発生して第２のパルス発生
回路へ出力する。第２のパルス発生回路は、コンパレー
タの出力電圧に応じたパルス幅を有する第２のパルスを
発生出力する。
に応じて、その出力平均電圧がＭｒ！Ｉ−電圧と等しく
（すなわち、デユーティサイクルが常に一定となるよう
）制御された第１のパルスを発生して第２のパルス発生
回路へ出力する。第２のパルス発生回路は、コンパレー
タの出力電圧に応じたパルス幅を有する第２のパルスを
発生出力する。
上記第２のパルスは、入力パルスと同一の周期を有して
おり、また、入力パルスと第２のパルスとの間には基準
電圧に比例した位相差が発生する。
おり、また、入力パルスと第２のパルスとの間には基準
電圧に比例した位相差が発生する。
従って、基準電圧が一定である限り、入力パルスと第２
のパルスとの位相差は略一定に保たれる。
のパルスとの位相差は略一定に保たれる。
次に、本発明回路の一実施例について、第１図〜第４図
と共に説明する。
と共に説明する。
実施例
第１図は本発明になるパルス移相回路の一実施例のブロ
ック系統図を示す。ここで、第２図（Ａ）及び（Ｂ）に
夫々示す如き前記画像信号Ｓの同期信号Ｐｓが入力端子
５を介して単安定マルチバイブレータ６に供給される。
ック系統図を示す。ここで、第２図（Ａ）及び（Ｂ）に
夫々示す如き前記画像信号Ｓの同期信号Ｐｓが入力端子
５を介して単安定マルチバイブレータ６に供給される。
単安定マルチバイブレーク６は、第２図（Ｃ）に示す如
き、周期Ｔ Ｓを有する同期信号Ｐｓの立上り時刻ｔ１
及びｔ４等で立上り、かつ、パルス幅Ｔｄ＋を有するパ
ルスＰ１を発生して、平滑回路７及び後述する単安定マ
ル°チバイブレータ１０へ夫々出力する。
き、周期Ｔ Ｓを有する同期信号Ｐｓの立上り時刻ｔ１
及びｔ４等で立上り、かつ、パルス幅Ｔｄ＋を有するパ
ルスＰ１を発生して、平滑回路７及び後述する単安定マ
ル°チバイブレータ１０へ夫々出力する。
平滑回路７は、抵抗Ｒ及びコンデンサＣで構成される公
知の平滑回路であり、入来するパルスＰ１を平滑して得
た直流電圧Ｅ１をコンパレータ８の第１の入力端子へ出
力する。この直流電圧Ｅ１は第２図（Ｃ）に示す如くパ
ルスＰ１の平均電圧に相当する。
知の平滑回路であり、入来するパルスＰ１を平滑して得
た直流電圧Ｅ１をコンパレータ８の第１の入力端子へ出
力する。この直流電圧Ｅ１は第２図（Ｃ）に示す如くパ
ルスＰ１の平均電圧に相当する。
コンパレータ８の第２の入力端子には、基準直流電圧源
９より予め設定された基準直流電圧Ｅｓが供給されてい
る。これにより、コンパレータ８は直流電圧Ｅ＋と基準
直流電圧Ｅｓとをレベル比較し、その比較結果に応じた
制御ｌＩ雷電圧ａを発生して前記単安定マルチバイブレ
ータ６に供給し、制御１ｆｆｉ圧Ｅｏに応じて、Ｅ＋
＝Ｅｓとなるよう（パルスＰ１のデユーティサイクルが
一定となるよう）パルスＰ１のパルス幅Ｔｄ＋を制御す
る。
９より予め設定された基準直流電圧Ｅｓが供給されてい
る。これにより、コンパレータ８は直流電圧Ｅ＋と基準
直流電圧Ｅｓとをレベル比較し、その比較結果に応じた
制御ｌＩ雷電圧ａを発生して前記単安定マルチバイブレ
ータ６に供給し、制御１ｆｆｉ圧Ｅｏに応じて、Ｅ＋
＝Ｅｓとなるよう（パルスＰ１のデユーティサイクルが
一定となるよう）パルスＰ１のパルス幅Ｔｄ＋を制御す
る。
従って、例えばパルスＰ１のハイレベル値が電源電圧Ｖ
ｃｃと等しく、かつ、基準直流電圧ＥｓがＥｓ ＝ （
１／２）Ｖｃ ｃであるとした場合、上記動作により、
パルスＰ１のパルス幅Ｔｄ＋はＴｄ ＋ ＝ （１／２
）Ｔｓとなるよう制御される。
ｃｃと等しく、かつ、基準直流電圧ＥｓがＥｓ ＝ （
１／２）Ｖｃ ｃであるとした場合、上記動作により、
パルスＰ１のパルス幅Ｔｄ＋はＴｄ ＋ ＝ （１／２
）Ｔｓとなるよう制御される。
そして、このパルスＰ１のデユーティ４Ｊイクルの値は
基準直流電圧Ｅｓの値を変化させることにより、調整さ
れる。
基準直流電圧Ｅｓの値を変化させることにより、調整さ
れる。
一方、単安定マルチバイブレータ１０は入来するパルス
Ｐ１に応じて、第２図（Ｄ＞示す如く、パルスＰ１の立
下り時刻ｔ３及びｔ６等で立上り、かつ、パルス幅ｔｄ
２を有するパルスＰ２を発生して波形整形回路１１へ出
力する。
Ｐ１に応じて、第２図（Ｄ＞示す如く、パルスＰ１の立
下り時刻ｔ３及びｔ６等で立上り、かつ、パルス幅ｔｄ
２を有するパルスＰ２を発生して波形整形回路１１へ出
力する。
ここで、中空室マルチバイブレータ１ｏは、後述する如
く前記単安定マルチバイブレータ６と同様に上記制御電
圧Ｅｏに従ってコンデンサの充電又は放電による時定数
が変化し、よって、その出力パルス幅が変化するよう構
成されているが、単安定マルチバイブレータ６及び１０
に夫々接続されているコンデンサＣ１及びＣ２の容量値
が同じとは限らず、パルス幅Ｔｄ＋ とパルス幅Ｔｄ２
とは互いに異なることがある。また、第２図（Ｂ）〜（
Ｄ）に示すように、パルスＰ１の周期（時刻ｔ１〜ｔ４
又は時刻ｔ３〜ｔ６等）及びパルスＰ２の周期（時刻ｔ
２〜ｔｓ又は時刻ｔ３〜ｔ６等）は同期信号Ｐｓの周期
Ｔｓに等しい。
く前記単安定マルチバイブレータ６と同様に上記制御電
圧Ｅｏに従ってコンデンサの充電又は放電による時定数
が変化し、よって、その出力パルス幅が変化するよう構
成されているが、単安定マルチバイブレータ６及び１０
に夫々接続されているコンデンサＣ１及びＣ２の容量値
が同じとは限らず、パルス幅Ｔｄ＋ とパルス幅Ｔｄ２
とは互いに異なることがある。また、第２図（Ｂ）〜（
Ｄ）に示すように、パルスＰ１の周期（時刻ｔ１〜ｔ４
又は時刻ｔ３〜ｔ６等）及びパルスＰ２の周期（時刻ｔ
２〜ｔｓ又は時刻ｔ３〜ｔ６等）は同期信号Ｐｓの周期
Ｔｓに等しい。
次に、波形整形回路１１は、第２図（Ｅ）示す如く、入
来するパルスＰ２の立下り時刻ｔ２及びｔ５等で立上り
、かつ、前記同期信号Ｐｓと略等しいパルス幅を有する
パルスＰｓ’ を発生して出力端子１２へ出力する。こ
のパルスＰｓ’ は同期信号Ｐｓと等しい周期Ｔｓを有
しており、また、時刻ｔ１〜ｔ２及びｔ４〜ｔ５等に示
す如く、同期信号Ｐｓよりも時間へＴ位相が遅れている
。
来するパルスＰ２の立下り時刻ｔ２及びｔ５等で立上り
、かつ、前記同期信号Ｐｓと略等しいパルス幅を有する
パルスＰｓ’ を発生して出力端子１２へ出力する。こ
のパルスＰｓ’ は同期信号Ｐｓと等しい周期Ｔｓを有
しており、また、時刻ｔ１〜ｔ２及びｔ４〜ｔ５等に示
す如く、同期信号Ｐｓよりも時間へＴ位相が遅れている
。
このようにして、同期信号Ｐｓと等しい周期Ｔｓを有し
、かつ、位相の異なるパルスＰｓ’が得られる。また、
上記パルスＰ＋ 、Ｒ２及びＰｓ’の周期は同期信号Ｐ
ｓの周期Ｔｓが変化すれば、それに追従して、変化する
ことは勿論である。
、かつ、位相の異なるパルスＰｓ’が得られる。また、
上記パルスＰ＋ 、Ｒ２及びＰｓ’の周期は同期信号Ｐ
ｓの周期Ｔｓが変化すれば、それに追従して、変化する
ことは勿論である。
さらに、本実施例では、基準直流電圧Ｅｓの電圧値を変
化させることにより、前記パルス幅Ｔｄ＋及びＴｄ２を
変化させることができ、よって、同期信号Ｐｓに対する
パルスＰｓ’ の位相を遅れの状態から進みの状態まで
自在に変えることができる。
化させることにより、前記パルス幅Ｔｄ＋及びＴｄ２を
変化させることができ、よって、同期信号Ｐｓに対する
パルスＰｓ’ の位相を遅れの状態から進みの状態まで
自在に変えることができる。
そして、上記パルスＰｓ’を改めて新しい同期信号とし
て、ディスプレイ機器の偏向回路等を動作させれば、画
像信号Ｓと新たな同明信号ＰＳ′との相対位置関係を変
えることができ、よって、画像位置は受像画面上の任意
の位置に定めることができる。
て、ディスプレイ機器の偏向回路等を動作させれば、画
像信号Ｓと新たな同明信号ＰＳ′との相対位置関係を変
えることができ、よって、画像位置は受像画面上の任意
の位置に定めることができる。
なお、本発明回路の次段に接続される上記偏向回路等が
、入来する同期信号の負方向のエツジ（すなわち、同期
信号の立下り部分）によってトリガされるタイプの回路
であれば、前記波形整形回路１１を省略して、パルスＰ
２により直接同期をかけるよう構成してもよい。
、入来する同期信号の負方向のエツジ（すなわち、同期
信号の立下り部分）によってトリガされるタイプの回路
であれば、前記波形整形回路１１を省略して、パルスＰ
２により直接同期をかけるよう構成してもよい。
第３図は、本発明回路の具体的な回路系統図を示す。同
図中、第１図と同一構成部分には同一の符号を付し、そ
の説明を適宜省略する。この第３図図示回路系統は、前
記第１図図示ブロック系統に比べて、前記コンパレータ
８の代わりに演算増幅器８′を用い、またＮＰＮトラン
ジスタＱ１、ＰＮＰトランジスタＱ２及び抵抗Ｒ＋ 、
Ｒ２よりなる定電流回路１３と、ＮＰＮトランジスタＱ
３、ＰＮＰトランジスタＱ４及び抵抗Ｒ３、Ｒ４よりな
る定電流回路１４とを新たに設け、さらに、前記波形整
形回路１１として結合コンデンサＣ３、ＰＮＰＩ−ラン
ジスタＱ５及び抵抗Ｒｓ 、Ｒｓを設けた点に特徴を有
する。
図中、第１図と同一構成部分には同一の符号を付し、そ
の説明を適宜省略する。この第３図図示回路系統は、前
記第１図図示ブロック系統に比べて、前記コンパレータ
８の代わりに演算増幅器８′を用い、またＮＰＮトラン
ジスタＱ１、ＰＮＰトランジスタＱ２及び抵抗Ｒ＋ 、
Ｒ２よりなる定電流回路１３と、ＮＰＮトランジスタＱ
３、ＰＮＰトランジスタＱ４及び抵抗Ｒ３、Ｒ４よりな
る定電流回路１４とを新たに設け、さらに、前記波形整
形回路１１として結合コンデンサＣ３、ＰＮＰＩ−ラン
ジスタＱ５及び抵抗Ｒｓ 、Ｒｓを設けた点に特徴を有
する。
なお、単安定マルチバイブレータ６及び１０として、例
えば松下電子工業株式会社製作の型式ＭＮ４５３８Ｂな
る集積回路を利用している。
えば松下電子工業株式会社製作の型式ＭＮ４５３８Ｂな
る集積回路を利用している。
まず、第３図図示回路系統の構成を説明するに、前記平
滑回路になる抵抗Ｒ及びコンデンサＣの接続点は演算増
幅器８′の反転入力端子に接続される。一方、電源電圧
Ｖｃｃを供給する電源ライン１５は抵抗Ｒ７、可変抵抗
Ｒ８及び抵抗Ｒ９を直列に介して接地されており、上記
演算増幅器８′の非反転入力端子はスライダー１６を介
して、上記可変抵抗Ｒ８に接続される。これにより、演
算増幅器８′の反転入力端子には前記直流電圧Ｅ１が供
給され、非反転入力端子には電源電圧Ｖｃｃを抵抗Ｒ７
〜Ｒ９により分圧して得た前記基準電圧Ｅｓが供給され
る。ここで、スライダー１６を矢印へ方向に移動させる
と、Ｍ準電圧Ｅｓは増大し、矢印Ｂ方向に移動させると
基準電圧Ｅｓは減少する。
滑回路になる抵抗Ｒ及びコンデンサＣの接続点は演算増
幅器８′の反転入力端子に接続される。一方、電源電圧
Ｖｃｃを供給する電源ライン１５は抵抗Ｒ７、可変抵抗
Ｒ８及び抵抗Ｒ９を直列に介して接地されており、上記
演算増幅器８′の非反転入力端子はスライダー１６を介
して、上記可変抵抗Ｒ８に接続される。これにより、演
算増幅器８′の反転入力端子には前記直流電圧Ｅ１が供
給され、非反転入力端子には電源電圧Ｖｃｃを抵抗Ｒ７
〜Ｒ９により分圧して得た前記基準電圧Ｅｓが供給され
る。ここで、スライダー１６を矢印へ方向に移動させる
と、Ｍ準電圧Ｅｓは増大し、矢印Ｂ方向に移動させると
基準電圧Ｅｓは減少する。
演算増幅器８′の出力端は前記トランジスタＱ１及びＱ
３の夫々のベースに接続される。トランジスタＱ１のコ
レクタは電源ライン１５に接続され、そのエミッタはト
ランジスタＱ２のベースに接続されると共に、抵抗Ｒ＋
を介して接地される。また、トランジスタＱ２のエミッ
タは抵抗Ｒ２を介して電源ライン１５に接続され、その
コレクタは前記単安定マルチバイブレータ６に接続され
ると共に、コンデンサＣ１を介して接地される。
３の夫々のベースに接続される。トランジスタＱ１のコ
レクタは電源ライン１５に接続され、そのエミッタはト
ランジスタＱ２のベースに接続されると共に、抵抗Ｒ＋
を介して接地される。また、トランジスタＱ２のエミッ
タは抵抗Ｒ２を介して電源ライン１５に接続され、その
コレクタは前記単安定マルチバイブレータ６に接続され
ると共に、コンデンサＣ１を介して接地される。
一方、トランジスタＱ３のコレクタは電源ライン１５に
接続され、そのエミッタはトランジスタＱ４のベースに
接続されると共に、抵抗Ｒ３を介して接地される。また
、トランジスタＱ４のエミッタは抵抗Ｒ４を介して電源
ライン１５に接続され、そのコレクタは前記単安定マル
チバイブレータ１０に接続されると共に、コンデンサＣ
２を介して接地される。
接続され、そのエミッタはトランジスタＱ４のベースに
接続されると共に、抵抗Ｒ３を介して接地される。また
、トランジスタＱ４のエミッタは抵抗Ｒ４を介して電源
ライン１５に接続され、そのコレクタは前記単安定マル
チバイブレータ１０に接続されると共に、コンデンサＣ
２を介して接地される。
上記単安定マルグ〜バイブレータ１０の出力端は結合コ
ンデンサＣ３を介してＰＮＰトランジスタＱ５のベース
に接続される。トランジスタＱ５のエミッタは前記電源
ライン１５に接続され、またそのエミッターベース間に
は抵抗Ｒ５が接続され、さらにそのコレクタは出力端子
１７に接続されると共に、抵抗Ｒ６を介して接地される
。
ンデンサＣ３を介してＰＮＰトランジスタＱ５のベース
に接続される。トランジスタＱ５のエミッタは前記電源
ライン１５に接続され、またそのエミッターベース間に
は抵抗Ｒ５が接続され、さらにそのコレクタは出力端子
１７に接続されると共に、抵抗Ｒ６を介して接地される
。
ところで、コンデンサＣ１及びＣ２は夫々前記の如く、
単安定マルチバイブレータ６及び１０の時定数を決定す
るコンデンサであって、その充電の上昇波形によって前
記パルス幅Ｔｄ＋及びＴｄｚが決定される。また、演算
増幅器８′は供給される直流電圧Ｅ１及び基準直流電圧
Ｅｓを比較して、Ｅ＋ ＞Ｅｓならばその出力側ｔＩＩ
ｌ電圧Ｅ。
単安定マルチバイブレータ６及び１０の時定数を決定す
るコンデンサであって、その充電の上昇波形によって前
記パルス幅Ｔｄ＋及びＴｄｚが決定される。また、演算
増幅器８′は供給される直流電圧Ｅ１及び基準直流電圧
Ｅｓを比較して、Ｅ＋ ＞Ｅｓならばその出力側ｔＩＩ
ｌ電圧Ｅ。
は低下し、Ｅ＋ ＞Ｅｓならば制御電圧Ｅｏは増加する
。
。
次に、第３図図示回路系統の動作について説明するに、
トランジスタＱ１及びＣ２のベース−エミッタ［圧を夫
々Ｖｂａｌ及びＶｂｅ２と表わすと、トランジスタＱ１
のエミッタ電圧Ｖｅ＋は（１）式のように表わされる。
トランジスタＱ１及びＣ２のベース−エミッタ［圧を夫
々Ｖｂａｌ及びＶｂｅ２と表わすと、トランジスタＱ１
のエミッタ電圧Ｖｅ＋は（１）式のように表わされる。
Ｖｅ １＝ Ｅ ｏ −Ｖｌ）ｅ＋
（１）また、（１）式よりトランジスタＱ
２のエミッタ電圧Ｖｅ２は０式のように表わされる。
（１）また、（１）式よりトランジスタＱ
２のエミッタ電圧Ｖｅ２は０式のように表わされる。
’Ｊｅ ２ ＝Ｖｅ Ｉ ＋ ｙｂｅ、。
＝Ｅｏ −Ｖｂｅ＋−１−Ｖｂｅ２（２）従って、トラ
ンジスタＱ＋及びＣ２の特性が略揃っており、Ｖ ｂｅ
＋ ＝ Ｖ ｂ０２であれば、０式よりＥｏ ＝ＶＯ２
どなる。よって、抵抗Ｒ２の抵抗値をｒと表わすと、ト
ランジスタＱ２のエミッタ電流ｆｅ２は０式のように表
わされる。
ンジスタＱ＋及びＣ２の特性が略揃っており、Ｖ ｂｅ
＋ ＝ Ｖ ｂ０２であれば、０式よりＥｏ ＝ＶＯ２
どなる。よって、抵抗Ｒ２の抵抗値をｒと表わすと、ト
ランジスタＱ２のエミッタ電流ｆｅ２は０式のように表
わされる。
ｌｅ ２ ＝ （Ｖｃ ｃ −Ｅｏ ）／ｒ
（Ｅｌ上記エミッタ電流Ｉｅ２はトランジスタＱ２のエ
ミッターコレクタ間を介してコンデンサＣ１に流れ、こ
れを充電する。この結果、Ｅ＋ ＞Ｅｓであると制御電
圧Ｅ０が低下するため、０式の関係により、コンデンサ
Ｃ１の充電電流ｆｅ２は増加し、コンデンサＣ１の充電
が急峻になり、よって、前記パルスＰ＋のパルス幅Ｔｄ
＋が狭（なり、Ｐｌの平滑直流電圧Ｅ１が低下する。こ
の動作は上記直流電圧Ｅ１が低下して、基準直流電圧Ｅ
ｓと一致するまで行なわれる。従って、パルスＰ１のデ
ユーティサイクルは基準直流電圧Ｅｓの大小に応じて変
化し、同期信号Ｐｓの周波数には無関係となる。
（Ｅｌ上記エミッタ電流Ｉｅ２はトランジスタＱ２のエ
ミッターコレクタ間を介してコンデンサＣ１に流れ、こ
れを充電する。この結果、Ｅ＋ ＞Ｅｓであると制御電
圧Ｅ０が低下するため、０式の関係により、コンデンサ
Ｃ１の充電電流ｆｅ２は増加し、コンデンサＣ１の充電
が急峻になり、よって、前記パルスＰ＋のパルス幅Ｔｄ
＋が狭（なり、Ｐｌの平滑直流電圧Ｅ１が低下する。こ
の動作は上記直流電圧Ｅ１が低下して、基準直流電圧Ｅ
ｓと一致するまで行なわれる。従って、パルスＰ１のデ
ユーティサイクルは基準直流電圧Ｅｓの大小に応じて変
化し、同期信号Ｐｓの周波数には無関係となる。
上記とは逆に、Ｅ＋ ＜Ｅｓであると、制ｗＪ電圧Ｅｏ
が増加するため、０式の関係により、コンデンサＣ１の
充電電流１０２は低下し、コンデンサＣ１の充電がＩ！
！慢になり、よって、パルス幅Ｔｄ＋が広くなり、直流
電圧Ｅ＋は増加する。この動作は直流電圧Ｅ１が増加し
て、基準電圧Ｅｓと一致するまで行なわれる。
が増加するため、０式の関係により、コンデンサＣ１の
充電電流１０２は低下し、コンデンサＣ１の充電がＩ！
！慢になり、よって、パルス幅Ｔｄ＋が広くなり、直流
電圧Ｅ＋は増加する。この動作は直流電圧Ｅ１が増加し
て、基準電圧Ｅｓと一致するまで行なわれる。
このように、直流電圧Ｅ１が常に基準電圧Ｅｓと一致す
るよう制御されて、結局基準電圧Ｅｓに応じて、単安定
マルチバイブレータ６の出力パルスＰＩのパルス幅Ｔｄ
＋が決定される。
るよう制御されて、結局基準電圧Ｅｓに応じて、単安定
マルチバイブレータ６の出力パルスＰＩのパルス幅Ｔｄ
＋が決定される。
一方、上記と同様の動作が定電流回路１４でも行なわれ
て、前記コンデンサＣ１の充電電流Ｉｅ２に比例した充
電電流がコンデンサＣ２にも供給され、この結果、単安
定マルチバイブレータ１０の出力パルスＰ２のパルス幅
王ｄ２は上記パルスＰ１のパルス幅Ｔｄ＋に比例して変
化する。
て、前記コンデンサＣ１の充電電流Ｉｅ２に比例した充
電電流がコンデンサＣ２にも供給され、この結果、単安
定マルチバイブレータ１０の出力パルスＰ２のパルス幅
王ｄ２は上記パルスＰ１のパルス幅Ｔｄ＋に比例して変
化する。
従って、パルスＰ２のパルス幅Ｔｄ２も基準電圧Ｅｓに
応じて決定される。
応じて決定される。
上記パルスＰ２は結合コンデン’Ｊ−Ｃ３及び抵抗Ｒ５
よりなる微分回路で微分されて、トランジスタＱ５のベ
ースに供給される。従って、トランジスタＱｓはパルス
Ｐ２の立下りのエツジ部分から後ろの僅かな時間だけオ
ンされて、その期間トランジスタＱ５のコレクタより抵
抗Ｒ６に電流が流されて出力端子１７へ前記第２図（Ｄ
）に示す如ぎ正極性のパルスＰｓ’ が出力される。
よりなる微分回路で微分されて、トランジスタＱ５のベ
ースに供給される。従って、トランジスタＱｓはパルス
Ｐ２の立下りのエツジ部分から後ろの僅かな時間だけオ
ンされて、その期間トランジスタＱ５のコレクタより抵
抗Ｒ６に電流が流されて出力端子１７へ前記第２図（Ｄ
）に示す如ぎ正極性のパルスＰｓ’ が出力される。
このように、前記スライダー１６を移動させて、基準電
圧Ｅｓを変化させることにより、パルスＰ１及びＰ２の
パルス幅Ｔｄ＋及びＴｄｚも基準電圧Ｅｓに比例して変
化させることができ、よって、前記の如く、パルスＰｓ
’の同期信号Ｐｓに対する位相を遅れ状態から進み状態
まで自在に設定できる。また、その際のパルスＰｓ′と
同期信号Ｐｓとの位相関係は同期信号Ｐｓの周期Ｔｓに
はほとんど影響されない。
圧Ｅｓを変化させることにより、パルスＰ１及びＰ２の
パルス幅Ｔｄ＋及びＴｄｚも基準電圧Ｅｓに比例して変
化させることができ、よって、前記の如く、パルスＰｓ
’の同期信号Ｐｓに対する位相を遅れ状態から進み状態
まで自在に設定できる。また、その際のパルスＰｓ′と
同期信号Ｐｓとの位相関係は同期信号Ｐｓの周期Ｔｓに
はほとんど影響されない。
なお、第１図図示プロツク系統中波形整形回路１１は通
常の単安定マルチバイブレータでもよく、従って、第３
図図示回路系統中のコンデンサＣ３，１−ランジスタＱ
５及び抵抗Ｒｓ 、Ｒｓより構成した波形整形回路も通
常の単安定マルチバイブレークでもよいことは勿論であ
る。
常の単安定マルチバイブレータでもよく、従って、第３
図図示回路系統中のコンデンサＣ３，１−ランジスタＱ
５及び抵抗Ｒｓ 、Ｒｓより構成した波形整形回路も通
常の単安定マルチバイブレークでもよいことは勿論であ
る。
発明の効果
上述の如く、本発明によれば、第１及び第２のパルス発
生回路及びコンパレータを夫々設けたので、第１の単安
定マルチバイブレータ（第１のパルス発生回路）の入力
同期信号の周期の変化に影響されず、同期信号に対する
位相関係が遅れから進みの状態まで連続的に変化する出
力パルスを作ることができ、よって、本発明回路を例え
ば複数の同期信号周期に対応する受像管ディスプレイ機
器の同期信号移相回路等に応用して、受像画面上の画像
位置を同期信号周波数の変化に拘らず最適な位置に調整
できる等の特長を有する。
生回路及びコンパレータを夫々設けたので、第１の単安
定マルチバイブレータ（第１のパルス発生回路）の入力
同期信号の周期の変化に影響されず、同期信号に対する
位相関係が遅れから進みの状態まで連続的に変化する出
力パルスを作ることができ、よって、本発明回路を例え
ば複数の同期信号周期に対応する受像管ディスプレイ機
器の同期信号移相回路等に応用して、受像画面上の画像
位置を同期信号周波数の変化に拘らず最適な位置に調整
できる等の特長を有する。
第１図及び第３図は夫々本発明になるパルス移相回路の
一実施例を示すブロック系統図及び具体的な回路系統図
、第２図は本発明回路の動作説明用信号波形図、第４図
はパルス移相回路の基本的な動作説明図、第５図及び第
６図は夫々従来のパルス移相回路の一例を示すブロック
系統図及びその動作説明用信号波形図である。 ５・・・同期信号入力端子、６，１０・・・単安定マル
チバイブレータ、７・・・平滑回路、８・・・コンパレ
ータ、８′・・・演算増幅器、９・・・基準直流電圧源
、１１・・・波形整形回路、１２．１７・・・出力端子
、１３．１４・・・定電流回路、１５・・・電源ライン
、１６・・・スライダー、Ｃ，Ｃ＋ 、Ｃ２・・・コン
デンサ、Ｃ３・・・結合コンデンサ、０１〜Ｑ５・・・
トランジスタ、Ｒ，Ｒ＋ −Ｒｙ 、Ｒ９・・・抵抗、
Ｒ８・・・可変抵抗。 特許出願人 日本ビクター株式会社 第１図 第２図 第５図 第６図
一実施例を示すブロック系統図及び具体的な回路系統図
、第２図は本発明回路の動作説明用信号波形図、第４図
はパルス移相回路の基本的な動作説明図、第５図及び第
６図は夫々従来のパルス移相回路の一例を示すブロック
系統図及びその動作説明用信号波形図である。 ５・・・同期信号入力端子、６，１０・・・単安定マル
チバイブレータ、７・・・平滑回路、８・・・コンパレ
ータ、８′・・・演算増幅器、９・・・基準直流電圧源
、１１・・・波形整形回路、１２．１７・・・出力端子
、１３．１４・・・定電流回路、１５・・・電源ライン
、１６・・・スライダー、Ｃ，Ｃ＋ 、Ｃ２・・・コン
デンサ、Ｃ３・・・結合コンデンサ、０１〜Ｑ５・・・
トランジスタ、Ｒ，Ｒ＋ −Ｒｙ 、Ｒ９・・・抵抗、
Ｒ８・・・可変抵抗。 特許出願人 日本ビクター株式会社 第１図 第２図 第５図 第６図
Claims (2)
- （１）入力パルスによりトリガされて第１のパルスを発
生出力する第１のパルス発生回路と、該第１のパルス発
生回路よりの該第１のパルスによりトリガされて第２の
パルスを発生出力する第２のパルス発生回路と、該第１
のパルスの出力平均電圧と予め設定された基準電圧とを
レベル比較して得た制御電圧を該第１のパルス発生回路
に供給して該入力パルスの周波数の変化に拘らず該第１
のパルスのデューティサイクルが常に略一定になるよう
該第１のパルス発生回路の時定数を制御すると共に、該
制御電圧を該第２のパルス発生回路に供給してその時定
数を制御し該制御電圧に応じたパルス幅の該第２のパル
スを出力させるコンパレータとよりなり、該入力パルス
の周波数の変化に拘らず、該入力パルスと該第２のパル
スとの位相差が略一定となるようにしたことを特徴とす
るパルス移相回路。 - （２）該基準電圧を調節することにより、該入力パルス
の周波数の変化に拘らず、該入力パルスと該第２のパル
スとの位相差を常に同じ割合で自在に調整するようにし
た該基準電圧の調整手段を有することを特徴とする特許
請求の範囲第１項記載のパルス移相回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60277436A JPS62136915A (ja) | 1985-12-10 | 1985-12-10 | パルス移相回路 |
| KR1019860009576A KR900007613B1 (ko) | 1985-12-10 | 1986-11-13 | 펄스 이상 회로 |
| GB8627606A GB2183954B (en) | 1985-12-10 | 1986-11-19 | Phase shifting circuit for pulse signals |
| US06/939,631 US4746819A (en) | 1985-12-10 | 1986-12-09 | Phase shifting circuit for pulse signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60277436A JPS62136915A (ja) | 1985-12-10 | 1985-12-10 | パルス移相回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62136915A true JPS62136915A (ja) | 1987-06-19 |
Family
ID=17583535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60277436A Pending JPS62136915A (ja) | 1985-12-10 | 1985-12-10 | パルス移相回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4746819A (ja) |
| JP (1) | JPS62136915A (ja) |
| KR (1) | KR900007613B1 (ja) |
| GB (1) | GB2183954B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290728U (ja) * | 1988-12-29 | 1990-07-18 | ||
| JP2008311926A (ja) * | 2007-06-14 | 2008-12-25 | Nec Electronics Corp | パルス発生回路 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129670A (ja) * | 1987-11-16 | 1989-05-22 | Matsushita Electric Ind Co Ltd | 位相調整回路 |
| US5465062A (en) * | 1990-04-30 | 1995-11-07 | Rohm Corporation | Transition detector circuit |
| US5157277A (en) * | 1990-12-28 | 1992-10-20 | Compaq Computer Corporation | Clock buffer with adjustable delay and fixed duty cycle output |
| KR100393317B1 (ko) * | 1994-02-15 | 2003-10-23 | 람버스 인코포레이티드 | 지연동기루프 |
| JPH0832425A (ja) * | 1994-07-18 | 1996-02-02 | Fujitsu Ltd | データ読み取りタイミング可変回路 |
| JPH11505987A (ja) | 1995-05-26 | 1999-05-25 | ランバス・インコーポレーテッド | 直交クロック発生器内で使用される移相器 |
| JP2000124963A (ja) * | 1998-10-19 | 2000-04-28 | Alps Electric Co Ltd | ベースバンド信号処理回路 |
| DE10043730C1 (de) * | 2000-09-05 | 2002-04-18 | Infineon Technologies Ag | Verfahren und Vorrichtung zur zeitlichen Korrektur eines Datensignals |
| KR20120068312A (ko) * | 2010-12-17 | 2012-06-27 | 에스케이하이닉스 주식회사 | 펄스 신호 생성 회로와 그의 동작 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524740B2 (ja) * | 1972-12-06 | 1977-02-07 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3646370A (en) * | 1970-07-06 | 1972-02-29 | Honeywell Inc | Stabilized monostable delay multivibrator or one-shot apparatus |
| US3713145A (en) * | 1970-11-09 | 1973-01-23 | Motorola Inc | Pulse width control for radar transponders |
| US3935392A (en) * | 1974-01-17 | 1976-01-27 | Smith Lloyd M | Dial pulse detection method and apparatus |
| GB1493611A (en) * | 1974-06-06 | 1977-11-30 | Quantel Ltd | Phase shifters |
| DE2933322C2 (de) * | 1979-08-17 | 1982-02-18 | Wandel & Goltermann Gmbh & Co, 7412 Eningen | Schaltungsanordnung zum Ableiten eines Bittaktsignals aus einem Digitalsignal |
-
1985
- 1985-12-10 JP JP60277436A patent/JPS62136915A/ja active Pending
-
1986
- 1986-11-13 KR KR1019860009576A patent/KR900007613B1/ko not_active IP Right Cessation
- 1986-11-19 GB GB8627606A patent/GB2183954B/en not_active Expired
- 1986-12-09 US US06/939,631 patent/US4746819A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524740B2 (ja) * | 1972-12-06 | 1977-02-07 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290728U (ja) * | 1988-12-29 | 1990-07-18 | ||
| JP2008311926A (ja) * | 2007-06-14 | 2008-12-25 | Nec Electronics Corp | パルス発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR870006769A (ko) | 1987-07-14 |
| KR900007613B1 (ko) | 1990-10-17 |
| GB8627606D0 (en) | 1986-12-17 |
| GB2183954B (en) | 1989-10-11 |
| US4746819A (en) | 1988-05-24 |
| GB2183954A (en) | 1987-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62136915A (ja) | パルス移相回路 | |
| JP2716495B2 (ja) | 画像管用の偏向回路 | |
| FI69946C (fi) | Kopplat slingfilter foer frekvens- och faskontroll i vilket forskjutningsspaenningen upphaevs | |
| GB2217960A (en) | Deflection current correction circuit with service switch | |
| JPH067631Y2 (ja) | 映像信号処理回路 | |
| US5703445A (en) | Sawtooth generator with disturbance signal rejection for a deflection apparatus | |
| KR0161400B1 (ko) | 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치 | |
| JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
| KR100255905B1 (ko) | 위치 조정 회로 | |
| US4849830A (en) | Picture stabilizing circuit for generating a forced synchronizing signal | |
| JP3520096B2 (ja) | ビデオ表示器偏向装置 | |
| US4549118A (en) | Step waveform generator and CRT vertical timebase incorporating such a generator | |
| JPS62216588A (ja) | 水平位相シフト回路 | |
| JPH0670192A (ja) | ビデオ表示器偏向装置 | |
| JPS6377215A (ja) | パルス移相回路 | |
| JPS5825632Y2 (ja) | 高圧発生装置 | |
| JP2861046B2 (ja) | 水平偏向幅検出回路 | |
| KR850001618Y1 (ko) | 텔레비젼 수평발진기 위상제어 장치 | |
| JPH0746068Y2 (ja) | パルス幅変調方式電源の周波数同期回路 | |
| JPS63314990A (ja) | 水平位相切換え回路 | |
| JPH079491Y2 (ja) | ダイナミックコンバーゼンス回路 | |
| KR880001271Y1 (ko) | 방송 장비의 직선성 조정용 계측회로 | |
| US2552060A (en) | Television circuits | |
| JPS584868B2 (ja) | テレビション送像用フイルム走査同期装置 | |
| JPS6317489A (ja) | 垂直同期回路 |