JPS62136851A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に関し、特に高耐圧特性が要求され
るバイポーラ型半導体装置に係る。

〔発明の技術的背景〕

バイポーラ型半導体装置のＰＮ接合による素子分離技術
には、基板側とエピタキシャル層表面側からの両方向拡
散により素子分離領域を形成する技術が知られており、
この技術では第２図に示すような構造が得られる。第２
図において、例えばｐ型シリコン基板１とｎ型エピタキ
シャル層４と　　。

の境界部にはｎ＋型埋込み領域２及びｐ型埋込み素子分
離領域３がそれぞれ選択的に形成され、エピタキシャル
層４表面側からはｐ型素子分離領域５が面記埋込み素子
弁ｌ領域３と一体となるように形成されている。

この技術を用いれば、素子分離領域を形成するための拡
散時間が短くてすみ、しかも素子弁ｓｉ域の横方向への
広がりを抑制できるという長所があるため、広く採用さ
れている。

〔背景技術の問題点〕

上述した従来の素子分離技術を用いた場合の問角点を第
３図（ａ）〜（Ｃ）に示す製造方法を参照しながら詳細
に説明する。

まず、ｐ型シリコン基板１表面にｎ＋型埋込み＠２及び
ｐ型埋込み素子分離領域３をそれぞれ選択的に形成する
。前記ｎ＋型埋込み層２は、寄生トランジスタの影響を
小さくし、コレクタシリーズ抵抗を低減する目的で形成
される。なお、特に高出力トランジスタや高速動作を要
求されるトランジスタでは、コレクタシリーズ抵抗を低
くするために、ｎ＋型埋込み層２の不純物としてはシリ
コンとの固溶濃度が高いＡｓが用いられる（第３図（ａ
）図示）。

次に、基板１表面にｎ型エピタキシャル１１４を形成す
ると、ｎ＋型埋込み層２及びｐ型埋込み素子分離領域３
からそれぞれこれらの領域が形成されていない基板１の
ｉａｌ＋ｉ！へ不純物の飛散（オートドーピング）が生
じる。このオートドーピングが生じた領域がｐ型となる
か、ｎ型となるかは、ｎ＋型埋込み領域２とｐ型埋込み
素子分離領域３との面積の比率等によって決まるが、通
常ｐ型埋込み素子分離領域３の面積が広いので、オート
ドーピング＠１１はｐ型となる。例えば、比抵抗６〜９
Ω・ｃｒｔｒのｐ型シリコン基板１にＡｓ１１度１０１
９〜１０２１／ｃｍ３のｎ＋型埋込み層２と８１１度１
０１８〜１０１９／ｃｍ３のｐ型埋込み素子分離領域３
とを形成し、厚さ１０〜１４岬、層抵抗３〜４Ω・ｃｒ
ｔｔのｎ型エピタキシャル層４を形成した場合、基板１
及びｐ型埋込み素子分離領域３上にｐ型のオートドーピ
ング層１１が形成される（同図（ｂ）図示。図中の矢印
はオートドーピングの様子を示す）。

次いで、エピタキシャル素子４表面側からボロンを拡散
することにより、ｐ型素子分ｍ領域５及びベース領域あ
るいは抵抗として用いられるｐ型拡散層１２を形成する
。これにより、前記ｐ型埋込み素子分離領域３とｐ型素
子分離領域５とが一体化した素子分離領域が形成される
。この際、ｐ型オートドーピング層１１の不純物も上方
へ拡散する。なお、図示しないが、オートドーピング層
１１は当然基板１側へも拡がっている（同図＜Ｃ）図示
）。

上記のような不純物の拡散を説明するために、第３図（
Ｃ）のＶＴ　−ＶＩ　”線に沿う不純物の濃度プロファ
イルを第６図（ａ）及び（ｂ）に示す。なお、第６図（
ａ）はエピタキシャル層形成直後（第３図（ｂ）図示の
状態に対応する）、第６図（ｂ）は素子分離領域形成後
（第３図（Ｃ）図示の状態に対応する）の濃度ブロフ？
イルをそれぞれ示す。

第６図（ａ）に示すように、エピタキシャル層４形成時
に基板１とエピタキシャル層４との境界部にはオートド
ーピング層１１が形成され、ｔｌでエピタキシャル層４
のヒ素濃度とオートドーピング層１１のボロン濃度とが
等しくなっている。

そして、素子分離領域形成後にはオートドーピング層１
１のボロンが拡散し、オートドーピング層１１のエピタ
キシャル層４側へのせり上がり（基板−エピタキシャル
層境界からｔｌ−までの距離）は３〜４−となる。

ところで、ｐ型拡散１！ｉ１２とｐ型素子分離領域５間
の耐圧はこれらの領域の横方向への広がりとマスク合わ
せ余裕とを考慮して両者の間を所定用離隔てることによ
り設計され、ｐ型拡散１ｉ！１２と基板１間の縦方向の
耐圧もエピタキシャル層４の厚さと不純物濃度により設
計されている。例えば、要求される耐圧が高い場合、上
述したように厚さが１０〜１４．、と厚く、不純物濃度
の低いエピタキシャルｌ１１４を形成する。ところが、
上述したようにオードドーピング層１１のエピタキシャ
ル層４側へのせり上がりが３〜４ＩＩＩＩｌにもなると
、ｐ型拡散層１２とオートドーピング−１１との距離が
非常に短くなり、所定の耐圧が得られなくなる。

例えば、前記のような仕様で形成されたエピタキシャル
層内に形成されたｎｐｎバイポーラトランジスタと、ｐ
型埋込み素子分離領域を形成しない以外は同一の仕様で
形成されたものとを比較すると、Ｖｃｇｏ　耐圧特性は
前者が後者よりも約２０〜４０Ｖ低下する場合がある。

このような問題を解消するために例えば第４図に示すよ
うに、ｐ型埋込み素子分離［３＝を小さな領域に分割し
てその全面積を小さくしてボロンのオートドーピング量
を少なくすることが考えられる。しかし、このような構
造にすると、微細パターン形成技術が必要となるうえ、
素子分離領域の抵抗値が増加して動作時に電位勾配が生
じる等の欠点がある。

また、第５図に示すように、ｐ型シリコン基板１表面に
ｎ＋型埋込み層２及びｐ型埋込み素子分離領域３を形成
した後、厚さ２〜３ＩＲ１比抵抗１〜１．５Ω・αの高
濃度ｎ型エピタキシャル層２１及び当初設定した濃度の
ｎ型エピタキシャル＠２２を形成し、更にｐ型素子分離
領１ｉ１５を形成する２ステツプエピタキシヤル法も知
られている。

上記２層のエピタキシャル層２１．２２は連続的に形成
するのが経済的であるが、低濃度のｎ型エピタキシャル
層２２の濃度制（財）が困難となるため、通常２段工程
で形成されている。

しかし、第５図の■−■−線に沿う不純物の濃度プロフ
ァイルを示す第７図（ａ）　（エピタキシャル層形成後
）及び同図（ｂ）　（素子分離領域形成後）かられかる
ように、素子弁１ｕｌｌ域形成のための熱工程を受けて
もオートドーピング層のせり上がり（第７図（ｂ）ので
２−で示す）は抑制できるものの、エピタキシャル層２
１．２２の階段状の不純物分布がくずれてエピタキシャ
ル＠２２内に形成されるベース領域等の拡散層の直下の
ヒ素濃度が上昇してしまう。このため、ベース−基板間
の耐圧は向上するが、■、Ｖｏ９゜の耐圧ＢＯ 低下が著しくなる。

〔発明の目的〕

本発明は上記問題点を解消するためになされたものであ
り、オートドーピング層のせり上がりに起因する耐圧低
下を防止し得る半導体装置を提供しようとするものであ
る。

〔発明の概要〕

本発明の半導体装Ｕは、第１導電型の半導体基板と、該
基板上に形成された第２導電型のエピタキシャル層と、
前記基板とエピタキシャル層との境界部に形成された第
２導電型の埋込み層とを有し、基板側及びエピタキシャ
ル層表面側からの不純物拡散により第１導電型の素子分
離領域が形成された半導体装置において、前記第２導電
型の埋込み層と第１導電型の素子分離領域との間の基板
とエピタキシャル層との境界部に第２導電型の不純物領
域を形成したことを特徴とするものである。

このような半導体装置によれば、第２導電型の埋込み層
と第１導電型の素子分離領域との間の基板とエピタキシ
ャル層との境界部に、第１導電型の素子分離領域から第
１導電型の不純物がオートドープされても、第２導電型
の不純物領域が形成されているので、オートドープされ
る不純物濃度を補償することができる。したがって、オ
ートドーピング層のせり上がりに起因する耐圧低下を防
止することができる。

〔発明の実施例〕

以下、本発明の実施例を第１図（ａ）〜（ｆ）を参照し
て説明する。

まず、比抵抗６〜９Ω・１のｐ型シリコン基板２１表面
の一部に選択的にヒ素を拡散して表面温度約５ｘ１０１
９／ｃｍ３、拡散深さ３〜４譚のｎ＋型埋込み層３２を
形成する。このｎ＋型埋込み層３２は寄生トランジスタ
の影響を小さくし、かつトランジスタのコレクタシリー
ズ抵抗を低減するために形成される。（第１図（ａ）図
示）。

次に、素子分離領域予定部に選択的に８３Ｇ　（ボロン
シリケートガラス）膜を拡散源としてボロンを拡散する
か又はボロンをイオン注入した後、アニールすることに
より表面のボロン濃度が１０１８〜１０”　９．／ｃｔ
ｓ３、拡散深さ２〜３譚のｐ型埋込み素子分離領域３３
を形成する（同図１）図示）。つづいて、基板表面に膜
厚２００〜５００人の熱酸化摸３４を形成した後、この
熱酸化ｌｌｌ３４を通してＡｓ＋を加速エネルギー５０
ｋｅＶ、ドーズ量１Ｑ　ｉ　Ｌ　〜１Ｑ　ｌ　２　ｃｒ
ｔ＋　４の条件でイオン注入し、イオン注入層３５を形
成する（同図（Ｃ）図示）。ツツイテ、９００〜１ｏＯ
Ｏ′Ｃで熱処理してイオン注入層３５のヒ素を活性化し
て、ｎ＋型埋込み層３２とｐ型埋込み素子分離領域３３
との間の基板３１表面にｎ型拡散層３６を形成する（同
図（ｄ）図示）。

次いで、前記熱酸化膜３４を除去した後、基板３１上に
比抵抗３〜４Ω・α、厚さ１０〜１４譚のｎ型エピタキ
シャル層３７を形成する（同図（ｅ）図示）。つづいて
、ｐ型埋込み素子分離領域３３上方のエピタキシャル層
３７表面側からボロンを拡散させてｐ型素子分離領域３
８を形成するとともに、ｐ型埋込み素子分離領域３３が
らボロンを拡散させることにより両者を一体化した素子
分離領域を形成する。つづいて、エピタキシャル層３７
表面にベース領域あるいは抵抗として用いられるｎ型拡
散層３９を形成する（同図（ｆ）図示）。

第１図（ｆ）の■−■−線に沿う不純物の濃度プロファ
イルを第８図（ａ）（エピタキシャル層形成後）及び同
図（ｂ）（素子分離領域形成後）に示す。

第８図（ａ）に示すように、エピタキシャル層３７形成
後、ｐ型埋込み素子分離領域からのボロンのオートドー
ピングがみられるが、ｎ型拡散層３６が形成されている
のでボロンのオートドーピング量を補償することができ
る。すなわち、同図（ｂ）に示すように素子分離領域形
成後はオートドーピング層のエピタキシャル層３７側へ
のせり上がりはみられない。このため、ベース−基板間
の耐圧を維持することができる。また、ｎ型拡散層３６
のヒ素がエピタキシャル層３７の不純物分布を大きく変
化させることはないので、トランジスタのＶｃａｏ　、
Ｖｃｇｏ　　耐圧を但下させることもない。

実際に、第６図（ｂ）に示す不純物分布を有する従来の
ウェハと、第８図（ｂ）に示す不純物分布を有する実施
例のウェハに、それぞれ要求耐圧４０Ｖ以上のトランジ
スタを作りこんで、基板−ベース領域間の耐圧を測定し
た。その結果、従来技術を用いた場合には、第９図（ａ
）に示すように、耐圧が低く、動作規格（４０Ｖ）を満
たさない製品が生じたのに対し、上記実施例のウェハを
用いた場合には、耐圧が高く、動作規格を充分に超えて
いる。

なお、上記実施例ではｎ型不純物としてヒ素を用いたが
、これに限らずアンチモンを用いてもよい。また、第１
図（Ｃ）の工程では基板３１表面に熱酸化膜３４を形成
したが、代りに多結晶シリコン膜を用い、イオン注入工
程の後、酸化膜に変換して除去してもよい。

更に、以上の説明ではｎ型シリコン基板上にｎ型エピタ
キシャル層を形成した場合について述べたが、本発明は
ｎ型シリコン基板上にｐ型エピタキシャル層を形成する
場合にも適用できることは勿論である。

〔発明の効果〕

以上詳述した如く本発明の半導体装置によれば、オート
ドーピング層のエピタキシャル層側へのせり上がりを防
止することができ、耐圧を大幅に向上できる等顕著な効
果を秦するものである。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の実施例における半導体
装置を得るための製造方法を示す断面図、第２図は両方
向分離技術を用いて作製されたウェハの断面図、第３図
（ａ）〜（Ｃ）は従来の素子分離方法を示す断面図、第
４図は従来の他の方法を用いて作製されたウェハの断面
図、第５図は従来の更に他の方法を用いて作製されたウ
ェハの断面図、第６図（ａ）及び（ｂ）はそれぞれ第３
図（Ｃ）のＶｌ−Ｖｌ　”線に沿うエピタキシャル層形
成後及び素子分離領域形成後の不純物の濃度プロファイ
ルを示す図、第７図（ａ）及び（ｂ）はそれぞれ第５図
の■−■′線に沿うエピタキシャル層形成後及び素子分
離領域形成後の不純物の濃度プロファイルを示す図、第
８図（ａ）及び（ｂ）はそれぞれ第１図（ｆ）の■−■
−線に沿うエピタキシャル層形成後及び素子分離領域形
成後の不純物の濃度プロファイルを示す図、第９図（ａ
）は従来のウェハを用いて製造されたバイポーラトラン
ジスタの基板−ベース耐圧の特性図、第９図（ｂ）は本
発明の実施例におけるウェハを用いて製造されたバイポ
ーラトランジスタの基板−べ−ス耐圧の特性図である。 ３１・・・ｐ型シリコン基板、３２・・・ｎ＋型埋込み
層、３３・・・ｐ型埋込み素子分離領域、３４・・・熱
酸化膿、３５・・・イオン注入層、３６・・・ｎ型拡散
層、３７・・・ｎ型エピタキシャル層、３８・・・ｐ型
素子分離領域、３９・・・ｎ型拡散層。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 ■′ 第３図 第４図 題 第５図 （ａ） 落款−へ゛−ス間拘主万（Ｖ） （ｂ） 帛６ 第　７ 第８ レ ト （ｂ）　　弓 図

Claims (2)

【特許請求の範囲】
1. （１）第１導電型の半導体基板と、該基板上に形成され
   た第２導電型のエピタキシャル層と、前記基板とエピタ
   キシャル層との境界部に形成された第２導電型の埋込み
   層とを有し、基板側及びエピタキシャル層表面側からの
   不純物拡散により第１導電型の素子分離領域が形成され
   た半導体装置において、前記第２導電型の埋込み層と第
   １導電型の素子分離領域との間の基板とエピタキシャル
   層との境界部に第２導電型の不純物領域を形成したこと
   を特徴とする半導体装置。
2. （２）第１導電型の半導体基板がｐ型シリコン基板であ
   り、第２導電型の不純物領域に導入される不純物がＡｓ
   であることを特徴とする特許請求の範囲第１項記載の半
   導体装置。