JPS6392058A - モノリシック高電圧半導体デバイスの製造方法 - Google Patents

モノリシック高電圧半導体デバイスの製造方法

Info

Publication number
JPS6392058A
JPS6392058A JP62244421A JP24442187A JPS6392058A JP S6392058 A JPS6392058 A JP S6392058A JP 62244421 A JP62244421 A JP 62244421A JP 24442187 A JP24442187 A JP 24442187A JP S6392058 A JPS6392058 A JP S6392058A
Authority
JP
Japan
Prior art keywords
region
epitaxial layer
type
control circuit
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62244421A
Other languages
English (en)
Other versions
JP2501602B2 (ja
Inventor
サルバトーレ・ムスメシ
ラファエレ・ザムバラーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS6392058A publication Critical patent/JPS6392058A/ja
Application granted granted Critical
Publication of JP2501602B2 publication Critical patent/JP2501602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は同一チップ上に集積制御回路と高電圧パワー素
子を構成する電子半導体デバイスを製造する方法に関す
るものである。
そのようなモノリシックデバイスにおいて、集積制御回
路中のトランジスタとパワートランジスタの双方に対し
て別々のかつ最適な特性を持つコレクタ領域を得るとい
う問題が存在する。よく知られているように、集積制御
回路中のトランジスタのコレクタ直列抵抗を減少するた
めに、埋込み層がそのコレクタ領域に含まれている。も
しこの埋込み層が反対の導電率の不純物によって強くド
ープされた層に形成されるなら、外方拡散（ｏｕｔ−ｄ
ｉｆｆｕｓｉｏｎ）現象が起るであろう。何故ならば、
この後者の層に存在するドーパントが埋込み層およびそ
の上のコレクタ領域中に拡散するからである。
また「ファントム」層と呼ばれている望ましくない「中
間３層がこの部分に形成されるから、埋込み層を限るコ
レクタ領域の部分に変更が起る。
事実これらの層の導電率は埋込み層およびその上のコレ
クタ領域にあるべきものと反対である。
上に言及された外方拡散の有害な効果のために、多くの
努力がそれを減らそうとする試み、あるいは、少なくと
もそれが作り出す効果を除去しようとする試みに向けら
れてきた。よく知られている方法の１つは製造温度を低
くすることにより外方拡散を減少することである。他の
そしてよく知られている方法は非常に狭い変動範囲内で
ドーピングエージェントの濃度と操作時間と温度とを制
御することによって行われるが、しかしデバイス作成の
製造方法は非常にクリチカルであって、工学的に言って
それらは経済的でない。ニスジーニス（ＳＧＳ）の名代
で１９８４年１２月２０日に出願されたイタリア国特許
出願第６６３３Ａ／８４に記載された別のよく知られた
方法では、同じ導電率の第２ドーパントが主ドーパント
に追加されている埋込み層の形成によって外方拡散現象
は回避されている。
上述のモノリシック構造内では、異なる特性のパワート
ランジスタのコレクタ領域と集積制御回路トランジスタ
のコレクタ領域を得るという問題がまた存在している。
本発明の主な目的は、半導体材料の単一チップに集積さ
れた少なくとも１個のパワートランジスタと集積制御回
路を含む高電圧モノリシック半導体デバイスの製造方法
を提案することであり、それは有害なファントム層の形
成の回避を可能にし、そしてパワートランジスタと集積
制御回路のトランジスタの双方に対して最良の特性が得
られるようにするものである。
本発明により方法は以下の操作、すなわち、第１のドー
ピング不純物によるドーピングを用いて、同じ第１のタ
イプの導電率を有する第１エピタキシャル層（２）の第
１のタイプの導電率（Ｎ）の基板（１）上での成長、 第１エピタキシャル層（２）を第２のドーピング不純物
によりドーピングすることによる第１のタイプと反対の
第２のタイプの導電率（Ｐ）を有する第１領域（３）の
形成、 第１のタイプの導電率を有する第３のドーピング不純物
によるドーピングによる少なくとも第２領域（４）の第
１領域（３）での形成、第１のドーピング不純物を持ち
、かつ第１層（２）の下にあるものと同じ特性の不純物
濃度を持つ第１のタイプの導電率を有する第２層（５）
のエピタキシャル成長による形成であって、それは前述
の第１層（２）、第１領域（３）および第２領域（４）
を全く覆うもの、 第１のドーピング不純物によるドーピングによる第１の
タイプの導電率（Ｎ）を有する第３層（６）のエピタキ
シャル成長による形成であって、それは下にある第２エ
ピタキシャル層（５）を全く覆うもの、 第１領域（３）に到達するまでかつその内側で第２領域
（４）の上に位置する前述の第３エピタキシヤルＮ（６
）の少なくとも一部分（１３）に境界を定める第３エピ
タキシャル層（６）と第２エピタキシャル層（５）を貫
通するところの、第２のタイプの導電率（Ｐ）を有する
少な（とも１つの分離領域（１０と１１）の形成であっ
て、上記の第２領域および前述の第３エピタキシャル層
の一部分は制御回路中のトランジスタの埋込み層および
コレクタ領域を構成するもの、 少なくとも第３エピタキシャル層（６）以上の深さに延
在するパワートランジスタのベース（８）を構成する第
２のタイプの導電率（Ｐ）を有する領域の形成、 第２のタイプの導電率（Ｐ）を有する不純物を用い、か
つ所定のプロフィルに従って不純物濃度が縁部（ｅｄｇ
ｅ）に向って減少させられるようなやり方で、パワート
ランジスタのベースを構成する前述の領域（８）および
集積制御回路の周辺公邸り■域（１１）の追加の側面領
域（ａｄｄｉｔｉｏｎａｌ　！ａｔｅｒａｌ　ｒｅｇｉ
ｏｎ）による外縁部（ｏｕｔｅｒ　ｅｄｇｅ）への拡張
（ｅｘ　ｔｅｎｓ　１ｏｎ）パワートランジスタのエミ
ッタ（１４）を構成する第１のタイプの導電率を有する
領域のベース領域（８）中の形成、 集積制御回路の能動素子および受動素子を形成するため
に、集積制御回路中のトランジスタのコレクタ領域（１
３）の内側での別の領域の形成、チップの前面および裏
面での電極の形成、および集積制御回路の能動素子と受
動素子と少なくとも１つのパワートランジスタ間との金
属相互接続パターンの形成、 を具え、かつそれは 第１の不純物によってドープされた第３エピタキシャル
層（６）が至るところ一定でありかつ第１エピタキシャ
ル層（２）および第２エピタキシャル層（５）のものよ
り大きい不純物濃度を有すること、集積制御回路中のト
ランジスタの上記のエピタキシャルコレクタ領域（１３
）が全く第３エピタキシャル層（６）内に構成されてい
ること、およびパワートランジスタのベースおよび集積
制御回路の周辺分離領域の双方で、特に最も周辺の各追
加の側面領域が第３エピタキシャル層以上に進んでいる
こと、 を特徴としている。
本発明の明白な概念は限定的でない実例として与えられ
たその１つの実例の以下の説明と添付図面から得られる
。
第２図、第３図のＸ軸上の番号は第１ｄ図に示されたも
のと同じデバイスの領域を示している。
第１ａ−１ｄ図を参照すると、単一シリコンチップ上に
実現され、かつＮＰＮ型パワートランジスタと集積制御
回路（そのＮＰＮ　　）ランジスタが示されている）を
具える本発明による半導体デバイスの製造方法が説明さ
れている。２つのトランジスタの電極はすべてチップの
前面にあるが、裏面にあるパワートランジスタは別であ
る。パワートランジスタの単一チップとそれと共に接続
された集積制御回路の組合せは、非常にコンパクトであ
り効率的なモノ幅シックデバイスの実現を可能とし、こ
＼で集積回路は制御の低エネルギ素子を表わし、一方、
パワートランジスタはモーター、ソレノイド、抵抗負荷
そして類似のパワーデバイスを直接制御できる高エネル
ギーアクチュエータを表わしている。
この製造方法は以下のステーションのシーケンスからな
っている。
ステージＡ　高電圧トランジスタのコレクタｊ１Ｍの代
表値であるドーピング濃度Ｉ　ＸＩＯ”原子／　ｃｍ　
３を有する単結晶Ｎ−型層２を燐によって形成するうよ
に、単結晶Ｎ゛型シリコン基板１上に高導電率の最初の
エピタキシャル成長が行われる。
ステージＢ　よく知られた酸化、フォトマスキング、エ
ツチングおよび拡散の操作によって、硼素でドープされ
たＰ“型領域３がエピタキシャル層２に実現され、かつ
その表面に２Ｘ１０”原子／　ｃｍ　’の濃度を持って
いる集積制御回路を予定したチップの区域に正確に実現
されている。上記の領域３は集積制御回路の水平分離領
域を構成している。
ステージＣ酸化フォトマスキング、エツチングおよび拡
散の通常の操作によって、ｌＸｌ０１５原子／ｃｍ３の
アンチモンのイオン注入および領域３内のそれに引続く
拡散で領域３内にＮ゛型埋込み層４が形成される（第１
ａ図）。
ステージＤＩ　　チップの表面全体にわたって燐によっ
てドープされた単結晶Ｎ−型シリコンの第２エピタキシ
ャル成長が行なわれ、従って下にあるエピタキシャル層
２と同じ濃度Ｉ　ＸＩＯ’原子／　ｃｍ　’を有するエ
ピタキシャル層５が形成される（第１ｂ図）。
第１ｂｌｄ図に破線によって分離して示された２つのエ
ピタキシャル層２と５が、実際に同一特性の単一結晶層
を構成していることを明らかにしなければならない。
ステージＤ２　　本発明によると、チップの表面全体に
わたって燐でドープされたＮ型単結晶シリコンの第３エ
ピタキシャル層が成長され、従って、１ｘ　ｌ　Ｑ　ｌ
　５原子／ｃｍ３の濃度を有するエピタキシャル層６が
形成される（第１ｂ図）。この層はそのより高い燐の濃
度のために下にあるエピタキシャル層５およびび２と異
なっている。
水平分離領域３および埋込み層４はエピタキシャル成長
の効果およびシリコンチップが全製造プロセスの間に受
ける高温度で行なわれた引続く操作の効果として第１ｂ
−１ｄ図で見られた形態をとることを述べねばならない
。
好ましくは、埋込み層４はそれが上側エピタキシャル層
６に貫通するまで、あるいは少なくともそれが上記の層
に到達するまで拡張しなければならぬことに注意された
い。
五天二２Ｅ　　デバイスの表面の下で酸化、フォトマス
キング、エツチングおよび拡散を採用して、硼素でドー
プされたパワートランジスタのＰ゛゛ベース領域８が形
成される。同じタイプのドーパントを用いて、集積制御
回路中のトランジスタの側面Ｐ゛゛分離領域１０．１１
が形成される。
上記の領域８と１１（後者は集積制御回路の周辺側面分
離領域を構成している）は追加の側面領域によって上記
の領域の外縁部まで拡張される。これらが含んでいるＰ
型不純物濃度は前に確立されたプロフィルに従って縁部
に向って減少するような硼素の拡散によって形成されて
いる。分ｄＬｕ域の存在により、集積制御回路中のトラ
ンジスタは他から、およびチップの残部から分離された
ものである（第１ｃ図）。それ故、側部分！　領域１０
．１１および下にある埋込み層４０間に構成されたエピ
タキシャル層６中に、集積制御回路中のトランジスタの
所望の特性を有するコレクタ領域を構成するＮ型導電率
のエピタキシャル領域１３の境界が形成される。そのエ
ピタキシャル起源のために、事実、その値がＩ　Ｘｌ０
１５原子／ｃｍ’である一定の全濃度をそれは有してい
る。さらに、下にある埋込み層４との境界で、それは中
間層あるいはファントム層から全く自由である。何故な
らば、強くドープされた分離領域３に存在する硼素の外
方拡散は、その形成の間にエピタキシャル層６を、かつ
このようにその中に構成された領域１３をドープするの
に用いられた反対のタイプの不純物（燐）によって完全
にバランスされているからである。
本発明の別の特性を明らかにすると、集積制御回路中の
トランジスタの前述のコレクタ領域１３が等しい濃度の
エピタキシャル層２と５に存在するものより１０倍も高
い不純物濃度を有することに注意する価値がある。これ
らは集積制御回路の分離ゾーンの外側および基板１の外
側のエピタキシャル層６と共に、デバイスに印加された
高電圧に耐えるよう予定されたパワートランジスタのコ
レクタ領域を構成している（第１ｄ図）。従って、本発
明によると、前のものよりもっと多くドープされたエピ
タキシャル層６の成長によって、集積側？ｆｆ１１回路
中のトランジスタおよびパワートランジスタのコレクタ
領域がまた異なる特性をもって得られる。
本発明によると、モノリシックデバイスをそれに印加さ
れた高電圧から防ぐ、パワートランジスタのコレクタ領
域中の下にあるエピタキシャル層５および２の導電率に
比べて高いエピタキシャル層６の導電率についての欠点
は、１９８４年８月２１日に出願されたＳＧＳ名儀名代
タリア国特許出願第６６１６７ＡＩ８４号に記載された
方法の採用によって除かれる。このため、パワートラン
ジスタのベース対コレクタ接合が、そして分離ゾーンが
形成され、第１ｃｍ１ｄ図に示された各形状９および１
２に従って集積制御回路を構成している。
ステージＦ　プロセスのこの点において、デバイスの製
造はよく知られた操作によって続けられ、それについて
説明を完全にするため言及する。
通常の手法を続けてパワートランジスタのＮ゛゛エミッ
タ領域１４が形成され、かつ同じドーピングエージェン
トによって、集積制御回路中のトランジスタのコレクタ
領域１３と金属電極との間のオーム性接触を形成するの
に引続いて用いられているＮ゛型型温導電率領域１５形
成されている（第１ｄ図）。
ステージＧ　集債制ｊｌｌ１回路中のトランジスタのＰ
。
型拡散ベース領域１６とＮ゛゛エミッタ領域１７が形成
されている（第１ｄ図）。
ステージＨ最後に、パワートランジスタのエミッタ電極
１８、ベース電極Ｉ９、コレクタ電極２０と、集積制御
回路中のトランジスタのエミッタ電極２１、ベース電極
２２、コレクタ電極２３が相互接続バタン−（これは筒
車化のために第１ｄ図から省略されている）と共に、チ
ップの表面７上に形成された酸化シリコン絶縁層２４上
に形成されている（第１ｄ図）。
本発明によるプロセスおよび如何にして本発明の目的が
達成されているかのより良い評価のために第２図および
第３図が参照されねばならない。
第２図はコレクタ令頁域１３、埋込み層１４、分離領域
３、エピタキシャル層２を通る第１ｃ１図デバイスの硼
素（Ｂ）、アンチモン（Ｓｂ）、燐（Ｐ）の濃度トレン
ドをスケールによらず表わす３本の曲線を示している。
硼素（曲線Ｂ）は集積制御回路の構成部分の分離領域３
を形成する拡散に使用されたＰ型子純分である。アンチ
モン（曲線Ｓｂ）は集積制御回路中のトランジスタの埋
込み層４を形成する注入と、それに続く拡散に使用され
たＮ型不純物である。
燐（線Ｐ）は領域３を形成するために使用された硼素の
外方拡散の損傷効果をオフセントするために、種々のエ
ピタキシャル層の成長、従ってコレクタ領域１３の成長
に使用されたＮ型不純物である。
第２図から分るように、特に、もし埋込み層４がエピタ
キシャル層６に貫通するなら、燐（Ｐ）とアンチモン（
Ｓｂ）は共に硼素に比べてコレクタ領域１３中でとりわ
け豊富で（ｓｕｐｅｒａｂｕｎｄａｎｔ）であり、かく
してファントム層の形成を回避している。
第３図は、集積制御回路中のトランジスタのエミッタ領
域１７と埋込み層４を貫通する第１ｄ図のデバイスのセ
クションに沿う不純物のプロフィルをスケールによらず
示している。Ｘ座標軸に沿ってマークされた番号は第１
ｄ図のものと同じであり、説明されたモノリシックデバ
イスを構成する層と領域を示している。本発明の効果に
よって、集積制御回路中のトランジスタのコレクタ領域
１３の任意の点における不純物濃度の一定性が如何にし
て維持されているかに注意すべきである。
結論として、上に説明された手段と共に既知の設計・製
造規準（それは本発明の特性であるのだカリを用いて、
既知の技術に固有な欠点を回避し、従って最適特性を持
ちかつ最適動作を提供するモノリシックデバイスの製作
を可能にするプロセスが実現されている。
本発明の可能な１実施例のみが説明され記載されている
とはいえ、本発明の主旨を逸脱することなく種々の変形
と変更が行なえることは明らかである。例えは、本発明
によって、既に示された性質を所有しながら単一ステー
ジＤでエピタキシャル層５と６が実現される。換言すれ
ば、第１ｂ図を参照して、所定の特性を持つエピタキシ
ャル層５の成長のあと、ウェハーをエピタキシャル反応
室から移動することなく、前のものよりも多くのドーパ
ントを持つエピタキシャル層６が反応室の内側のドーパ
ントの流れを計画的に増大することによってエピタキシ
ャル層５の上に成長できる。そのような条件の下で、エ
ピタキシャル層６の成長は以前に設定された厚さに到達
するまで続けられる。
別の実例を与えると、アンチモンの代りに砒素で埋込み
層をドープすることにより本発明の変形を行うことがで
きる。
更に別の実例として、本発明にダーリントン形式で集積
されたトランジスタのようなもっと複雑なパワー素子に
も適用される。
（要　約） 本発明は単一チップに集積された少なくとも１個のパワ
ートランジスタと集積制御回路を含む高電圧モノリシッ
ク半導体デバイスの形成方法に関するものである。
このデバイスは同じドーピングエージェントを用いる３
重エピタキシャルにより、かつ前のものより大きい不純
物濃度を持つ第３エピタキシャル層の成長により形成さ
れている。第３エピタキシャル層の内側に貫通するまで
埋込み層を広げることにより、集積制御回路内のトラン
ジスタのコレクタ領域は反対のタイプの導電率を持って
いる強くドープされた分離領域に存在するドーピング物
質の外方拡散によって生じた不要の中間層あるいはファ
ントム層無しで得られる。最後にパワートランジスタの
コレクタ領域および集積制御回路の分離ゾーンにＰＮ接
合が形成され、高電圧に耐えることができる。
【図面の簡単な説明】
第１ａ−ｄ図は本発明による製造プロセスの種々のフェ
ーズの間の、パワートランジスタと集積制御回路中のト
ランジスタを含むモノリシックデバイスの一部分の断面
図を示し、 第２図は集積制御回路中のトランジスタの埋込み層およ
び隣接層を通過する第１ｄ図のデバイスの１セクシヨン
の３つのドーピング不純物の分布を表わす曲線を与え、 第３図はデバイスのエミッタ、ベース、コレクタ領域、
埋込み層、絶縁領域、第１エピタキシャル層および基板
を通過する本発明による第１ｄ図のデバイスのセクショ
ンに沿う深さＸに対するドーピングエージェントの濃度
分布を示すグラフである。 １・・・単結晶Ｎ゛゛シリコン基板 ２・・・単結晶Ｎ−型層あるいは（第１）エピタキシャ
ル層あるいは第１層 ３・・・Ｐ＋型領域あるいは第１領域あるいは（水平）
分離領域 ４・・・Ｎ゛゛埋込み層あるいは第２領域５・・・（第
２）エピタキシャル層あるいは第２層６・・・（第３）
エピタキシャル層あるいは第３層７・・・表面　　　　
　　　８・・・Ｐ゛゛ベース領域９．１２・・・形状　
　　　　　１０．１２・・・Ｐ゛゛分離領域１３・・・
エピタキシャル領域あるいはコレクタ領域１４・・・Ｎ
゛゛エミッタ領域あるいは埋込み層１５・・・Ｎ゛型型
厚導電率領 域６・・・Ｐ゛゛拡散ベース領域 １７・・・Ｎ＋型エミッタ領域

Claims (1)

  1. 【特許請求の範囲】 １、半導体材料の１個の単一チップに集積された少なく
    とも１個のパワートランジスタと集積制御回路を含むモ
    ノリシック半導体デバイスの製造方法であって、 第１のドーピング不純物によるドーピング を用いて、同じ第１のタイプの導電率を有する第１エピ
    タキシャル層（２）の第１のタイプの導電率（Ｎ）の基
    板（１）上での成長、 第１エピタキシャル層（２）を第２のドーピング不純物
    によりドーピングすることによる第１のタイプと反対の
    第２のタイプの導電率（Ｐ）を有する第１領域（３）の
    形成、 第１のタイプの導電率を有する第３のドー ピング不純物によるドーピングによる少なくとも第２領
    域（４）の第１領域（３）での形成、第１のドーピング
    不純物を持ち、かつ第１ 層（２）の下にあるものと同じ特性の不純物濃度を持つ
    第１のタイプの導電率を有する第２層（５）のエピタキ
    シャル成長による形成であって、それは前述の第１層（
    ２）、第１領域（３）および第２領域（４）を全く覆う
    もの、 第１のドーピング不純物によるドーピング による第１のタイプの導電率（Ｎ）を有する第３層（６
    ）のエピタキシャル成長による形成であって、それは下
    にある第２エピタキシャル層（５）を全く覆うもの、 第１領域（３）に到達するまでかつその内側で第２領域
    （４）の上に位置する前述の第３エピタキシャル層（６
    ）の少なくとも一部分（１３）に境界を定める第３エピ
    タキシャル層（６）と第２エピタキシャル層（５）を貫
    通するところの、第２のタイプの導電率（Ｐ）を有する
    少なくとも１つの分離領域（１０と１１）の形成であっ
    て、上記の第２領域および前述の第３エピタキシャル層
    の一部分は制御回路中のトランジスタの埋込み層および
    コレクタ領域を構成するもの、 少なくとも第３エピタキシャル層（６）以上の深さに延
    在するパワートランジスタのベース（８）を構成する第
    ２のタイプの導電率（Ｐ）を有する領域の形成、 第２のタイプの導電率（Ｐ）を有する不純物を用い、か
    つ不純物濃度が所定のプロフィルに従って縁部に向って
    減少するようなやり方で、パワートランジスタのベース
    を構成する前述の領域（８）の拡張および集積制御回路
    の周辺分離領域（１１）の追加の側面領域による外縁部
    への拡張、 パワートランジスタのエミッタ（１４）を構成する第１
    のタイプの導電率を有する領域のベース領域（８）中の
    形成、 集積制御回路の能動素子および受動素子を 形成するための、集積制御回路中のトランジスタのコレ
    クタ領域（１３）の内側での別の領域の形成、 チップの前面および裏面での電極の形成、 および集積制御回路の能動素子と受動素子と少なくとも
    １つのパワートランジスタとの間の金属相互接続パター
    ンの形成、 の各操作を具えるものにおいて、 第１の不純物によってドープされた第３エ ピタキシャル層（６）が至るところ一定でありかつ第１
    エピタキシャル層（２）および第２エピタキシャル層（
    ５）のものより大きい不純物濃度を有すること、 集積制御回路中のトランジスタの上記のエ ピタキシャルコレクタ領域（１３）が全く第３エピタキ
    シャル層（６）内に構成さていること、および パワートランジスタのベースおよび集積制 御回路の周辺分離領域の双方で、特に最も周辺の各追加
    の側面領域が第３エピタキシャル層以上に進んでいるこ
    と、 を特徴とするモノリシック半導体デバイスの製造方法。 ２、エピタキシャル反応器の反応室からウェハを移動す
    ることなく第３エピタキシャル層（６）が形成され、第
    ２層（５）のエピタキシャル成長が第１のドーピング不
    純物の濃度の計画された増大によって進行することを特
    徴とする特許請求の範囲第１項に記載の製造方法。 ３、集積制御回路中のトランジスタのコレクタ領域（１
    ３）の不純物濃度が至るところ一定であり、かつパワー
    トランジスタのコレクタ領域の一部分を構成する第１エ
    ピタキシャル層（２）および第２エピタキシャル層（５
    ）の同じドーピング不純物濃度より高いことを特徴とす
    る特許請求の範囲第１項もしくは第２項に記載の製造方
    法。 ４、第１エピタキシャル層（２）および第２エピタキシ
    ャル層（５）の不純物濃度と、集積制御回路中のトラン
    ジスタのコレクタ領域（１３）の不純物濃度との間の比
    の値が１と１００分の１の間にあることを特徴とする特
    許請求の範囲第３項に記載の製造方法。 ５、第１（１）、第２（５）および第３エピタキシャル
    層（６）のドーピング不純物が同じであることを特徴と
    する特許請求の範囲第１項ないし第４項のいずれか１つ
    に記載の製造方法。 ６、ドーピング不純物の導電率がＮ型であることを特徴
    とする特許請求の範囲第５項に記載の製造方法。
JP62244421A 1986-10-01 1987-09-30 モノリシック高電圧半導体デバイスの製造方法 Expired - Fee Related JP2501602B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT8606613A IT1215024B (it) 1986-10-01 1986-10-01 Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
IT6613A/86 1986-10-01
EP91830151A EP0509183B1 (en) 1986-10-01 1991-04-17 Monolithic semiconductor device comprising an integrated control circuit and at least one power transistor integrated in the same chip and the associated manufacturing process

Publications (2)

Publication Number Publication Date
JPS6392058A true JPS6392058A (ja) 1988-04-22
JP2501602B2 JP2501602B2 (ja) 1996-05-29

Family

ID=40227708

Family Applications (2)

Application Number Title Priority Date Filing Date
JP62244421A Expired - Fee Related JP2501602B2 (ja) 1986-10-01 1987-09-30 モノリシック高電圧半導体デバイスの製造方法
JP09665392A Expired - Fee Related JP3202785B2 (ja) 1986-10-01 1992-04-16 モノリシック半導体装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP09665392A Expired - Fee Related JP3202785B2 (ja) 1986-10-01 1992-04-16 モノリシック半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US4780430A (ja)
EP (2) EP0262723B1 (ja)
JP (2) JP2501602B2 (ja)
DE (2) DE3788486T2 (ja)
IT (1) IT1215024B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02253653A (ja) * 1989-02-27 1990-10-12 Sgs Thomson Microelectron Srl パワートランジスタに対する駆動信号のレベル変換回路コンポーネントを持つ２段駆動システムのためのモノリシック集積回路

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1221587B (it) * 1987-09-07 1990-07-12 S G S Microelettronics Spa Procedimento di fabbricazione di un dispositivo integrato monolitico a semiconduttore avente strati epitas siali a bassa concentrazione di impurita'
USRE38510E1 (en) * 1987-12-22 2004-05-04 Stmicroelectronics Srl Manufacturing process for a monolithic semiconductor device comprising at least one transistor of an integrated control circuit and one power transistor integrated on the same chip
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
US4902633A (en) * 1988-05-09 1990-02-20 Motorola, Inc. Process for making a bipolar integrated circuit
US5246871A (en) * 1989-06-16 1993-09-21 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
GB2248142A (en) * 1990-09-19 1992-03-25 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US5597742A (en) * 1991-04-17 1997-01-28 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Semiconductor device and method
KR100243961B1 (ko) * 1991-07-02 2000-02-01 요트.게.아. 롤페즈 반도체장치
DE69324003T2 (de) * 1993-06-28 1999-07-15 Cons Ric Microelettronica Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung
US5591655A (en) * 1995-02-28 1997-01-07 Sgs-Thomson Microelectronics, Inc. Process for manufacturing a vertical switched-emitter structure with improved lateral isolation
EP0735580B1 (en) 1995-03-31 2004-11-17 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Process for realizing trench isolation structures
US5633180A (en) * 1995-06-01 1997-05-27 Harris Corporation Method of forming P-type islands over P-type buried layer
DE69534488D1 (de) * 1995-07-31 2006-02-09 St Microelectronics Srl Monolitische Hochspannungshalbleiteranordnung mit integrierter Randstruktur und Verfahren zur Herstellung
DE69530216T2 (de) * 1995-12-19 2004-02-12 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme Monolithische Halbleiteranordnung mit Randstruktur und Verfahren zur Herstellung
EP0788151A1 (en) * 1996-01-31 1997-08-06 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Method of fabricating junction-isolated semiconductor devices
US6365447B1 (en) 1998-01-12 2002-04-02 National Semiconductor Corporation High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
EP0981163A1 (en) 1998-08-14 2000-02-23 STMicroelectronics S.r.l. Semiconductor power device with insulated circuit and process for its manufacture
EP1032031B1 (en) * 1998-10-23 2007-10-10 STMicroelectronics S.r.l. Electronic power device monolithically integrated on a semiconductor and comprising edge protection structures having a limited planar dimension and its manufacturing method
EP1037274A3 (en) * 1998-10-23 2001-03-14 STMicroelectronics S.r.l. Electronic power device monolithically integrated on a semiconductor and comprising a first power region and at least a second region as well as an isolation structure having a limited planar dimension
DE69936175T2 (de) * 1998-11-04 2008-01-24 Lucent Technologies Inc. Induktivität oder Leiterbahn mit geringem Verlust in einer integrierten Schaltung
EP1043775B1 (en) * 1999-04-06 2006-06-14 STMicroelectronics S.r.l. Power integrated circuit with vertical current flow and related manufacturing process
US6451655B1 (en) 1999-08-26 2002-09-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising a first power region and at least a second region as well as an isolation structure of limited planar dimension
US6495423B1 (en) 1999-08-26 2002-12-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising edge protection structures having a limited planar dimension
US6642538B2 (en) 2001-10-24 2003-11-04 The United States Of America As Represented By The Secretary Of The Navy Voltage controlled nonlinear spin filter based on paramagnetic ion doped nanocrystal
WO2004079789A2 (en) * 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US7714381B2 (en) * 2005-04-01 2010-05-11 Semiconductor Components Industries, Llc Method of forming an integrated power device and structure
EP1724822A3 (en) * 2005-05-17 2007-01-24 Sumco Corporation Semiconductor substrate and manufacturing method thereof
JP5048242B2 (ja) * 2005-11-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
CN107887486B (zh) * 2017-09-26 2024-04-05 华润微集成电路(无锡)有限公司 一种光电晶体管及其制作方法
US20210343582A1 (en) * 2018-10-12 2021-11-04 Search For The Next, LTD. Methods of manufacturing a transistor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982974A (en) * 1971-11-22 1976-09-28 International Business Machines Corporation Compensation of autodoping in the manufacture of integrated circuits
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4458158A (en) * 1979-03-12 1984-07-03 Sprague Electric Company IC Including small signal and power devices
JPS5674940A (en) * 1979-11-22 1981-06-20 Mitsubishi Electric Corp Integrated semiconductor device
JPS5687360A (en) * 1979-12-19 1981-07-15 Pioneer Electronic Corp Transistor device
JPS5726462A (en) * 1980-07-24 1982-02-12 Mitsubishi Electric Corp Semiconductor device
JPS6058633A (ja) * 1983-09-12 1985-04-04 Hitachi Ltd 半導体集積回路装置
JPH0614515B2 (ja) * 1984-03-21 1994-02-23 セイコ−エプソン株式会社 半導体装置の製造方法
IT1214805B (it) * 1984-08-21 1990-01-18 Ates Componenti Elettron Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown
IT1214806B (it) * 1984-09-21 1990-01-18 Ates Componenti Elettron Dispositivo integrato monolitico di potenza e semiconduttore
IT1214808B (it) * 1984-12-20 1990-01-18 Ates Componenti Elettron Tico e semiconduttore processo per la formazione di uno strato sepolto e di una regione di collettore in un dispositivo monoli
IT1218230B (it) * 1988-04-28 1990-04-12 Sgs Thomson Microelectronics Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02253653A (ja) * 1989-02-27 1990-10-12 Sgs Thomson Microelectron Srl パワートランジスタに対する駆動信号のレベル変換回路コンポーネントを持つ２段駆動システムのためのモノリシック集積回路

Also Published As

Publication number Publication date
US4780430A (en) 1988-10-25
JP2501602B2 (ja) 1996-05-29
EP0262723A3 (en) 1990-05-23
EP0509183A1 (en) 1992-10-21
IT8606613A0 (it) 1986-10-01
EP0262723A2 (en) 1988-04-06
JP3202785B2 (ja) 2001-08-27
DE69113987D1 (de) 1995-11-23
DE3788486T2 (de) 1994-04-28
DE3788486D1 (de) 1994-01-27
JPH05121678A (ja) 1993-05-18
DE69113987T2 (de) 1996-04-25
IT1215024B (it) 1990-01-31
EP0509183B1 (en) 1995-10-18
US5432376A (en) 1995-07-11
EP0262723B1 (en) 1993-12-15

Similar Documents

Publication Publication Date Title
JPS6392058A (ja) モノリシック高電圧半導体デバイスの製造方法
US8247300B2 (en) Control of dopant diffusion from buried layers in bipolar integrated circuits
US5258317A (en) Method for using a field implant mask to correct low doping levels at the outside edges of the base in a walled-emitter transistor structure
US6365447B1 (en) High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
US4721684A (en) Method for forming a buried layer and a collector region in a monolithic semiconductor device
JP2677644B2 (ja) 半導体装置およびその製造方法
JPH04266047A (ja) 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
US6573146B2 (en) Methods of manufacturing complementary bipolar transistors
US4199378A (en) Method of manufacturing a semiconductor device and semiconductor device manufactured while using such a method
US4441932A (en) Process for preparing semiconductor device having active base region implanted therein using walled emitter opening and the edge of dielectric isolation zone
US5557131A (en) Elevated emitter for double poly BICMOS devices
JPS6322070B2 (ja)
US4404738A (en) Method of fabricating an I2 L element and a linear transistor on one chip
EP0233202A4 (en) MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE.
US6767797B2 (en) Method of fabricating complementary self-aligned bipolar transistors
JP2997377B2 (ja) 半導体装置及びその製造方法
JPH04363046A (ja) 半導体装置の製造方法
US4101349A (en) Integrated injection logic structure fabricated by outdiffusion and epitaxial deposition
US6271068B1 (en) Method for making improved polysilicon emitters for bipolar transistors on BiCMOS integrated circuits
US6011283A (en) Pillar emitter for BiCMOS devices
US5289024A (en) Bipolar transistor with diffusion compensation
US6445057B1 (en) Semiconductor device having a trimming circuit for suppressing leakage current
US5506156A (en) Method of fabricating bipolar transistor having high speed and MOS transistor having small size
US5355015A (en) High breakdown lateral PNP transistor
EP0718891B1 (en) High performance, high voltage non-epi bipolar transistor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees