JPS6212669B2 - - Google Patents
Info
- Publication number
- JPS6212669B2 JPS6212669B2 JP7855277A JP7855277A JPS6212669B2 JP S6212669 B2 JPS6212669 B2 JP S6212669B2 JP 7855277 A JP7855277 A JP 7855277A JP 7855277 A JP7855277 A JP 7855277A JP S6212669 B2 JPS6212669 B2 JP S6212669B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- junction
- electric field
- thyristor
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000010408 film Substances 0.000 description 16
- 230000005684 electric field Effects 0.000 description 15
- 239000010410 layer Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明はサイリスタの構造に係り、特に高信頼
性、高耐圧のサイリスタに関する。
性、高耐圧のサイリスタに関する。
単方向性サイリスタもしくは双方向性サイリス
タ（トライアツク又は逆並列接続したPNPNスイ
ツチ等）は、PN接合を複数箇有し、装置動作
時、順方向にバイアスされるPN接合と、逆方向
にバイアスされるPN接合を隣接して設ける場合
が多い。その場合、二つの接合にはさまれた層
は、しばしば低濃度にされる。例えば三重拡散製
法のサイリスタ、トライアツクで高耐圧分野で使
用されるものはその不純物濃度は極めて低いもの
とされる。その状態では単なるPN接合の不安定
性（イオン的汚染、結晶欠陥に起因する）とは別
の種類の第１図に示すような不安定性（リーク電
流の増加）が高温電圧印加試験（以下BT処理と
呼ぶ）において起こり易い。同図において特性Ａ
は初期の状態、特性ＢはBT処理後の状態を示
す。それは、BT処理により、逆バイアス接合側
で絶縁膜中、もしくは絶縁膜表面において電荷の
分布に変化が生じ、その影響が半導体表面に及び
逆バイアス接合の表面空乏層が異常に伸長して、
隣接する順バイアス接合近傍まで到着することに
より表面リーク電流が生じるものである。該現象
は半導体装置を高耐圧化するため、阻止PN接合
の低不純物濃度側の不純物濃度を低くし、表面を
被覆する絶縁膜の種類、形成方法、処理プロセス
を表面空乏層がよく伸長するものを選べば選ぶ
程、顕著に発生するとは明らかである。
タ（トライアツク又は逆並列接続したPNPNスイ
ツチ等）は、PN接合を複数箇有し、装置動作
時、順方向にバイアスされるPN接合と、逆方向
にバイアスされるPN接合を隣接して設ける場合
が多い。その場合、二つの接合にはさまれた層
は、しばしば低濃度にされる。例えば三重拡散製
法のサイリスタ、トライアツクで高耐圧分野で使
用されるものはその不純物濃度は極めて低いもの
とされる。その状態では単なるPN接合の不安定
性（イオン的汚染、結晶欠陥に起因する）とは別
の種類の第１図に示すような不安定性（リーク電
流の増加）が高温電圧印加試験（以下BT処理と
呼ぶ）において起こり易い。同図において特性Ａ
は初期の状態、特性ＢはBT処理後の状態を示
す。それは、BT処理により、逆バイアス接合側
で絶縁膜中、もしくは絶縁膜表面において電荷の
分布に変化が生じ、その影響が半導体表面に及び
逆バイアス接合の表面空乏層が異常に伸長して、
隣接する順バイアス接合近傍まで到着することに
より表面リーク電流が生じるものである。該現象
は半導体装置を高耐圧化するため、阻止PN接合
の低不純物濃度側の不純物濃度を低くし、表面を
被覆する絶縁膜の種類、形成方法、処理プロセス
を表面空乏層がよく伸長するものを選べば選ぶ
程、顕著に発生するとは明らかである。
本発明の目的はかかる従来技術による欠点を除
去した有効なサイリスタを提供することである。
去した有効なサイリスタを提供することである。
本発明の特徴は順方向にバイアスされるPN接
合と逆方向にバイアスされるPN接合とを基板表
面に有するサイリスタにおいて順方向にバイアス
されるPN接合上に電界電極を設けたことであ
る。
合と逆方向にバイアスされるPN接合とを基板表
面に有するサイリスタにおいて順方向にバイアス
されるPN接合上に電界電極を設けたことであ
る。
これにより、表面空乏層の伸び過ぎを阻止して
表面リーク電流の発生を防止できるから、動作の
安定なサイリスタが実現できる。
表面リーク電流の発生を防止できるから、動作の
安定なサイリスタが実現できる。
第２図は本発明による構造と、従来構造のBT
処理における変動状態を下記に述べるブレーナ形
サイリスタの場合について比較したデータで、本
発明による構造が十分に目的に達していることが
分かる。同図において特性Ｘは従来技術によるも
ので、特性Ｙは本発明によるものである。
処理における変動状態を下記に述べるブレーナ形
サイリスタの場合について比較したデータで、本
発明による構造が十分に目的に達していることが
分かる。同図において特性Ｘは従来技術によるも
ので、特性Ｙは本発明によるものである。
以下図面に基ずいて本発明を説明する。第３図
は本発明の原理を説明したもので、Ｎ型基板１に
Ｐ型領域２，３、Ｐ型領域２の内にN+領域９を
設け、さらにN+領域３には空乏層４を伸長させ
るための従来から用いられている電界電極５が、
又Ｐ型領域３には、本発明による、空乏層４を阻
止する電界電極６がそれぞれ設けられている。同
図から明らかのように本発明によれば伸長した空
乏層４は電界電極６により端部７で阻止されるか
らリーク電流が少ない安定なものとなる。
は本発明の原理を説明したもので、Ｎ型基板１に
Ｐ型領域２，３、Ｐ型領域２の内にN+領域９を
設け、さらにN+領域３には空乏層４を伸長させ
るための従来から用いられている電界電極５が、
又Ｐ型領域３には、本発明による、空乏層４を阻
止する電界電極６がそれぞれ設けられている。同
図から明らかのように本発明によれば伸長した空
乏層４は電界電極６により端部７で阻止されるか
らリーク電流が少ない安定なものとなる。
次に第４図に基ずいて本発明の一実施例を説明
する。先ず、Ｎ型の半導体基板１１に両側から選
択的に基板とは逆電導形であるＰ型の不純物を基
板を選択的に突き抜けるまで熱拡散し、拡散層１
２を形成する。基板と逆電導形の不純物を同様に
基板に選択的に拡散し、拡散層１３ａ，１３ｂを
形成する。さらに層１３ａの中へ基板と同電導形
であるＮ型の不純物を選択的に拡散し、層１９を
形成する。さらに基板１１の表面には、拡散中も
しくは、その後で数千Å〜数μの膜厚の絶縁膜１
８が形成されるが、高耐圧半導体装置の場合、基
板の不純物濃度は、1014cm-3のオーダ、場合によ
つては1013cm-3のオーダまで低められ、かつ、空
乏層１４先端の曲率半径を大きくして電界集中を
緩和するため、絶縁膜１８は、上述したように基
板１１の中の少数キヤリアを表面に蓄積させるよ
うな種類、作成条件、処理条件が耐圧分布をよく
するために選ばれる。例えば(i)鉛系あるいは亜鉛
系のガラズ、あるいは(ii)SiO2膜とAl2O3等金属酸
化物薄膜を積層した膜、あるいは(iii)SiO2膜中の
正の可動イオンをリンで固定化した後、適当な表
面処理を施こした膜、あるいは、半導体表面を過
酸化水素あるいは過酸化水素にアミン基を含む液
を混合した液で前処理した後、化学反応により低
温で被覆した膜等である。次に従来より用いられ
ている電界電極１５および本発明の表面リーク電
流の発生を防止する半導体の電界電極１６を形成
する。それは先ず絶縁膜１８に所定のコンタクト
用の穴を開けた後、エピタキシヤル技術により不
純物を含んだ数千Å〜数μの厚さの多結晶シリコ
ン膜を形成し、電界電極１５，１６に相当する部
分をフオトレジスト膜で被覆保護して、HF―
HNO3系エツチング液で不要部分を除去すること
による実現される。次にAl、あるいはMo等単層
金属あるいは、Pt―Ti―Au等多層金属により電
極２１を形成した後、CVD技術により低温で
SiO2膜もしくはPSG膜２０を形成し、ワイヤボン
デイング部分に所定の穴を開け、裏面にAu蒸着
膜により、オーミツクコンタクトのための電極を
形成し完成する。
する。先ず、Ｎ型の半導体基板１１に両側から選
択的に基板とは逆電導形であるＰ型の不純物を基
板を選択的に突き抜けるまで熱拡散し、拡散層１
２を形成する。基板と逆電導形の不純物を同様に
基板に選択的に拡散し、拡散層１３ａ，１３ｂを
形成する。さらに層１３ａの中へ基板と同電導形
であるＮ型の不純物を選択的に拡散し、層１９を
形成する。さらに基板１１の表面には、拡散中も
しくは、その後で数千Å〜数μの膜厚の絶縁膜１
８が形成されるが、高耐圧半導体装置の場合、基
板の不純物濃度は、1014cm-3のオーダ、場合によ
つては1013cm-3のオーダまで低められ、かつ、空
乏層１４先端の曲率半径を大きくして電界集中を
緩和するため、絶縁膜１８は、上述したように基
板１１の中の少数キヤリアを表面に蓄積させるよ
うな種類、作成条件、処理条件が耐圧分布をよく
するために選ばれる。例えば(i)鉛系あるいは亜鉛
系のガラズ、あるいは(ii)SiO2膜とAl2O3等金属酸
化物薄膜を積層した膜、あるいは(iii)SiO2膜中の
正の可動イオンをリンで固定化した後、適当な表
面処理を施こした膜、あるいは、半導体表面を過
酸化水素あるいは過酸化水素にアミン基を含む液
を混合した液で前処理した後、化学反応により低
温で被覆した膜等である。次に従来より用いられ
ている電界電極１５および本発明の表面リーク電
流の発生を防止する半導体の電界電極１６を形成
する。それは先ず絶縁膜１８に所定のコンタクト
用の穴を開けた後、エピタキシヤル技術により不
純物を含んだ数千Å〜数μの厚さの多結晶シリコ
ン膜を形成し、電界電極１５，１６に相当する部
分をフオトレジスト膜で被覆保護して、HF―
HNO3系エツチング液で不要部分を除去すること
による実現される。次にAl、あるいはMo等単層
金属あるいは、Pt―Ti―Au等多層金属により電
極２１を形成した後、CVD技術により低温で
SiO2膜もしくはPSG膜２０を形成し、ワイヤボン
デイング部分に所定の穴を開け、裏面にAu蒸着
膜により、オーミツクコンタクトのための電極を
形成し完成する。
このようなPNPN構造の半導体装置すなわち
PNPNスイツチ、SCR等サイリスタは、基板１１
の不純物濃度が最も低いため図のように電極２２
に正、電極２１に負を印加すると空乏層１４は電
界電極１５により伸長が促進され領域１２へ到達
してしまうか、リーク電流が大となり不安定とな
るが、本発明では電界電極１６が設けられている
から表面空乏層が端部１７にて阻止され、リーク
電流は小となり安定なものとなる。
PNPNスイツチ、SCR等サイリスタは、基板１１
の不純物濃度が最も低いため図のように電極２２
に正、電極２１に負を印加すると空乏層１４は電
界電極１５により伸長が促進され領域１２へ到達
してしまうか、リーク電流が大となり不安定とな
るが、本発明では電界電極１６が設けられている
から表面空乏層が端部１７にて阻止され、リーク
電流は小となり安定なものとなる。
ここで電界電極１６について、さらに説明を補
足するならば、その形状は順方向バイアスのPN
接合を取り囲むものであれば、例えば丸形リング
であつても、角形リングであつてもよいことは勿
論である。また上記実施例にて示したように、半
導体装置にかけられるバイアスの極性が反転する
ことがある場合には両方のPN接合に電界電極１
６を形成する方がより有効である。さらにまた電
界電極１６は金属で形成することも可能である。
しかし、多結晶シリコン等半導体による電界電極
の方が、耐圧分布の低下を防ぎ、ウエハース当り
のペレツト収率の低下を防ぐので、より有利であ
る。
足するならば、その形状は順方向バイアスのPN
接合を取り囲むものであれば、例えば丸形リング
であつても、角形リングであつてもよいことは勿
論である。また上記実施例にて示したように、半
導体装置にかけられるバイアスの極性が反転する
ことがある場合には両方のPN接合に電界電極１
６を形成する方がより有効である。さらにまた電
界電極１６は金属で形成することも可能である。
しかし、多結晶シリコン等半導体による電界電極
の方が、耐圧分布の低下を防ぎ、ウエハース当り
のペレツト収率の低下を防ぐので、より有利であ
る。
第５図はラテラル形サイリスタに本発明を適用
した第２の実施例である。第４図と同じ機能の所
は同一の符号で示してあるが、空乏層１４の一方
の端部１７は多結晶シリコン半導体の電界電極１
６によつて伸長が阻止されると同時に他方の端部
１７′はN+領域２３によつて阻止出来る。
した第２の実施例である。第４図と同じ機能の所
は同一の符号で示してあるが、空乏層１４の一方
の端部１７は多結晶シリコン半導体の電界電極１
６によつて伸長が阻止されると同時に他方の端部
１７′はN+領域２３によつて阻止出来る。
第１図は従来技術によるサイリスタにおける逆
電圧とリーク電流との関係を初期状態およびBT
処理後の状態について示したグラフである。第２
図はサイリスタにおけるBT時間とリーク電流と
の関係を従来技術および本発明について示したグ
ラフである。第３図は本発明の原理を説明する断
面図である。第４図および第５図はそれぞれ本発
明の第１の実施例および第２の実施例を示す断面
図である。 尚図において、１，１１はＮ型半導体基板、
２，３，１２，１３，１３ａ，１３ｂはＰ型領
域、４，１４は空乏層、５，６，１５，１６は電
界電極、７，７′は空乏層の端部、８，１８は絶
縁膜、９，１９，２３はN+領域、２０はPSG
膜、２１，２２，２４は電極である。
電圧とリーク電流との関係を初期状態およびBT
処理後の状態について示したグラフである。第２
図はサイリスタにおけるBT時間とリーク電流と
の関係を従来技術および本発明について示したグ
ラフである。第３図は本発明の原理を説明する断
面図である。第４図および第５図はそれぞれ本発
明の第１の実施例および第２の実施例を示す断面
図である。 尚図において、１，１１はＮ型半導体基板、
２，３，１２，１３，１３ａ，１３ｂはＰ型領
域、４，１４は空乏層、５，６，１５，１６は電
界電極、７，７′は空乏層の端部、８，１８は絶
縁膜、９，１９，２３はN+領域、２０はPSG
膜、２１，２２，２４は電極である。
Claims (1)
- １ 半導体基板に一導電型の第１の領域と、該第
１の領域に隣接する逆導電型の第２の領域および
第３の領域とを有し、前記第１の領域の不純物濃
度は前記第２の領域の不純物濃度より低濃度であ
りかつ前記第１の領域と前記第２の領域とで形成
されるPN接合は逆方向にバイアスされており、
さらに前記第１の領域と前記第３の領域とで形成
されるPN接合は順方向にバイアスされているサ
イリスタにおいて、前記第３の領域に接続される
電極が絶縁膜を介して前記第１の領域上に延びる
ように設けられ前記逆方向にバイアスされている
PN接合によつて前記第１の領域内に拡大する空
乏層の前記順方向にバイアスされているPN接合
への到着を阻止していることを特徴とするサイリ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7855277A JPS5412682A (en) | 1977-06-30 | 1977-06-30 | Thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7855277A JPS5412682A (en) | 1977-06-30 | 1977-06-30 | Thyristor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29908187A Division JPS63177468A (ja) | 1987-11-27 | 1987-11-27 | サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5412682A JPS5412682A (en) | 1979-01-30 |
| JPS6212669B2 true JPS6212669B2 (ja) | 1987-03-19 |
Family
ID=13665072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7855277A Granted JPS5412682A (en) | 1977-06-30 | 1977-06-30 | Thyristor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5412682A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1145057A (en) * | 1979-12-28 | 1983-04-19 | Adrian R. Hartman | High voltage solid-state switch |
| DE3234028C2 (de) * | 1982-09-14 | 1986-07-10 | Siepmann-Werke GmbH & Co KG, 4788 Warstein | Reifen- und Gleitschutznetz für Fahrzeugreifen |
| US4535251A (en) * | 1982-12-21 | 1985-08-13 | International Rectifier Corporation | A.C. Solid state relay circuit and structure |
| DE3410220C2 (de) * | 1984-03-16 | 1986-10-30 | Rud-Kettenfabrik Rieger & Dietz Gmbh U. Co, 7080 Aalen | Reifenkette |
| JPS61102064A (ja) * | 1984-10-25 | 1986-05-20 | Nec Corp | ラテラル型ｐｎｐｎ素子 |
-
1977
- 1977-06-30 JP JP7855277A patent/JPS5412682A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5412682A (en) | 1979-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4607270A (en) | Schottky barrier diode with guard ring | |
| US4375125A (en) | Method of passivating pn-junction in a semiconductor device | |
| EP0025050B1 (en) | Dielectrically isolated high voltage semiconductor devices | |
| US11637182B2 (en) | Silicon carbide semiconductor device | |
| US5591991A (en) | Semiconductor device and method of manufacturing the same | |
| US5677562A (en) | Planar P-N junction semiconductor structure with multilayer passivation | |
| JPS6325509B2 (ja) | ||
| JPS61252661A (ja) | 光電変換装置 | |
| JPS6212669B2 (ja) | ||
| US5136348A (en) | Structure and manufacturing method for thin-film semiconductor diode device | |
| US3519900A (en) | Temperature compensated reference diodes and methods for making same | |
| JPS6231834B2 (ja) | ||
| US4165516A (en) | Semiconductor device and method of manufacturing same | |
| KR20010014774A (ko) | 빠른 턴-오프 파워 반도체 디바이스 | |
| KR19990024988A (ko) | 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법 | |
| JPS635518A (ja) | 半導体装置の製造方法 | |
| JPS584829B2 (ja) | 半導体集積回路 | |
| JPS63177468A (ja) | サイリスタ | |
| JPH0227822B2 (ja) | ||
| JPS639670B2 (ja) | ||
| JP2583032B2 (ja) | 受光素子 | |
| JPS6031268Y2 (ja) | プレ−ナ形サイリスタ | |
| KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
| CN118231250A (zh) | 一种三极管及其制作方法 | |
| JPS59217359A (ja) | 高耐圧プレ−ナ型半導体装置 |