JPS62115744A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62115744A
JPS62115744A JP25466285A JP25466285A JPS62115744A JP S62115744 A JPS62115744 A JP S62115744A JP 25466285 A JP25466285 A JP 25466285A JP 25466285 A JP25466285 A JP 25466285A JP S62115744 A JPS62115744 A JP S62115744A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
aluminum
aluminum wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25466285A
Other languages
English (en)
Inventor
Masaharu Yorikane
頼金 雅春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25466285A priority Critical patent/JPS62115744A/ja
Publication of JPS62115744A publication Critical patent/JPS62115744A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に多層配線構造を有する
半導体装置に関する。
(従来の技術〕 半導体装置の高集積化に伴って多層配線構造における配
線密度の向上が要求されているが、配線密度を向上する
ためには、下Jり配線と上層配線との間に設ける層間絶
縁膜に形成する透孔を下層配線幅と同じ程度或いはこれ
よりも広くすることが好ましい。
例えば、第4図に示すように、シリコン基板21表面の
シリコン酸化膜22上に下層配線としての第1アルミニ
ウム配jtfA23を形成し、これを層間絶縁膜として
のシリコン窒化膜24で破)Wする。
そして、このシリコン窒化j模24に第1アルミニウム
配線23よりも幅広の透孔25を開設し、この上に上層
配線層としての第2アルミニウム配線26を形成してい
る。27は表面保護膜としてのシリコン窒化膜である。
このように透孔25を第1アルミニウム配線23の幅寸
法に対して広く形成すれば、透孔25形成時のマスク目
金わせ精度の許容度を大きくし、配線密度が高い場合に
も第1及び第2アルミニウム配線23.26間での確実
な接続を行うことができる。
〔発明が解決しようとする問題点〕
上述した従来の多層配線構造では、透孔25が第1アル
ミニウム配線23よりも幅広であるために、透孔25を
形成する際の層間絶縁膜(シリコン窒化膜24)のエツ
チング時に、第1アルミニウム配綿23の両側位置にお
いて下層のシリコン酸化膜22をも同時にエツチングし
てしまうことがある。このため、この部分でシリコン基
板21の表面が露呈され、同図に示すように第2アルミ
ニウム配線26がシリコン基板21に電気的に接続し、
所望の回路特性が得られなくなることがある。
また、この下層のシリコン酸化膜22がエツチングされ
ることによってこの部分が相対的に凹む状態となり、第
2アルミニウム配線26上に形成するシリコン窒化膜2
7のカバレジ性が低下して表面の被覆性が悪くなり、外
部からの不純物や水分等の影響を受けて半導体装置の信
頼性が低下されることにもなる。
〔問題点を解決するための手段〕
本発明の半導体装置は、層間絶縁膜に形成する透孔を下
層配線よりも幅広に形成する多層配線構造において、上
述したような配線の短絡による回路特性の劣化や保護膜
の被覆性低下による信頼性の低下を防止するものであり
、下層配線の下地となる絶縁膜表面にバリヤ層を形成し
、下層配線を被覆する層間絶縁膜への透孔形成時のエツ
チングによっても下地絶縁膜がエツチングされることが
ない構成としている。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の断面図である。図のように
、シリコン基板1の表面には下地絶縁膜としてシリコン
酸化膜2を形成し、この上に下層配線としての第1アル
ミニウム配線3を所要のパターンに形成する。この第1
アルミニウム配線3はシリコン酸化膜2に形成したコン
タクト孔2aを通してシリコン基板lの図外の素子領域
に接続している。また、前記シリコン酸化膜2の第1ア
ルミニウム配綿3を除く表面にはバリヤ層としてアルミ
ナ膜4を形成している。
この上に前記第1アルミニウム配線3を被覆するように
層間絶縁膜としてのシリコン窒化膜5を形成し、所要箇
所に第1アルミニウム配線3の配線よりも幅広の透孔6
を開設している。そして、前記シリコン窒化膜5上に形
成した上層配線としての第2アルミニウム配線7と第1
アルミニウム配線3とをこの透孔6を通して電気的に接
続している。第2アルミニウム配線7上には表面保護膜
としてのシリコン窒化膜8を被覆形成している。
この多層配線構造の製造方法を、第2図(a)〜(C)
により説明する。
先ず、同図(a)のように、所要のPN接合等で素子領
域を形成したシリコン基板1の表面にCVD法等を用い
てシリコン酸化膜2を被着し或いは熱酸化してシリコン
酸化膜2を成長させる。そして、所要箇所にコンタクト
孔2aを開設した上でアルミニウムを被着しかつこれを
フォトレジスト10を用いてパターンエツチングするこ
とにより、所要パターンの第1アルミニウム配線3を形
成する。
次いで、前記フォトレジスト10を残したままで全面に
アルミナ膜を被着し、その後前記フォトレジスト10を
除去することにより、いわゆるリフトオフ法によって同
図(b)のように前記第1アルミニウム配線3以外の箇
所のシリコン酸化膜2表面にアルミナl模4からなるバ
リヤ層を形成する。このアルミナ膜4の被着には、低温
で可能なスパッタ法、プラズマ気相成長法或いは光励起
気相成長法が好適であり、その膜厚は略1000人程度
が好ましい。
しかる上で、同図(c)のように第1アルミニウム配線
3上を被覆する層間絶縁膜としてのシリコン窒化膜5を
被着し、第1アルミニウム配線3との接続部にこれより
も幅広の透孔6を開設する。
この透孔6の開設にはフレオンガスを主体とするプラズ
マエツチング法或いは反応性イオンエツチング法が好適
である。このとき、これらのエツチング法では前記アル
ミナ膜4はエンチングされることはなく、したがってア
ルミナ膜4の下側のシリコン酸化膜2がエツチングされ
ることはない。
以下、アルミニウム膜を被着しかつこれをパターン形成
することにより第2アルミニウム配線7を形成し、更に
シリコン窒化膜8を被着することにより第1図の多層配
線構造を完成できる。
したがって、この配線構造によれば、シリコン窒化膜5
に透孔6を開設する際のエツチングにおいても、バリヤ
層としてのアルミナ膜4によって第1アルミニウム配線
3の下地絶縁膜としてのシリコン酸化膜2のエツチング
が防止されるので、この透孔6内でシリコン基板lの表
面が露呈されることはない。これにより、シリコン基板
1と第2アルミニウム配線7との短絡が防止でき、回路
特性の劣化を未然に防止することができる。
また、シリコン酸化膜2がエツチングされることがない
ので表面の平坦化を維持でき、第2アルミニウム配線7
やその上のシリコン窒化膜8のカバレジ性を良好にして
被覆性の低下及びこれに伴う信頼性の低下を防止できる
第3図(a)〜(d)は本発明の他の実施例をその製造
工程に従って示す図である。なお、第1図及び第2図と
同一部分には同一符号を用いている。
この実施例では、先ず前記実施例と同様に、シリコン基
板lの表面に下地絶縁膜としてのシリコン酸化膜2を形
成し、コンタクト孔2aを開設した後にアルミニウム膜
を被着する。その上で、今度は更にシリコン窒化膜を薄
く被着し、しかる上   ゛でフォトレジスト10を用
いてこれらシリコン窒化膜とアルミニウム膜をパターン
形成して同図(a)のように、第1アルミニウム配+f
a3及びその表面のシリコン窒化膜9を形成する。なお
、このシリコン窒化膜9の厚さは1000人程度が好ま
しい。
次いで、フォトレジスト10を残した状態で全面にアル
ミナ膜を被着させ、フォトレジスト10を除去すること
により、同図(b)のように第1アルミニウム配線3以
外の箇所のシリコン酸化膜2表面にバリヤ層としてのア
ルミナ膜4を形成する。
続いて、同図(c)のように前記第1アルミニウム配線
3を例えば陽極酸化或いは酸素を含む雰囲気中での熱処
理等の方法によって酸化処理し、第1アルミニウム配線
3の露呈面、主に側面にアルミナ膜11を形成する。こ
のとき、アルミニウム配′KfA3の上面はシリコン窒
化膜9で被覆されており、アルミナ膜11は形成されな
い。
そして、層間絶縁膜としてのシリコン窒化膜5を形成し
、所要箇所をエツチングして第1アルミニウム配線3よ
りも幅広の透孔6を形成する。このとき、第1アルミニ
ウム配?fA3上面のシリコン窒化膜9も同時にエツチ
ングされるが、その下地のシリコン酸化膜2はアルミナ
膜4のバリヤ作用によってエツチングは防止される。こ
の上にアルミニウムを被若し、かつこれをパターン形成
することにより第2アルミニウム配線7が形成され、更
にその上にシリコン窒化膜8を形成することにより、同
図(d)の配線構造が完成される。
本実施例においても、シリコン酸化膜2の表面に形成し
たアルミナ膜9のバリヤ作用によってそのエツチングが
防止されるので、第2アルミニウム配線7とシリコン基
板1との短絡を防止して回路特性を向上でき、また第2
アルミニウム配綿7やシリコン窒化膜8の平坦化を図っ
て被覆性の控除及び信頼性の向上を達成できる。
〔発明の効果〕
以上説明したように本発明は、下層配線の下地となる絶
縁膜表面にバリヤ層を形成し、下層配線を被覆する絶縁
膜への透孔形成時のエツチングによっても下地絶縁膜が
エツチングされることがないように構成しているので、
透孔形成時に下地絶縁膜下の半導体基板等が露呈される
ことがなく、配線と半導体基板との短絡を防止して回路
特性の劣化を防止することができる。また、下地絶縁膜
のエツチング防止により上層配線や保護膜の平tH化を
図り、特に保護膜の被覆性を向上して半導体装置の信頼
性を向上することもできる。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図(a)〜(
c)はその製造方法を工程順に示す断面図、第3図(a
)〜(d)は本発明の他の実施例をその製造工程順に示
す断面図、第4図は従来構造の断面図である。 l、21・・・シリコン基板、2.22・・・シリコン
酸化膜(下地絶縁膜)、3.23・・・第1アルミニウ
ム配線、4・・・アルミナ膜(バリヤ膜)、5.24・
・・シリコン窒化膜(層間絶縁膜)、6.25・・・透
゛  孔、7.26・・・シリコン窒化膜(表面保護膜
)。 9・・・シリコン窒化膜、10・・・フォトレジスト、
11・・・アルミナ膜。 第1図 第4図 第2図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板表面に下地となる絶縁膜を形成するとと
    もに、この絶縁膜上に層間絶縁膜によって相互に絶縁さ
    れかつこの層間絶縁膜に形成した透孔を通して相互に接
    続される上、下層の各配線を多層に形成した半導体装置
    において、前記下地としての絶縁膜の表面に前記層間絶
    縁膜のエッチングによってもエッチングされることのな
    いバリヤ層を形成したことを特徴とする半導体装置。 2、上、下層の各配線をアルミニウムで構成し、かつ層
    間絶縁膜をシリコン窒化膜で構成し、前記バリヤ層をア
    ルミナ膜で構成してなる特許請求の範囲第1項記載の半
    導体装置。 3、バリヤ層は下層配線層を配設した箇所以外の下地絶
    縁膜表面箇所に設けてなる特許請求の範囲第2項記載の
    半導体装置。
JP25466285A 1985-11-15 1985-11-15 半導体装置 Pending JPS62115744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25466285A JPS62115744A (ja) 1985-11-15 1985-11-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25466285A JPS62115744A (ja) 1985-11-15 1985-11-15 半導体装置

Publications (1)

Publication Number Publication Date
JPS62115744A true JPS62115744A (ja) 1987-05-27

Family

ID=17268121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25466285A Pending JPS62115744A (ja) 1985-11-15 1985-11-15 半導体装置

Country Status (1)

Country Link
JP (1) JPS62115744A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62177945A (ja) * 1986-01-30 1987-08-04 Rohm Co Ltd 半導体装置の配線接続構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62177945A (ja) * 1986-01-30 1987-08-04 Rohm Co Ltd 半導体装置の配線接続構造

Similar Documents

Publication Publication Date Title
JPH04174541A (ja) 半導体集積回路及びその製造方法
JPS62115744A (ja) 半導体装置
JPS63211672A (ja) 半導体集積回路装置
JPH04199628A (ja) 半導体装置の製造方法
JP2508831B2 (ja) 半導体装置
JPS61284937A (ja) 半導体装置とその製造方法
JPH04127454A (ja) 半導体装置
JPH0330992B2 (ja)
JPS62155537A (ja) 半導体装置の製造方法
JPH08511659A (ja) 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法
JPH0856024A (ja) 集積回路の製造方法
JPS5932153A (ja) 半導体装置の製造方法
JPS6239823B2 (ja)
JPS5886744A (ja) 半導体集積回路装置
JPS6347952A (ja) 半導体装置
JPS63226041A (ja) 半導体集積回路装置の製造方法
JPS58110055A (ja) 半導体装置
JPH08139185A (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPS63166248A (ja) 半導体集積回路装置及びその製造方法
JPH01321658A (ja) 半導体集積回路
JPH02174250A (ja) 半導体装置
JPH0536842A (ja) 多層配線形成法
JPS60101952A (ja) 半導体装置
JPS6381833A (ja) 半導体装置の製造方法