JPS62115740A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS62115740A
JPS62115740A JP25466785A JP25466785A JPS62115740A JP S62115740 A JPS62115740 A JP S62115740A JP 25466785 A JP25466785 A JP 25466785A JP 25466785 A JP25466785 A JP 25466785A JP S62115740 A JPS62115740 A JP S62115740A
Authority
JP
Japan
Prior art keywords
layer
wiring
layers
circuit
wiring layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25466785A
Other languages
English (en)
Inventor
Soichi Ito
伊藤 荘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25466785A priority Critical patent/JPS62115740A/ja
Publication of JPS62115740A publication Critical patent/JPS62115740A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特に多層配線構造を有す
る集積回路装置に関する。
〔従来の技術〕
集積回路の大規模高集積化を図るためには回路や素子の
パターンを微細化するとともに配線層を多層構造に構成
することが必要である。そして、集積回路の規模が大き
くなるのに従って、各配線層の布設方法に一定のルール
を付与する必要がある。
即ち、多層配線として2層配線が採用された初期の頃は
、第2層配線は第1層配線における配線交差を解決する
ための補助的なものとして用いられていたが、最近では
第2層配線も第1層配線と同等の鋲度で用いられ、配線
布設面積の低域化の効果をも生じさせている。このため
、第2層配線においても第1層配線と同様に所定のルー
ル、例えば第1層配線をX方向に延設し第2層配線をY
方向に延設する等のルールを付与し、各配線の設計の容
易化を図る必要が生じる。
しかしながら、近年の集積回路では2層配線構造では追
従することの出来ない大規模化が図られており、このた
め3層或いは4層以上の多層配線構造が要求されること
になる。
〔発明が解決しようとする問題点〕
上述した従来の集積回路装置では、3層或いは4層以上
の多層配線構造を構成する場合、各配線層に付与する配
線ルールをこれまでのように各配線層毎に与えられる配
線ルールをそのまま適用させたのでは、異なる層の配線
が同じ方向に延設されてこれらが平面位置において重な
り、多層配線相互間での接続箇所において干渉が生じる
等、複数の配線層間の相互干渉が発生し易くなる。この
ため、特に4層以上の多層配線構造では各配線層の設計
が極めて難しくなり、設計効率が著しく低下するという
問題が生じている。
C問題点を解決するための手段〕 本発明の集積回路装置は、多層配線構造における各配線
層の設計の容易化を図り、かつ多層配線構造全体の設計
効率の向上を図るものである。
本発明の集積回路装置は、複数の設計階層を積層して多
層配線構造を構成した集積回路において、夫々の階層に
1層以上の特定の配線層を対応させて各階層の回路設計
を構成している。
この場合、特定の配線層は一の配線層及びこれよりも下
位の配線層を含む配線層である。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図は本発明の基本概念を説明する図である。
今、大規模集積回路はN層の配線層を有しており、これ
を下層から上層へ向かって第1層、第2層。
・・・、第N層とする。一方、チップにおける回路構成
は、例えば(1):少数素子間又は素子内の定形的な接
続、(2): (1)を単位にした筒車な回路、(3)
=(2)を単位にした(2)よりも規模の大きい回路、
・・・・・・M:(M−1)を単位にした大規模回路ブ
ロックの相互接続からなるチンプレベルL31回路、等
で構成した第M位の階層により回路構成されているもの
とする。
このような場合、第1位の階層には第1層〜第n1層の
全層又はその一部の配線層を対応させ、第2位の階層に
は第 、1層〜第n2層の全層又はその一部の配線層を
対応させ、第3位の階層には第n2′層〜第n1層の全
層又はその一部の配線層を対応させ、このようにして第
M位の階層、つまり最上層でのチップレベルの接続には
第nff1−l”層〜第n0層の全層又はその一部の配
′fIA層を対応させて各階層レベルの回路接続を行う
。但し、前記n、、n2.−+ 、n、、nl’+  
nZZ  −’ 、n、11−1’は必ずしも相互の大
小関係を規定するものではない。
また、これらの数はいずれも1に等しいか又はそれより
大きく、或いはNに等しいか又はそれより小さい。特に
、Nに等しいものは1つ或いはそれより多くあっても良
く、逆に無くても良い。設計階層のどの位にも対応しな
い配線層、例えば電源供給配線の幹線や配線を用いて形
成されるキャパシタやインダクタ等の配線層は、回路の
階層化には必ずしも対応させる必要はない。勿論、この
ようにどの階層にも対応しない配線層はどのような集積
回路でも必要になる訳ではない。
第2図は本発明を実際に半導体集積回路装置に適用した
実施例を示す。図において、(A)、(B)。
(C)は夫々設計階層を示し、(A)は素子レヘルでの
接続階層、(B)は(A>で構成された素子レベルの接
続構造を1つの単位とし、これらの種々集合体からなる
回路ブロンフレベルの接続階層、(C)は(B)によっ
て構成された回路ブロックの種々集合体からなるチップ
レベルの接続階層を示している。この例では、前記階層
数Mは3となる。
ここで、同図(A)において、■は第1層配線、5はバ
イポーラトランジスタ、b、e、cは夫々バイポーラト
ランジスタのベース、エミッタ、コレクタを示す。また
、6は同図CB)の階層で用いる接続用の端子位置を示
している。また、この実施例では、第1層配線lは半導
体基板に形成した浅い結合において生じ易いアロイスパ
イク(半導体基板コンタクト部での配線メタルとシリコ
ンの反応)を防止するためにタングステンを主体とする
配線材料が用いられているために配線抵抗はアルミニウ
ムに比較して1桁も高くなっている。
このため、回路動作上直流的には電位シフトが大きく、
交流的には時定数が大きくなるため配線を長く引き延ば
すことができない。しかし、同図(A)のように第1層
配線1によってダブルベースが一端子化され、また2つ
のトランジスタのコレクタC,エミッタeの共通化に寄
与しており、第1層配線によってベース、エミッタ、コ
レクタの合計8個のトランジスタ電極は第2層配線への
接続点では符号6で示すように4個に減じており、一つ
の配線層としての効果を出している。
また、図示は省略するが配線交差を避けるために用いら
れている拡散層による「トンネル配線」を第1層配線に
設けることで負荷容量を低減することも可能である。こ
のように、本実施例では第1位の階層と第1層配線との
対応は製造上の安定性と回路動作上の安定性との配慮を
前提にしたことがわかる。即ち、本例では第1位の階層
に対応する配線層の1つに必ず第1層配線を含み・この
ために第1M配線固有の特質に何等逆らうことなく階層
化が可能である。
一方、同図(B)において2は第2層配線、3は第3N
配線を夫々示す。また、6は前述と同様に第1位の階層
の端子点位置を、7は第3位の階層レベルで用いられる
第2位の111層の端子点位置を示し、更に、8は第2
層配線2と第3層配線3との接続用開孔の存在位置を示
す。この第2位の階層において用いられている配線層は
、第2層配線2と第3層配線3であり、特に第3層配線
3は上位の階層における用法を考慮して使用本数を少な
くシ(この例では3本)、更に同図縦方向にのみ布設し
ている。
また、同図(C)において、9は第3層配線3と第4層
配線4との接続用開孔の存在位置を示し、また10〜1
2は同図(B)と同様の構造を有する種々回路ブロック
を示し、特に10は同図(B)のブロックそのものであ
る。13はチップを示す。
なお、この図では回路ブロックの大部分やチップパッド
等は図示を省略している。
この第3位め階層においては、第3層配線3が同図縦軸
方向、第4層配線4が横軸方向という具合に主になる配
線方向を直交させるように各々の布設方向を区別してい
る。回路ブロック10〜12及びその他の図示されない
回路ブロックもその中に有する第3N配線3は全てこの
ルールに準じて布設している。
したがって、このように構成した本実施例では、第1位
の階層に第1層配線1、第2位の階層に第2層配線2及
び第3層配線3、第3位の階層に第3層配線3及び第4
N配線4が用いられ、夫々の階層においては2つの層の
配線しか保有していないので、多層構造を設計するとは
いえ従来の2層配線構造のものと殆ど同程度の設計でよ
い。特に、第3層配線は、第2位と第3位の2つの階層
に使用されるが、この場合配線布設方向を規定すること
によって階層間で互いに混同を防止している。
したがって、各ブロックの設計効率は、従来の2層構造
のものと同等に維持され、特に階層化を導入している分
だけチップレベルで見た同−規模当たりの設計効率は2
層構造のチップよりも向上させることができる。
ここで、本発明は以上の実施例の態様に限られるもので
はなく種々の変更が考えられる。例えば、第1層配線の
層抵抗が低い時には第1位の階層に第1層及び第2層配
線を対応させて小規模回路ブロックを、第2位の階層に
は第2層及び第3層配線を対応させて小規模ブロックの
集合体よりなるマクロ回路ブロックを、そして第3位の
階層に第3層及び第4層配線を対応させてチップレベル
のLSI論理を構成することもできる。また、例えば大
規模なバイポーラ回路のように電源配線の幹線に流れる
電流が非常に大きい場合には、配線メタルの厚膜化が容
易である最上層配線を上述したような回路構成に対応し
た階層から切離し、電源幹線専用層とすることも可能で
ある。
〔発明の効果〕
以上説明したように本発明は、多層配線構造を有する集
積回路において、複数の設計階層に夫々特定の配線層を
対応させているので、多層化による設計上の混乱を防止
し、従来の2層程度の配線層を有する集積回路とブロッ
ク設計のレベルにおいて殆ど同程度の設計効率を維持す
ることができ多層配線を用いた階層化設計をスムーズに
行うことが可能となる。この結果、集積度が大規模にな
る程集積回路の設計効率を向上できる。
【図面の簡単な説明】
第1図は本発明の概念図で設計階層と配線層の関係を示
す図、第2図は本発明の適用例を示し、同図(A)、 
 (B)、  (C)は第1〜第3の階層に対応する配
線層の平面図である。 l・・・第1層配線、2・・・第2層配線、3・・・第
3層配線、4・・・第4層配線、5・・・トランジスタ
、6・・・第1位と第2位の接続点、7・・・第2位と
第3位の接続点、8・・・第2層と第3層配線の接続点
、9・・・第3層と第4層配線の接続点、10〜12・
・・各種回路ブロック、13・・・チップ。

Claims (1)

  1. 【特許請求の範囲】 1、複数の設計階層を積層して多層配線構造を構成した
    集積回路において、夫々の階層に1層以上の特定の配線
    層を対応させて各階層の回路設計を構成したことを特徴
    とする集積回路装置。 2、前記特定の配線層は一の配線層及びこれよりも下位
    の配線層を含んでなる特許請求の範囲第1項記載の集積
    回路装置。 3、複数の階層に亘って用いられる配線層は、その主に
    なる配線布設方向を一方向に規定してなる特許請求の範
    囲第2項記載の集積回路装置。 4、隣接する配線層の配線相互間では主になる配線布設
    方向を直交させてなる特許請求の範囲第3項記載の集積
    回路装置。
JP25466785A 1985-11-15 1985-11-15 集積回路装置 Pending JPS62115740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25466785A JPS62115740A (ja) 1985-11-15 1985-11-15 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25466785A JPS62115740A (ja) 1985-11-15 1985-11-15 集積回路装置

Publications (1)

Publication Number Publication Date
JPS62115740A true JPS62115740A (ja) 1987-05-27

Family

ID=17268189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25466785A Pending JPS62115740A (ja) 1985-11-15 1985-11-15 集積回路装置

Country Status (1)

Country Link
JP (1) JPS62115740A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158753A (ja) * 1987-12-15 1989-06-21 Fujitsu Ltd 半導体装置及びその試験方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103643A (ja) * 1983-11-10 1985-06-07 Fujitsu Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103643A (ja) * 1983-11-10 1985-06-07 Fujitsu Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158753A (ja) * 1987-12-15 1989-06-21 Fujitsu Ltd 半導体装置及びその試験方法
JP2582387B2 (ja) * 1987-12-15 1997-02-19 富士通株式会社 半導体装置及びその試験方法

Similar Documents

Publication Publication Date Title
JPH02177345A (ja) 半導体集積回路装置
KR100384745B1 (ko) 반도체집적회로장치
JP2003124377A (ja) 半導体チップキャリアおよびラインの相互接続方法
JP2001127161A (ja) 集積回路
JPH0529456A (ja) 半導体集積回路装置
US5258891A (en) Multichip module with multilayer wiring substrate
JP3917683B2 (ja) 半導体集積回路装置
JPS59163837A (ja) 半導体集積回路
JPH09293844A (ja) 高密度ゲートアレイセル構造およびその製造方法
JPS61292341A (ja) 半導体集積回路
JPS62115740A (ja) 集積回路装置
KR910007900B1 (ko) 반도체 집적회로장치
JPH09134967A (ja) 半導体集積回路装置及びその製造方法
WO2000005764A1 (fr) Circuit integre a semiconducteur avec integration sur la plaquette et procede de conception correspondant
JPS61240652A (ja) 半導体集積回路装置
JPH03145743A (ja) 半導体集積回路装置
JPS62183140A (ja) 半導体集積回路装置
JPS59232442A (ja) 半導体集積回路
JPH0669339A (ja) 半導体装置
JPH05243380A (ja) 半導体集積回路装置
JPS59215743A (ja) 大規模集積回路装置
JPS62118540A (ja) 半導体集積回路
JP2682423B2 (ja) Lsiの複数線幅の配線方法
JPS6329550A (ja) 半導体集積回路装置
JPH05343520A (ja) 半導体集積回路装置