JPS62114381A - Feedback clamping circuit - Google Patents
Feedback clamping circuitInfo
- Publication number
- JPS62114381A JPS62114381A JP60254236A JP25423685A JPS62114381A JP S62114381 A JPS62114381 A JP S62114381A JP 60254236 A JP60254236 A JP 60254236A JP 25423685 A JP25423685 A JP 25423685A JP S62114381 A JPS62114381 A JP S62114381A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- operational amplifier
- resistor
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明のビデオ信号等を扱う装置に好適なりランプ回路
に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a lamp circuit suitable for a device that handles video signals and the like.
〈従来の技術〉
従来のクランプ回路においてはクランプ動作を行ってか
ら所定時間経過すると発振してしまうものがあった。<Prior Art> Some conventional clamp circuits oscillate after a predetermined period of time has elapsed after performing a clamp operation.
かかる従来のクランプ回路について図面を用いて説明す
る。Such a conventional clamp circuit will be explained with reference to the drawings.
第３図は従来のフィードバッククランプ回路を示してい
る。ビデオ入力ｌはバッファー２でインピーダンスを変
換し、直流分カット用のコンデンサ３を通り、抵抗４で
適当なレベルにバイアスされ、更にバッファー５でイン
ピーダンス変換され、ビデオ出力６を出力される。又、
ビデオ出力６はクランプパルス８の制御で開閉するアナ
ログスイッチ丸７を通り、コンデンサ９に充電される。FIG. 3 shows a conventional feedback clamp circuit. The impedance of the video input l is converted by a buffer 2, passed through a capacitor 3 for cutting a DC component, biased to an appropriate level by a resistor 4, further impedance converted by a buffer 5, and a video output 6 is output. or,
The video output 6 passes through an analog switch circle 7 that opens and closes under the control of a clamp pulse 8, and is charged into a capacitor 9.
尚クランプパルスはビ、デオ出力６かも水平周期信号を
分離する水平周期信号分離回路１３からの信号に基づい
て出力される。コンデンサ９．コンデンサ１０．オペア
ンプ１１はＬＰＦと反転アンプを構成し、アナログスイ
ッチ７がオンの時コンデンサ９にチャージした電圧と基
準電圧１２が同じになるようにコンデンサ１０を充電す
る。ここでオペアンプ１１の出力は抵抗４にバイアス電
圧をかけている。つまり、クランプパルス８が来たとき
、ビデオ出力６の電圧は基準電圧１２と同じになり、ビ
デオ人力ｌのクランプ動作が行われる。The clamp pulse is output based on the signal from the horizontal periodic signal separation circuit 13 which separates the horizontal periodic signal from the video and video outputs 6. Capacitor 9. Capacitor 10. The operational amplifier 11 constitutes an LPF and an inverting amplifier, and charges the capacitor 10 so that the voltage charged in the capacitor 9 and the reference voltage 12 become the same when the analog switch 7 is on. Here, the output of the operational amplifier 11 applies a bias voltage to the resistor 4. That is, when the clamp pulse 8 comes, the voltage of the video output 6 becomes the same as the reference voltage 12, and the clamping operation of the video human power 1 is performed.
〈発明の解決しようとする問題点〉
ところがビデオ人力ｌが切れた場合には水平同期信号分
離回路１３からはクランプパルスが出方されないためア
ナログスイッチ７がオンしなくなり１コンデンサ９の電
荷が放電されてしまう結果オペアンプ１１の出力がＨレ
ベル、Ｌレベルをくり返して発振してしまい、コンデン
サ３とバッファ５との接続点における電位が変動してビ
デオ出力６として出力される。したがってビデオ入力１
が既に切られているにもかかわらず、あたかもビデオ信
号が出ているようになるため例えばビデオ出力をモニタ
ーで観察している場合にはノイズが現われてしまうとい
う欠点があった。<Problems to be Solved by the Invention> However, when the video power is cut off, the horizontal synchronizing signal separation circuit 13 does not output a clamp pulse, so the analog switch 7 is not turned on, and the charge in the capacitor 1 is discharged. As a result, the output of the operational amplifier 11 repeats high and low levels and oscillates, causing the potential at the connection point between the capacitor 3 and the buffer 5 to fluctuate, which is output as the video output 6. Therefore video input 1
This has the disadvantage that, for example, when observing the video output on a monitor, noise appears because it appears as if a video signal is being output even though it has already been turned off.
く問題点を解決するための手段〉
本発明は上述の欠点を解消することを目的とし、かかる
目的の基で記憶用コンデンサを反転入力端子に接続して
フィードバックルーズが形成されているオペアンプを有
するフィードバッククランプ回路において、クランプパ
ルスが供給されない際に前記オペアンプの発振を防止す
る手段を具備する。Means for Solving the Problems> The present invention aims to eliminate the above-mentioned drawbacks, and for this purpose has an operational amplifier in which a storage capacitor is connected to an inverting input terminal to form a feedback loop. The feedback clamp circuit includes means for preventing oscillation of the operational amplifier when a clamp pulse is not supplied.
く作 用〉
クランプパルスが供給されない際においてもオペアンプ
の発振は防止される。Function> Oscillation of the operational amplifier is prevented even when a clamp pulse is not supplied.
〈実施例〉
本発明の一実施例を第１図に示す。尚、第３図に示した
要素と同じ機能の要旨については同じ符号を付し説明を
省略する。本実施例においては抵抗１４をコンデンサ１
０とパラに接続した。<Example> An example of the present invention is shown in FIG. Note that the gist of the same functions as the elements shown in FIG. 3 are given the same reference numerals, and the explanation thereof will be omitted. In this embodiment, the resistor 14 is replaced by the capacitor 1.
Connected to 0 and para.
この抵抗１４はアンプのゲインに影響のない充分大きな
抵抗値である。クランプの動作は従来例と同じであるが
、クランプパルス８がないとき、つまりアナログスイッ
チ７がオフになってから抵抗１４、コンデンサ１０によ
り決まる時定数が経過するとオペアンプ１１．抵抗１３
．コンデンサ１０、コンデンサ９はボルテージフォロア
ーを構成し、オペアンプ１１の出力は基準電圧１２と同
電圧となり１発振することがなくなる。This resistor 14 has a sufficiently large resistance value that does not affect the gain of the amplifier. The operation of the clamp is the same as in the conventional example, but when there is no clamp pulse 8, that is, after the analog switch 7 is turned off and a time constant determined by the resistor 14 and capacitor 10 has elapsed, the operational amplifier 11. resistance 13
．． The capacitor 10 and the capacitor 9 constitute a voltage follower, and the output of the operational amplifier 11 becomes the same voltage as the reference voltage 12, so that one oscillation does not occur.
以上説明したように１本実施例に依ればフィードバック
クランプ回路において、ＬＰＦと反転アンプを構成する
オペアンプのＬＰＦ用コンデンサと並列に抵抗を接続す
ることにより、スイッチ７がオフとなってフィードバッ
ククランプのループが開いた際に発振しない安定な回路
を構成することが可能となった。As explained above, according to this embodiment, in the feedback clamp circuit, by connecting a resistor in parallel with the LPF capacitor of the operational amplifier constituting the LPF and the inverting amplifier, the switch 7 is turned off and the feedback clamp is turned off. It has become possible to construct a stable circuit that does not oscillate when the loop opens.
上述の実施例においてはオペアンプ１１の発振を防止す
る手段として抵抗１４をコンデンサ１゜に並列に設けた
が１次にコンデンサ１０に並列にスイッチを設け、該ス
イッチを駆動することによりオペアンプ１１の発振を停
止させる実施例について第２図を用いて説明する。第２
図において１５はタイマー回路であり水平同期信号分離
回路１３からのクランプパルスでリセットされ１例えば
２水平期間に応じた期間以上クランプパルスが入力され
ない場合にはＣ端子からスイッチ１６をオンさせる信号
を出力する。かかる実施例においてもビデオ人力１が切
られ、水平同期信号分離回路１３からの信号が所定時間
（例えば、数水平期間）来ない場合にはタイマー回路１
５によりスイッチ１６がオンさせられ、オペアンプ１１
の出力は基準電圧１２に固定されるので発振を防止する
ことが出来る。In the above embodiment, the resistor 14 was provided in parallel with the capacitor 1° as a means to prevent the oscillation of the operational amplifier 11, but first, a switch was provided in parallel with the capacitor 10, and by driving the switch, the oscillation of the operational amplifier 11 was prevented. An example of stopping the operation will be explained using FIG. 2. Second
In the figure, 15 is a timer circuit which is reset by a clamp pulse from the horizontal synchronizing signal separation circuit 13, and outputs a signal to turn on the switch 16 from the C terminal if a clamp pulse is not input for a period corresponding to 1, for example, 2 horizontal periods. do. Also in this embodiment, if the video input power 1 is turned off and the signal from the horizontal synchronizing signal separation circuit 13 does not arrive for a predetermined period of time (for example, several horizontal periods), the timer circuit 1
5 turns on the switch 16, and the operational amplifier 11
Since the output of is fixed to the reference voltage 12, oscillation can be prevented.
〈発明の効果〉
以上説明した様に本発明に依れば、記憶用コンデンサを
反転入力端子に接続してフィードバックループが形成さ
れているオペアンプを有するフィードバッククランプ回
路において、クランプパルスが供給されない際にオペア
ンプの発振を防止する手段を設けたので、従来の様にビ
デオ入力が切れた際にもビデオ出力に信号が出るという
様な誤動作を防止することが出来る。<Effects of the Invention> As explained above, according to the present invention, in a feedback clamp circuit having an operational amplifier in which a feedback loop is formed by connecting a storage capacitor to an inverting input terminal, when a clamp pulse is not supplied, Since a means for preventing oscillation of the operational amplifier is provided, it is possible to prevent malfunctions such as the conventional case in which a signal is output to the video output even when the video input is cut off.
第１図は本発明のｉｉの実施例のフィードバッククラン
プ回路の回路図、第２図は本発明の第２の実施例のフィ
ードバッククランプ回路の回路図、第３図は従来のフィ
ードバッククランプ回路の回路図。
ｌＯ−一一記憶用コンデンサ、１１−−−オペアンプ１
４−ｍ−抵抗、 １６−−−スイッチ第３
図FIG. 1 is a circuit diagram of a feedback clamp circuit according to the second embodiment of the present invention, FIG. 2 is a circuit diagram of a feedback clamp circuit according to a second embodiment of the present invention, and FIG. 3 is a circuit diagram of a conventional feedback clamp circuit. figure. lO--1 memory capacitor, 11-- operational amplifier 1
4-m-resistor, 16--switch 3rd
figure
Claims (1)
ックループが形成されているオペアンプを有するフィー
ドバッククランプ回路において、クランプパルスが供給
されない際に前記オペアンプの発振を防止する手段を具
備することを特徴とするフィードバッククランプ回路。A feedback clamp circuit having an operational amplifier in which a storage capacitor is connected to an inverting input terminal to form a feedback loop, the feedback clamp circuit comprising a means for preventing oscillation of the operational amplifier when a clamp pulse is not supplied. clamp circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254236A JPH0793698B2 (en) | 1985-11-13 | 1985-11-13 | Feed back clamp circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254236A JPH0793698B2 (en) | 1985-11-13 | 1985-11-13 | Feed back clamp circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62114381A true JPS62114381A (en) | 1987-05-26 |
| JPH0793698B2 JPH0793698B2 (en) | 1995-10-09 |
Family
ID=17262157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60254236A Expired - Fee Related JPH0793698B2 (en) | 1985-11-13 | 1985-11-13 | Feed back clamp circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793698B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303577A (en) * | 1987-06-04 | 1988-12-12 | Sony Corp | Feedback type clamp circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100576A (en) * | 1981-12-11 | 1983-06-15 | Hitachi Ltd | Video clamp circuit |
| JPS6055160U (en) * | 1983-09-21 | 1985-04-18 | 横河電機株式会社 | DC regeneration circuit |
-
1985
- 1985-11-13 JP JP60254236A patent/JPH0793698B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100576A (en) * | 1981-12-11 | 1983-06-15 | Hitachi Ltd | Video clamp circuit |
| JPS6055160U (en) * | 1983-09-21 | 1985-04-18 | 横河電機株式会社 | DC regeneration circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303577A (en) * | 1987-06-04 | 1988-12-12 | Sony Corp | Feedback type clamp circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793698B2 (en) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900013742A (en) | Burst Mode Digital Data Receiver | |
| JPS62114381A (en) | Feedback clamping circuit | |
| KR870002699A (en) | Low Level Voltage / Pulse Converter | |
| JPS62109406A (en) | Oscillation circuit | |
| JPS6149850B2 (en) | ||
| US3550117A (en) | Timing apparatus | |
| KR900006840Y1 (en) | Apparatus for selecting speakers | |
| JPH0667178B2 (en) | Circuit device for controlling series switching elements of clock controlled power supply | |
| KR910003473Y1 (en) | Automatic gain control pulse generating circuit | |
| SU1494168A1 (en) | Stabilizing power supply source | |
| JPS62270100A (en) | Sample/hold circuit | |
| JPS6236333Y2 (en) | ||
| SU1245563A1 (en) | Dc voltage regulator | |
| JP3049953B2 (en) | Power-on control device | |
| KR920003804Y1 (en) | Simultaneous output circuit for high power amp | |
| KR890001356Y1 (en) | Integrated circuit of digital synchroning signal | |
| JPH069581Y2 (en) | Switching regulator oscillator | |
| JPS6025157Y2 (en) | Amplification switching device | |
| KR940002286Y1 (en) | Clamping circuit for monitor | |
| JP2631519B2 (en) | Potential holding circuit | |
| RU97108462A (en) | CAPACITAL ALARM | |
| JP2778105B2 (en) | Clamp circuit | |
| JPS5820018A (en) | Agc circuit | |
| JPH042553Y2 (en) | ||
| JPS60185409A (en) | Muting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |